駆動回路および光送信装置
【課題】駆動対象の応答特性を柔軟に補償すること。
【解決手段】駆動回路１００は、分岐部１１０と、遅延部１２１，１２２と、増幅器１３１，１３２と、合成部１４０と、を備えている。分岐部１１０は、駆動信号を分岐する。遅延部１２１，１２２は、遅延量が可変の可変遅延部を含み、分岐部１１０によって分岐された各駆動信号をそれぞれ遅延させる。増幅器１３１，１３２は、各駆動信号のうちの一部の駆動信号を反転させる。合成部１４０は、遅延部１２１，１２２および増幅器１３１，１３２の後段に設けられ各駆動信号を合成する。
【解決手段】駆動回路１００は、分岐部１１０と、遅延部１２１，１２２と、増幅器１３１，１３２と、合成部１４０と、を備えている。分岐部１１０は、駆動信号を分岐する。遅延部１２１，１２２は、遅延量が可変の可変遅延部を含み、分岐部１１０によって分岐された各駆動信号をそれぞれ遅延させる。増幅器１３１，１３２は、各駆動信号のうちの一部の駆動信号を反転させる。合成部１４０は、遅延部１２１，１２２および増幅器１３１，１３２の後段に設けられ各駆動信号を合成する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、駆動回路および光送信装置に関する。
【背景技術】
【０００２】
近年、たとえばハイエンドサーバでのＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）の飛躍的な性能向上に伴い、ラック間、ボード間、ボード内においてデータ伝送速度が増大している。このような状況において、従来の電気配線の高速化は限界に近づいており、より高速なデータ伝送が可能な光インターコネクト技術が検討されている。
【０００３】
高速な光インターコネクトを実現するには、たとえば発光素子を高速駆動する技術を用いる。発光素子を高速駆動すると、発光素子の緩和振動や帯域制限により波形劣化が生じ、伝送品質が劣化する。これに対して、発光素子の駆動信号の立ち上り部分と立ち下り部分をあらかじめ補正（強調または抑制）するプリエンファシスが知られている。たとえば、駆動信号を分岐し、分岐した各駆動信号に遅延差を与えて合成（加算または減算）する駆動回路が知られている（たとえば、下記特許文献１参照。）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００４−８８６９３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上述した従来技術では、駆動信号を柔軟に整形できないため、駆動対象のさまざまな応答特性を柔軟に補償することができないという問題がある。たとえば、分岐した各駆動信号を増幅する各増幅器の反転、非反転の組合せを変えることによって駆動信号の波形を変える方法が考えられるが、高速動作する電子回路では、増幅器の反転、非反転を調整時や運用中に切り替えることは困難である。このため、たとえば製造時に反転増幅器および非反転増幅器を駆動対象ごとに選択して実装することになり、製造コストが増大するという問題がある。
【０００６】
開示の駆動回路および光送信装置は、上述した問題点を解消するものであり、駆動対象の応答特性を柔軟に補償することを目的とする。
【課題を解決するための手段】
【０００７】
上述した課題を解決し、目的を達成するため、開示技術は、駆動信号を分岐する分岐部と、遅延量が可変の可変遅延部を含み、前記分岐部によって分岐された各駆動信号をそれぞれ遅延させるように並列に設けられた複数の遅延部と、前記各駆動信号のうちの一部の駆動信号を反転させる反転部と、前記遅延部および前記反転部の後段に設けられ前記各駆動信号を合成する合成部と、を備える。
【発明の効果】
【０００８】
開示の駆動回路および光送信装置によれば、駆動対象の応答特性を柔軟に補償することができるという効果を奏する。
【図面の簡単な説明】
【０００９】
【図１】実施の形態にかかる駆動回路の構成例１を示す図である。
【図２】駆動回路の構成例１にかかる駆動信号の整形例１を示す図である。
【図３】駆動回路の構成例１にかかる駆動信号の整形例２を示す図である。
【図４】実施の形態にかかる駆動回路の構成例２を示す図である。
【図５】駆動回路の構成例２にかかる駆動信号の整形例１を示す図である。
【図６】駆動回路の構成例２にかかる駆動信号の整形例２を示す図である。
【図７】実施の形態にかかる光送信装置の構成例を示す図である。
【図８−１】発光素子の特性例１を示す図である。
【図８−２】発光素子の特性例１に対する駆動信号の整形例を示す図である。
【図９−１】発光素子の特性例２を示す図である。
【図９−２】発光素子の特性例２に対する駆動信号の整形例を示す図である。
【図１０】可変遅延回路の構成例１を示す図である。
【図１１−１】可変遅延回路の構成例１を用いたシミュレーションの一例を示す図（その１）である。
【図１１−２】可変遅延回路の構成例１を用いたシミュレーションの一例を示す図（その２）である。
【図１２】可変遅延回路の構成例２を示す図である。
【図１３−１】可変遅延回路の構成例２を用いたシミュレーションの一例を示す図（その１）である。
【図１３−２】可変遅延回路の構成例２を用いたシミュレーションの一例を示す図（その２）である。
【図１４】構成例２にかかる可変遅延回路の変形例を示す図である。
【図１５】駆動回路の変形例を示す図である。
【発明を実施するための形態】
【００１０】
以下に添付図面を参照して、開示技術の好適な実施の形態を詳細に説明する。
【００１１】
（実施の形態）
（駆動回路の構成例）
図１は、実施の形態にかかる駆動回路の構成例１を示す図である。図１に示す駆動回路１００は、たとえば発光素子（たとえば図７参照）を駆動対象とする駆動信号を整形する。具体的には、駆動回路１００は、分岐部１１０と、遅延部１２１，１２２と、増幅器１３１，１３２と、合成部１４０と、を備えている。
【００１２】
分岐部１１０には、駆動対象を駆動するための駆動信号が入力される。駆動信号は、シングルエンド信号であってもよいし、正相信号および逆相信号を含む差動信号であってもよい。分岐部１１０は、入力された駆動信号を分岐し、分岐した各駆動信号をそれぞれ遅延部１２１および遅延部１２２へ出力する。
【００１３】
遅延部１２１は、分岐部１１０から出力された駆動信号を固定の遅延量τ０（τ０＞０）だけ遅延させ、遅延させた駆動信号を増幅器１３１へ出力する。遅延部１２２は、分岐部１１０から出力された駆動信号を遅延量τ１（τ１＞０かつτ１≠τ０）だけ遅延させ、遅延させた駆動信号を増幅器１３２へ出力する。
【００１４】
また、遅延部１２２は、遅延量τ１が可変の可変遅延部である。遅延量τ１の可変幅は、最小値が遅延量τ０より小さく、最大値が遅延量τ０より大きくなるように設計する。これにより、遅延量τ１の調整により、分岐された各駆動信号の遅延量の大小関係を変化させ、各駆動信号の順序を入れ替えることができる。
【００１５】
増幅器１３１は、遅延部１２１から出力された駆動信号を非反転増幅する非反転増幅器（＋）である。増幅器１３１は、非反転増幅した駆動信号を合成部１４０へ出力する。増幅器１３２は、駆動信号を反転させる反転部である。具体的には、増幅器１３２は、遅延部１２２から出力された駆動信号を反転増幅する反転増幅器（−）である。増幅器１３２は、反転増幅した駆動信号を合成部１４０へ出力する。
【００１６】
合成部１４０は、増幅器１３１から出力された駆動信号と、増幅器１３２から出力された駆動信号と、を合成する。たとえば、合成部１４０は、各駆動信号を加算または減算することによって合成する。以下においては、合成部１４０は、各駆動信号を加算することによって合成する場合について説明する。合成部１４０は、合成した駆動信号を出力する。これにより、駆動回路１００は、入力された駆動信号を整形して出力することができる。駆動回路１００から出力された駆動信号は、たとえば発光素子へ入力される。
【００１７】
以上の構成により、合成部１４０には、反転した駆動信号と反転していない駆動信号とが入力される。また、合成部１４０へ入力される各駆動信号の順序は、遅延部１２２の遅延量τ１を調整することによって変化させることができる。各駆動信号の順序とは、たとえば、各駆動信号のうちのいずれの遅延量がより大きいかを意味する。これにより、合成部１４０から出力される駆動信号を柔軟に整形することができる。
【００１８】
なお、駆動回路１００について、遅延部１２１の後段に増幅器１３１を設ける構成について説明したが、遅延部１２１の前段に増幅器１３１を設ける構成にしてもよい。同様に、遅延部１２２の後段に増幅器１３２を設ける構成について説明したが、遅延部１２２の前段に増幅器１３２を設ける構成にしてもよい。
【００１９】
また、駆動回路１００について、遅延部１２１を固定遅延部とし、遅延部１２２を可変遅延部とする構成について説明したが、遅延部１２１，１２２をともに可変遅延部とする構成としてもよい。このように、複数の遅延部（遅延部１２１，１２２）のうちの少なくともいずれかの遅延量を可変とすればよい。
【００２０】
また、駆動回路１００について、増幅器１３１を非反転増幅器とし、増幅器１３２を反転増幅器とする構成について説明したが、増幅器１３１を反転増幅器とし、増幅器１３２を非反転増幅器とする構成としてもよい。この場合は、増幅器１３１によって増幅された駆動信号が反転となり、増幅器１３２によって増幅された駆動信号が非反転となる。このように、分岐された各駆動信号のうちの一部の駆動信号を反転させる構成とすればよい。
【００２１】
図２は、駆動回路の構成例１にかかる駆動信号の整形例１を示す図である。図２において、横軸は時間を示している。図２に示す駆動信号２１０，２２０，２３０は、図１に示した駆動回路１００の各部における駆動信号を波形で示している。駆動信号２１０は、増幅器１３１から合成部１４０へ出力される駆動信号（非反転）である。駆動信号２２０は、増幅器１３２から合成部１４０へ出力される駆動信号（反転）である。駆動信号２３０は、合成部１４０から出力される駆動信号である。
【００２２】
タイミングｔ１は、駆動回路１００へ入力された駆動信号の立ち上がり部分のタイミングの一つを示している。駆動信号２１０には、遅延部１２１によって遅延量τ０が与えられている。また、駆動信号２１０は、増幅器１３１によって非反転増幅されている。駆動信号２２０は、遅延部１２２によって遅延量τ１が与えられている。また、駆動信号２２０は、増幅器１３２によって反転増幅されている。また、駆動信号２２０は、増幅器１３２によって、駆動信号２１０よりも小さな増幅量が与えられている。
【００２３】
図２に示す例では、遅延部１２２の遅延量τ１が、遅延部１２１の遅延量τ０より大きくなるように調整されている。これにより、駆動信号２２０は、駆動信号２１０より遅延して合成部１４０へ入力される。このため、駆動信号２１０、駆動信号２２０の順に合成部１４０へ入力されることで、合成部１４０から出力される駆動信号２３０は、立ち上がり部分２３１および立ち下がり部分２３２が強調された波形になる。
【００２４】
図３は、駆動回路の構成例１にかかる駆動信号の整形例２を示す図である。図３において、図２に示した部分と同様の部分については同一の符号を付して説明を省略する。図３に示す例では、遅延部１２２の遅延量τ１が、遅延部１２１の遅延量τ０より小さくなるように調整されている。これにより、駆動信号２１０は、駆動信号２２０より遅延して合成部１４０へ入力される。このため、駆動信号２２０、駆動信号２１０の順に合成部１４０へ入力されることで、合成部１４０から出力される駆動信号２３０は、立ち上がり部分２３１および立ち下がり部分２３２が抑制された波形になる。
【００２５】
図２，図３に示したように、遅延部１２２の遅延量τ１を調整して遅延量τ０と遅延量τ１との大小関係を入れ替えることで、合成部１４０へ入力される駆動信号２１０（非反転）および駆動信号２２０（反転）の順序を入れ替えることができる。これにより、合成部１４０から出力される駆動信号２３０を、立ち上がり部分２３１および立ち下がり部分２３２が強調された波形や抑制された波形となるように柔軟に整形することができる。
【００２６】
図４は、実施の形態にかかる駆動回路の構成例２を示す図である。図４において、図１に示した構成と同様の構成については同一の符号を付して説明を省略する。図４に示すように、駆動回路１００は、図１に示した駆動回路１００の構成に加えて、遅延部４２１と、増幅器４３１と、を備えていてもよい。図４に示す分岐部１１０は、駆動信号を３分岐し、分岐した各駆動信号をそれぞれ遅延部１２１，１２２，４２１へ出力する。
【００２７】
遅延部４２１は、分岐部１１０から出力された駆動信号を遅延量τ２（τ２＞０かつτ≠τ２≠τ０）だけ遅延させ、遅延させた駆動信号を増幅器４３１へ出力する。また、遅延部４２１は、遅延量τ２が可変の可変遅延部である。増幅器４３１は、遅延部４２１から出力された駆動信号を非反転増幅する非反転増幅器（＋）である。増幅器４３１は、非反転増幅した駆動信号を合成部１４０へ出力する。合成部１４０は、増幅器１３１、増幅器１３２および増幅器４３１から出力された各駆動信号を合成する。
【００２８】
なお、駆動回路１００について、遅延部４２１の後段に増幅器４３１を設ける構成について説明したが、遅延部４２１の前段に増幅器４３１を設ける構成にしてもよい。また、駆動回路１００について、遅延部４２１を可変遅延部とする構成について説明したが、遅延部４２１を固定遅延部とする構成としてもよい。このように、複数の遅延部（遅延部１２１，１２２，４２１）のうちの少なくともいずれかの遅延量を可変とすればよい。
【００２９】
また、駆動回路１００について、増幅器４３１を非反転増幅とする構成について説明したが、増幅器４３１を反転増幅とする構成としてもよい。この場合は、増幅器４３１によって増幅された駆動信号が反転となる。このように、分岐された各駆動信号のうちの一部の駆動信号を反転させる構成とすればよい。
【００３０】
図５は、駆動回路の構成例２にかかる駆動信号の整形例１を示す図である。図５において、図２に示した部分と同様の部分については同一の符号を付して説明を省略する。図５に示す駆動信号２１０，２２０，２３０，５１０は、図４に示した駆動回路１００の各部における駆動信号を波形で示している。図５に示す駆動信号５１０は、増幅器４３１から合成部１４０へ出力される駆動信号である。
【００３１】
図５に示す例では、遅延部１２２の遅延量τ１が遅延部１２１の遅延量τ０より大きく、かつ遅延部４２１の遅延量τ２が遅延部１２２の遅延量τ１より大きくなるように（τ０＜τ１＜τ２）調整されている。これにより、駆動信号２１０、駆動信号２２０、駆動信号５１０、の順に合成部１４０へ入力される。このため、合成部１４０から出力される駆動信号２３０は、立ち上がり部分２３１および立ち下がり部分２３２が、強調された後に抑制された波形になる。
【００３２】
図６は、駆動回路の構成例２にかかる駆動信号の整形例２を示す図である。図６において、図５に示した部分と同様の部分については同一の符号を付して説明を省略する。図６に示す例では、遅延部１２２の遅延量τ１が遅延部１２１の遅延量τ０より大きく、かつ遅延部４２１の遅延量τ２が遅延部１２１の遅延量τ０より小さくなるように（τ２＜τ０＜τ１）調整されている。これにより、駆動信号５１０、駆動信号２１０、駆動信号２２０、の順に合成部１４０へ入力される。このため、合成部１４０から出力される駆動信号２３０は、立ち上がり部分２３１および立ち下がり部分２３２が、抑制された後に強調された波形になる。
【００３３】
また、駆動回路１００は、分岐部１１０によって駆動信号を４つ以上に分岐し、分岐した各駆動信号に遅延差を与えて合成する構成としてもよい。この場合も、駆動回路１００は、複数の遅延部のうちの少なくともいずれかの遅延量が可変の構成とする。また、駆動回路１００は、分岐された各駆動信号のうちの一部の駆動信号を反転させる構成とする。
【００３４】
（光送信装置の構成例）
図７は、実施の形態にかかる光送信装置の構成例を示す図である。図７に示す光送信装置７００は、入力された駆動信号に基づく光信号を送信する。具体的には、光送信装置７００は、たとえば図１または図４に示した駆動回路１００と、発光素子７１０と、を備えている。光送信装置７００は、発光素子７１０へ駆動信号を入力することで発光素子７１０を直接変調し、光信号を出力する。
【００３５】
具体的には、駆動回路１００は、光送信装置７００へ入力された駆動信号を整形し、整形した駆動信号を発光素子７１０へ出力する。発光素子７１０は、たとえばＶＣＳＥＬ（Ｖｅｒｔｉｃａｌ Ｃａｖｉｔｙ Ｓｕｒｆａｃｅ Ｅｍｉｔｔｉｎｇ Ｌａｓｅｒ：直共振器面発光レーザ）などのＬＤである。発光素子７１０は、一端が駆動回路１００に接続され、他端が接地されている。発光素子７１０は、駆動回路１００から出力された駆動信号に基づく光信号を出力する。これにより、光送信装置７００は、入力された駆動信号に基づく光信号を送信することができる。
【００３６】
図８−１は、発光素子の特性例１を示す図である。図８−１において、横軸は時間［ｐｓ］を示し、縦軸は光の電力を示している。図８−１に示す光信号８１０は、図７に示した発光素子７１０に矩形波の駆動信号（プリエンファシスなし）が入力されたと仮定した場合に発光素子７１０から出力される光信号を波形で示している。図８−１に示す例では、発光素子７１０の帯域制限により、光信号８１０の立ち上がり部分８１１および立ち下がり部分８１２がなまっている。
【００３７】
図８−２は、発光素子の特性例１に対する駆動信号の整形例を示す図である。図８−２において、横軸は時間［ｐｓ］を示し、縦軸は電流を示している。発光素子７１０の特性が図８−１に示した特性である場合は、たとえば、駆動回路１００を図４に示した構成とし、駆動信号を図８−２に示す駆動信号８２０のように整形する。駆動信号８２０は、たとえば図５に示した駆動信号２３０と同様に、立ち上がり部分および立ち下がり部分が、強調された後に抑制されている。
【００３８】
強調部分８２１は、駆動信号８２０の立ち上がり部分における強調された部分を示している。抑制部分８２２は、駆動信号８２０の立ち上がり部分における抑制された部分を示している。駆動信号８２０の強調部分８２１によって、光信号８１０の立ち上がり部分８１１のなまりを補償して、発光素子７１０から出力される光信号の品質を向上させることができる。また、駆動信号８２０の抑制部分８２２によって、強調部分８２１に起因した光信号の突出を抑制し、光信号の品質をさらに向上させることができる。
【００３９】
強調部分８２３は、駆動信号８２０の立ち下がり部分における強調された部分を示している。抑制部分８２４は、駆動信号８２０の立ち下がり部分における抑制された部分を示している。駆動信号８２０の強調部分８２３によって、光信号８１０の立ち下がり部分８１２のなまりを補償して、発光素子７１０から出力される光信号の品質を向上させることができる。また、駆動信号８２０の抑制部分８２４によって、強調部分８２３に起因した光信号の突出を抑制し、光信号の品質をさらに向上させることができる。
【００４０】
図９−１は、発光素子の特性例２を示す図である。図９−１において、図８−１に示した部分と同様の部分については同一の符号を付して説明を省略する。図９−１に示す例では、発光素子７１０の緩和振動などの特性により、光信号８１０の立ち上がり部分８１１および立ち下がり部分８１２が突出している。
【００４１】
図９−２は、発光素子の特性例２に対する駆動信号の整形例を示す図である。図９−２において、図８−２に示した部分と同様の部分については同一の符号を付して説明を省略する。発光素子７１０の特性が図９−１に示した特性である場合は、たとえば、駆動回路１００を図４に示した構成とし、駆動信号を図９−２に示す駆動信号９２０のように整形する。駆動信号９２０は、たとえば図６に示した駆動信号２３０と同様に、立ち上がり部分および立ち下がり部分が、抑制された後に強調されている。
【００４２】
抑制部分９２１は、駆動信号９２０の立ち上がり部分における抑制された部分を示している。強調部分９２２は、駆動信号９２０の立ち上がり部分における強調された部分を示している。駆動信号９２０の抑制部分９２１によって、光信号８１０の立ち上がり部分８１１の突出を補償して、発光素子７１０から出力される光信号の品質を向上させることができる。また、駆動信号９２０の強調部分９２２によって、抑制部分９２１に起因した光信号のなまりを抑制し、光信号の品質をさらに向上させることができる。
【００４３】
抑制部分９２３は、駆動信号９２０の立ち下がり部分における抑制された部分を示している。強調部分９２４は、駆動信号９２０の立ち下がり部分における強調された部分を示している。駆動信号９２０の抑制部分９２３によって、光信号８１０の立ち下がり部分８１２の突出を補償して、発光素子７１０から出力される光信号の品質を向上させることができる。また、駆動信号９２０の強調部分９２４によって、抑制部分９２３に起因した光信号のなまりを抑制し、光信号の品質をさらに向上させることができる。
【００４４】
（可変遅延回路の構成例）
図１０は、可変遅延回路の構成例１を示す図である。図１０に示す可変遅延回路１０００は、たとえば図１，図４に示した遅延部１２２，４２１に適用することができる。ここでは駆動信号が差動信号であるとする。
【００４５】
可変遅延回路１０００は、入力端子１０１１，１０１２と、固定遅延部１０２１〜１０２３と、差動増幅回路１０３０，１０４０と、バッファ１０５０と、出力端子１０６１，１０６２と、を備えている。入力端子１０１１には駆動信号の正相信号が入力される。入力端子１０１２には駆動信号の逆相信号が入力される。
【００４６】
固定遅延部１０２１は、入力端子１０１１，１０１２から入力された駆動信号を固定の遅延量だけ遅延させ、遅延させた駆動信号を差動増幅回路１０３０へ出力する。固定遅延部１０２２は、入力端子１０１１，１０１２から入力された駆動信号を固定の遅延量だけ遅延させ、遅延させた駆動信号を固定遅延部１０２３へ出力する。固定遅延部１０２３は、固定遅延部１０２２から出力された駆動信号を固定の遅延量だけ遅延させ、遅延させた駆動信号を差動増幅回路１０４０へ出力する。
【００４７】
差動増幅回路１０３０は、ＬＴＰ（Ｌｏｎｇ−Ｔａｉｌｅｄ Ｐａｉｒ）型の差動増幅回路である。具体的には、差動増幅回路１０３０は、トランジスタ１０３１，１０３２と、抵抗１０３３，１０３４と、電流源１０３５と、を備えている。トランジスタ１０３１，１０３２のそれぞれは、たとえばＦＥＴである。
【００４８】
トランジスタ１０３１のゲートには、固定遅延部１０２１から出力された駆動信号の正相信号が印加される。トランジスタ１０３１のドレインは抵抗１０３３に接続されている。トランジスタ１０３１のソースは電流源１０３５に接続されている。トランジスタ１０３２のゲートには、固定遅延部１０２１から出力された駆動信号の逆相信号が印加される。トランジスタ１０３２のドレインは抵抗１０３４に接続されている。トランジスタ１０３２のソースは電流源１０３５に接続されている。
【００４９】
抵抗１０３３の一端はトランジスタ１０３１のドレインに接続され、他端は電源（不図示）に接続されている。トランジスタ１０３１と抵抗１０３３との間の部分は、差動増幅回路１０３０から正相信号が出力される出力部１０３６となる。抵抗１０３４の一端はトランジスタ１０３２のドレインに接続され、他端は電源（不図示）に接続されている。トランジスタ１０３２と抵抗１０３４との間の部分は、差動増幅回路１０３０から逆相信号が出力される出力部１０３７となる。電流源１０３５は、一端がトランジスタ１０３１およびトランジスタ１０３２に接続され、他端が接地されている。
【００５０】
差動増幅回路１０４０は、ＬＴＰ型の差動増幅回路である。具体的には、差動増幅回路１０４０は、トランジスタ１０４１，１０４２と、電流源１０４３と、を備えている。トランジスタ１０４１，１０４２のそれぞれは、たとえばＦＥＴである。
【００５１】
トランジスタ１０４１のゲートには、固定遅延部１０２３から出力された駆動信号の正相信号が印加される。トランジスタ１０４１のドレインは出力部１０３６に接続されている。トランジスタ１０４１のソースは電流源１０４３に接続されている。トランジスタ１０４２のゲートには、固定遅延部１０２３から出力された駆動信号の逆相信号が印加される。トランジスタ１０４２のドレインは出力部１０３７に接続されている。トランジスタ１０４２のソースは電流源１０４３に接続されている。
【００５２】
トランジスタ１０４１と出力部１０３６との間の部分は、差動増幅回路１０３０および差動増幅回路１０４０から出力された各正相信号が合成されてバッファ１０５０へ出力される出力部１０４４となる。トランジスタ１０４２と出力部１０３７との間の部分は、差動増幅回路１０３０および差動増幅回路１０４０から出力された各逆相信号が合成されてバッファ１０５０へ出力される出力部１０４５となる。電流源１０４３は、一端がトランジスタ１０４１およびトランジスタ１０４２に接続され、他端が接地されている。
【００５３】
出力部１０４４は、バッファ１０５０を介して出力端子１０６１に接続されている。出力端子１０６１は、正相信号を出力する。出力部１０４５は、バッファ１０５０を介して出力端子１０６２に接続されている。出力端子１０６２は、逆相信号を出力する。これにより、出力端子１０６１，１０６２によって正相信号および逆相信号を含む駆動信号を出力することができる。
【００５４】
以上の構成により、入力端子１０１１，１０１２から入力された駆動信号を分岐し、分岐した各駆動信号に遅延差を与えて合成し、出力端子１０６１，１０６２から出力することができる。そして、電流源１０３５，１０４３の各電流値の比率を調整することで、各駆動信号の合成比率を変化させることができる。これにより、出力端子１０６１，１０６２から出力される駆動信号の遅延量を変化させることができる。なお、駆動信号がシングルエンド信号である場合であっても、可変遅延回路１０００を片側駆動することによって駆動信号を可変の遅延量だけ遅延させることができる。
【００５５】
図１１−１および図１１−２は、可変遅延回路の構成例１を用いたシミュレーションの一例を示す図である。図１１−１に示すように、図１０に示した可変遅延回路１０００を２段と、バッファ１１１１と、を備えた可変遅延部１１１０によって遅延させた信号のシミュレーション結果を図１１−２のアイパターン１１２０に示す。
【００５６】
図１２は、可変遅延回路の構成例２を示す図である。図１２に示す可変遅延回路１２００は、たとえば図１，図４に示した遅延部１２２，４２１に適用することができる。ここでは、駆動信号が差動信号であるとする。可変遅延回路１２００は、入力端子１２１１，１２１２と、差動増幅回路１２２０，１２３０と、バッファ１２４０と、出力端子１２５１，１２５２と、を備えている。入力端子１２１１には、駆動信号の正相信号が入力される。入力端子１２１２には、駆動信号の逆相信号が入力される。
【００５７】
差動増幅回路１２２０は、駆動信号を可変増幅する第一増幅回路である。具体的には、差動増幅回路１２２０は、ＬＴＰ型の差動増幅回路である。差動増幅回路１２２０は、トランジスタ１２２１，１２２２と、抵抗１２２３，１２２４と、電流源１２２５と、を備えている。トランジスタ１２２１，１２２２のそれぞれはたとえばＦＥＴである。
【００５８】
トランジスタ１２２１のゲートは入力端子１２１１に接続されている。トランジスタ１２２１のドレインは抵抗１２２３に接続されている。トランジスタ１２２１のソースは電流源１２２５に接続されている。トランジスタ１２２２のゲートは入力端子１２１２に接続されている。トランジスタ１２２２のドレインは抵抗１２２４に接続されている。トランジスタ１２２２のソースは電流源１２２５に接続されている。
【００５９】
抵抗１２２３の一端はトランジスタ１２２１のドレインに接続され、他端は電源（不図示）に接続されている。トランジスタ１２２１と抵抗１２２３との間の部分は、差動増幅回路１２２０から正相信号が出力される出力部１２２６となる。抵抗１２２４の一端はトランジスタ１２２２のドレインに接続され、他端は電源（不図示）に接続されている。トランジスタ１２２２と抵抗１２２４との間の部分は、差動増幅回路１２２０から逆相信号が出力される出力部１２２７となる。電流源１２２５は、一端がトランジスタ１２２１およびトランジスタ１２２２に接続され、他端が接地されている。
【００６０】
差動増幅回路１２３０は、差動増幅回路１２２０から出力された駆動信号を可変増幅して差動増幅回路１２２０へフィードバックする第二増幅回路である。具体的には、差動増幅回路１２３０は、差動増幅回路１２２０の構成の一部（たとえば抵抗１２２３，１２２４や電源）を利用したＬＴＰ型の差動増幅回路である。差動増幅回路１２３０は、トランジスタ１２３１，１２３２と、電流源１２３３と、を備えている。トランジスタ１２３１，１２３２のそれぞれはたとえばＦＥＴである。
【００６１】
トランジスタ１２３１のドレインは出力部１２２６に接続されている。トランジスタ１２３１と出力部１２２６との間の部分は、差動増幅回路１２２０，１２３０から出力された各正相信号がバッファ１２４０へ出力される出力部１２３４となる。トランジスタ１２３２のドレインは出力部１２２７に接続されている。トランジスタ１２３２と出力部１２２７との間の部分は、差動増幅回路１２２０，１２３０から出力された各逆相信号がバッファ１２４０へ出力される出力部１２３５となる。
【００６２】
トランジスタ１２３１のゲートは出力部１２３５に接続されている。トランジスタ１２３１のソースは電流源１２３３に接続されている。トランジスタ１２３２のゲートは出力部１２３４に接続されている。トランジスタ１２３２のソースは電流源１２３３に接続されている。これにより、差動増幅回路１２３０の出力部１２３４から出力される正相信号は、トランジスタ１２２１にフィードバックされる。また、差動増幅回路１２３０の出力部１２３５から出力される逆相信号は、トランジスタ１２２２にフィードバックされる。
【００６３】
出力部１２３４は、バッファ１２４０を介して出力端子１２５１に接続されている。出力端子１２５１は、正相信号を出力する。出力部１２３５は、バッファ１２４０を介して出力端子１２５２に接続されている。出力端子１２５２は、逆相信号を出力する。これにより、出力端子１２５１，１２５２によって正相信号および逆相信号を含む駆動信号を出力することができる。
【００６４】
このように、差動増幅回路１２３０は、差動増幅回路１２２０から出力された駆動信号を可変増幅し、正相信号と逆相信号とを入れ替えて差動増幅回路１２２０へフィードバックする。これにより、差動増幅回路１２２０と差動増幅回路１２３０との間で駆動信号をループさせ、遅延量が連続的に変化する各駆動信号を重ね合わせて出力端子１２５１，１２５２から出力することができる。このため、可変遅延回路１２００へ入力された駆動信号を遅延させて出力することができる。
【００６５】
また、電流源１２２５，１２３３の各電流値を調整することで、差動増幅回路１２２０によって遅延した駆動信号と、差動増幅回路１２３０によってフィードバックされる駆動信号と、の比率が変化する。これにより、出力端子１２５１，１２５２から出力される駆動信号の遅延量を変化させることができる。なお、駆動信号がシングルエンド信号である場合であっても、可変遅延回路１２００を片側駆動することによって駆動信号を可変の遅延量だけ遅延させることができる。
【００６６】
図１３−１および図１３−２は、可変遅延回路の構成例２を用いたシミュレーションの一例を示す図である。図１３−１に示すように、図１２に示した可変遅延回路１２００を４段と、バッファ１３１１と、を備えた可変遅延部１３１０によって遅延させた信号のシミュレーション結果を図１３−２のアイパターン１３２０に示す。なお、ここでは、図１１−１に示した可変遅延部１１１０と同等の遅延量を信号に与えるように、可変遅延部１３１０において可変遅延回路１２００を４段設ける構成としている。
【００６７】
図１３−２のアイパターン１３２０に示すように、図１２に示した可変遅延回路１２００によれば、図１０に示した可変遅延回路１０００に比べて、遅延させた信号のジッタを抑えることができる。したがって、図１２に示した可変遅延回路１２００によれば、図１０に示した可変遅延回路１０００に比べて、段数を増やしても信号の劣化を抑えることができるため、遅延量の可変幅が大きな可変遅延部を実現することができる。
【００６８】
たとえば、図１，図４に示した遅延部１２２，４２１を、複数段の可変遅延回路１２００によって実現することで、並列に接続された遅延部１２２，４２１であっても遅延量の可変幅を大きくすることができる。これにより、駆動信号をより柔軟に整形し、駆動対象の応答特性を補償することが可能になる。
【００６９】
また、図１２に示した可変遅延回路１２００は、図１０に示した可変遅延回路１０００のように、固定遅延部１０２１〜１０２３を設けなくても実現することができる。このため、図１２に示した可変遅延回路１２００は、図１０に示した可変遅延回路１０００に比べて回路規模を縮小することができる。
【００７０】
図１４は、構成例２にかかる可変遅延回路の変形例を示す図である。図１４において、図１２に示した構成と同様の構成については同一の符号を付して説明を省略する。図１４に示す可変遅延回路１２００は、図１２に示した可変遅延回路１２００を、ＢＪＴ（Ｂｉｐｏｌａｒ Ｊｕｎｃｔｉｏｎ Ｔｒａｎｓｉｓｔｏｒ）により実現した可変遅延回路である。図１４に示すように、可変遅延回路１２００は、入力端子１２１１，１２１２と、差動増幅回路１２２０，１２３０と、トランジスタ１４３１，１４３２と、電流源１４４１，１４４２と、バッファ１２４０と、出力端子１２５１，１２５２と、を備えている。
【００７１】
差動増幅回路１２２０は、図１２に示したトランジスタ１２２１，１２２２に代えてそれぞれトランジスタ１４１１，１４１２を備えている。トランジスタ１４１１，１４１２のそれぞれはＢＪＴである。
【００７２】
トランジスタ１４１１のベースは入力端子１２１１に接続されている。トランジスタ１４１１のコレクタは抵抗１２２３に接続されている。トランジスタ１４１１のエミッタは電流源１２２５に接続されている。トランジスタ１４１２のベースは入力端子１２１２に接続されている。トランジスタ１４１２のコレクタは抵抗１２２４に接続されている。トランジスタ１４１２のエミッタは電流源１２２５に接続されている。
【００７３】
抵抗１２２３の一端はトランジスタ１４１１のコレクタに接続され、他端は電源（不図示）に接続されている。トランジスタ１４１１と抵抗１２２３との間の部分は、差動増幅回路１２２０から正相信号が出力される出力部１２２６となる。抵抗１２２４の一端はトランジスタ１４１２のコレクタに接続され、他端は電源（不図示）に接続されている。トランジスタ１４１２と抵抗１２２４との間の部分は、差動増幅回路１２２０から逆相信号が出力される出力部１２２７となる。電流源１２２５は、一端がトランジスタ１４１１およびトランジスタ１４１２に接続され、他端が接地されている。
【００７４】
トランジスタ１４３１のベースは出力部１２２６に接続されている。トランジスタ１４３１のコレクタは電源（不図示）に接続されている。トランジスタ１４３１のエミッタは、電流源１４４１およびバッファ１２４０に接続されている。トランジスタ１４３２のベースは出力部１２２７に接続されている。トランジスタ１４３２のコレクタは電源（不図示）に接続されている。トランジスタ１４３２のエミッタは、電流源１４４２およびバッファ１２４０に接続されている。
【００７５】
トランジスタ１４３１と電流源１４４１との間の部分は、差動増幅回路１２２０，１２３０から出力された各正相信号が合成されてバッファ１２４０へ出力される出力部１２３４となる。トランジスタ１４３２と電流源１４４２との間の部分は、差動増幅回路１２２０，１２３０から出力された各逆相信号が合成されてバッファ１２４０へ出力される出力部１２３５となる。
【００７６】
差動増幅回路１２３０は、図１２に示したトランジスタ１２３１，１２３２に代えてトランジスタ１４２１，１４２２を備えている。トランジスタ１４２１，１４２２のそれぞれはＢＪＴである。トランジスタ１４２１のコレクタはトランジスタ１４３１のベースに接続されている。トランジスタ１４２１のベースは出力部１２３４に接続されている。トランジスタ１４２１のエミッタは電流源１２３３に接続されている。トランジスタ１４２２のコレクタはトランジスタ１４３２のベースに接続されている。トランジスタ１４２２のベースは出力部１２３５に接続されている。トランジスタ１４２２のエミッタは電流源１２３３に接続されている。
【００７７】
このように、差動増幅回路１２３０の出力部１２３４から出力される正相信号は、差動増幅回路１２３０の正相信号の入力としてトランジスタ１４２１にフィードバックされる。また、差動増幅回路１２３０の出力部１２３５から出力される逆相信号は、差動増幅回路１２３０の逆相信号の入力としてトランジスタ１４２２にフィードバックされる。
【００７８】
以上の構成においても、図１２に示した可変遅延回路１２００と同様に、遅延させた信号のジッタを抑えることができる。このため、段数を増やしても信号の劣化を抑えることができるため、遅延量の可変幅が大きな可変遅延部を実現することができる。また、図１０に示した可変遅延回路１０００に比べて回路規模を縮小することができる。
【００７９】
（駆動回路の変形例）
図１５は、駆動回路の変形例を示す図である。図１５において、図１に示した構成と同様の構成については同一の符号を付して説明を省略する。図１５に示す増幅器１３２は、遅延部１２２から出力された駆動信号を非反転増幅する非反転増幅器（＋）である。また、図１５に示す増幅器１３２は、図１に示した構成に加えて反転部１５１０を備えている。反転部１５１０は、遅延部１２２から増幅器１３２へ出力される駆動信号を反転させる。これにより、遅延部１２２が非反転増幅器であっても、増幅器１３２から合成部１４０へ入力される駆動信号を、反転した駆動信号とすることができる。
【００８０】
なお、ここでは反転部１５１０を増幅器１３２の前段に設ける構成について説明したが、反転部１５１０を増幅器１３２の後段に設ける構成としてもよい。また、反転部１５１０を分岐部１１０と遅延部１２２との間に設ける構成としてもよい。また、反転部１５１０を増幅器１３１の前段または後段に設ける構成としてもよい。また、反転部１５１０を分岐部１１０と遅延部１２１との間に設ける構成としてもよい。
【００８１】
また、図１５に示す駆動回路１００において、増幅器１３１および増幅器１３２をともに反転増幅器（−）とする構成としてもよい。この場合は、反転部１５１０によって反転した駆動信号が、増幅器１３２において再度反転し、非反転となる。このため、合成部１４０に対して、増幅器１３１からは反転の駆動信号が入力され、増幅器１３２からは非反転の駆動信号が入力される。
【００８２】
このように、分岐された各駆動信号のうちの一部の駆動信号を反転させる反転部１５１０を設ける。これにより、合成部１４０へ入力される各駆動信号において、反転および非反転の駆動信号を混在させることができる。このため、各駆動信号の順序を入れ替えることによって駆動信号を柔軟に整形することができる。
【００８３】
また、図１および図２に示したように、分岐された各駆動信号のうちの一部の駆動信号を反転させる反転部は、増幅器１３２などを非反転増幅器とすることによって実現してもよいし、反転部１５１０を設けることによって実現してもよい。ここでは図１に示した駆動回路１００について説明したが、図４に示した駆動回路１００についても同様である。
【００８４】
（駆動信号の調整）
つぎに、駆動回路１００における遅延量の調整について説明する。駆動回路１００における遅延量τ０，τ１，τ２などは、駆動回路１００の調整者（たとえばユーザ）の操作によって変化するようにする。たとえば、調整者は、発光素子７１０から出力される光信号を測定する測定器を光送信装置７００に接続し、光信号の波形やアイパターンを測定する。そして、調整者は、測定した波形やアイパターンが所望の形状になるように、駆動回路１００における遅延量τ０，τ１，τ２や、増幅器１３１，１３２，４３１の利得などを調整する。これにより、光信号の伝送特性を向上させることができる。
【００８５】
以上説明したように、駆動回路および光送信装置によれば、駆動対象の応答特性を柔軟に補償することができる。
【００８６】
上述した実施の形態に関し、さらに以下の付記を開示する。
【００８７】
（付記１）駆動信号を分岐する分岐部と、
遅延量が可変の可変遅延部を含み、前記分岐部によって分岐された各駆動信号をそれぞれ遅延させるように並列に設けられた複数の遅延部と、
前記各駆動信号のうちの一部の駆動信号を反転させる反転部と、
前記遅延部および前記反転部の後段に設けられ前記各駆動信号を合成する合成部と、
を備えることを特徴とする駆動回路。
【００８８】
（付記２）前記反転部は、前記一部の駆動信号を反転増幅する反転増幅器であることを特徴とする付記１に記載の駆動回路。
【００８９】
（付記３）前記可変遅延部は、前記駆動信号を可変増幅する第一増幅回路と、前記第一増幅回路から出力された駆動信号を可変増幅して前記第一増幅回路へフィードバックする第二増幅回路と、を備えることを特徴とする付記１または２に記載の駆動回路。
【００９０】
（付記４）前記可変遅延部は、前記合成部へ入力される各駆動信号の順序を入れ替え可能な遅延量の可変幅を有することを特徴とする付記１〜３のいずれか一つに記載の駆動回路。
【００９１】
（付記５）前記可変遅延部は、調整者による操作によって前記遅延量を変化させることを特徴とする付記１〜４のいずれか一つに記載の駆動回路。
【００９２】
（付記６）前記分岐部は、前記駆動信号を３つ以上に分岐することを特徴とする付記１〜５のいずれか一つに記載の駆動回路。
【００９３】
（付記７）駆動信号を分岐する分岐部と、
遅延量が可変の可変遅延部を含み、前記分岐部によって分岐された各駆動信号をそれぞれ遅延させるように並列に設けられた複数の遅延部と、
前記各駆動信号のうちの一部の駆動信号を反転させる反転部と、
前記遅延部および前記反転部の後段に設けられ前記各駆動信号を合成する合成部と、
前記合成部によって合成された信号に基づく光信号を出力する発光素子と、
を備えることを特徴とする光送信装置。
【符号の説明】
【００９４】
１１０ 分岐部
１２１，１２２，４２１ 遅延部
１３１，１３２，４３１ 増幅器
１４０ 合成部
２１０，２２０，２３０，５１０，８２０，９２０ 駆動信号
２３１，８１１ 立ち上がり部分
２３２，８１２ 立ち下がり部分
７１０ 発光素子
８１０ 光信号
８２１，８２３，９２２，９２４ 強調部分
８２２，８２４，９２１，９２３ 抑制部分
１０００，１２００ 可変遅延回路
１０１１，１０１２，１２１１，１２１２ 入力端子
１０２１〜１０２３ 固定遅延部
１０３０，１０４０，１２２０，１２３０ 差動増幅回路
１０３１，１０３２，１０４１，１０４２，１２２１，１２２２，１２３１，１２３２，１４１１，１４１２，１４２１，１４２２，１４３１，１４３２ トランジスタ
１０３３，１０３４，１２２３，１２２４ 抵抗
１０３５，１０４３，１２２５，１２３３，１４４１，１４４２ 電流源
１０３６，１０３７，１０４４，１０４５，１２２６，１２２７，１２３４，１２３５ 出力部
１０５０，１１１１，１２４０，１３１１ バッファ
１０６１，１０６２，１２５１，１２５２ 出力端子
１１１０，１３１０ 可変遅延部
１１２０，１３２０ アイパターン
ｔ１ タイミング
【技術分野】
【０００１】
本発明は、駆動回路および光送信装置に関する。
【背景技術】
【０００２】
近年、たとえばハイエンドサーバでのＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）の飛躍的な性能向上に伴い、ラック間、ボード間、ボード内においてデータ伝送速度が増大している。このような状況において、従来の電気配線の高速化は限界に近づいており、より高速なデータ伝送が可能な光インターコネクト技術が検討されている。
【０００３】
高速な光インターコネクトを実現するには、たとえば発光素子を高速駆動する技術を用いる。発光素子を高速駆動すると、発光素子の緩和振動や帯域制限により波形劣化が生じ、伝送品質が劣化する。これに対して、発光素子の駆動信号の立ち上り部分と立ち下り部分をあらかじめ補正（強調または抑制）するプリエンファシスが知られている。たとえば、駆動信号を分岐し、分岐した各駆動信号に遅延差を与えて合成（加算または減算）する駆動回路が知られている（たとえば、下記特許文献１参照。）。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００４−８８６９３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、上述した従来技術では、駆動信号を柔軟に整形できないため、駆動対象のさまざまな応答特性を柔軟に補償することができないという問題がある。たとえば、分岐した各駆動信号を増幅する各増幅器の反転、非反転の組合せを変えることによって駆動信号の波形を変える方法が考えられるが、高速動作する電子回路では、増幅器の反転、非反転を調整時や運用中に切り替えることは困難である。このため、たとえば製造時に反転増幅器および非反転増幅器を駆動対象ごとに選択して実装することになり、製造コストが増大するという問題がある。
【０００６】
開示の駆動回路および光送信装置は、上述した問題点を解消するものであり、駆動対象の応答特性を柔軟に補償することを目的とする。
【課題を解決するための手段】
【０００７】
上述した課題を解決し、目的を達成するため、開示技術は、駆動信号を分岐する分岐部と、遅延量が可変の可変遅延部を含み、前記分岐部によって分岐された各駆動信号をそれぞれ遅延させるように並列に設けられた複数の遅延部と、前記各駆動信号のうちの一部の駆動信号を反転させる反転部と、前記遅延部および前記反転部の後段に設けられ前記各駆動信号を合成する合成部と、を備える。
【発明の効果】
【０００８】
開示の駆動回路および光送信装置によれば、駆動対象の応答特性を柔軟に補償することができるという効果を奏する。
【図面の簡単な説明】
【０００９】
【図１】実施の形態にかかる駆動回路の構成例１を示す図である。
【図２】駆動回路の構成例１にかかる駆動信号の整形例１を示す図である。
【図３】駆動回路の構成例１にかかる駆動信号の整形例２を示す図である。
【図４】実施の形態にかかる駆動回路の構成例２を示す図である。
【図５】駆動回路の構成例２にかかる駆動信号の整形例１を示す図である。
【図６】駆動回路の構成例２にかかる駆動信号の整形例２を示す図である。
【図７】実施の形態にかかる光送信装置の構成例を示す図である。
【図８−１】発光素子の特性例１を示す図である。
【図８−２】発光素子の特性例１に対する駆動信号の整形例を示す図である。
【図９−１】発光素子の特性例２を示す図である。
【図９−２】発光素子の特性例２に対する駆動信号の整形例を示す図である。
【図１０】可変遅延回路の構成例１を示す図である。
【図１１−１】可変遅延回路の構成例１を用いたシミュレーションの一例を示す図（その１）である。
【図１１−２】可変遅延回路の構成例１を用いたシミュレーションの一例を示す図（その２）である。
【図１２】可変遅延回路の構成例２を示す図である。
【図１３−１】可変遅延回路の構成例２を用いたシミュレーションの一例を示す図（その１）である。
【図１３−２】可変遅延回路の構成例２を用いたシミュレーションの一例を示す図（その２）である。
【図１４】構成例２にかかる可変遅延回路の変形例を示す図である。
【図１５】駆動回路の変形例を示す図である。
【発明を実施するための形態】
【００１０】
以下に添付図面を参照して、開示技術の好適な実施の形態を詳細に説明する。
【００１１】
（実施の形態）
（駆動回路の構成例）
図１は、実施の形態にかかる駆動回路の構成例１を示す図である。図１に示す駆動回路１００は、たとえば発光素子（たとえば図７参照）を駆動対象とする駆動信号を整形する。具体的には、駆動回路１００は、分岐部１１０と、遅延部１２１，１２２と、増幅器１３１，１３２と、合成部１４０と、を備えている。
【００１２】
分岐部１１０には、駆動対象を駆動するための駆動信号が入力される。駆動信号は、シングルエンド信号であってもよいし、正相信号および逆相信号を含む差動信号であってもよい。分岐部１１０は、入力された駆動信号を分岐し、分岐した各駆動信号をそれぞれ遅延部１２１および遅延部１２２へ出力する。
【００１３】
遅延部１２１は、分岐部１１０から出力された駆動信号を固定の遅延量τ０（τ０＞０）だけ遅延させ、遅延させた駆動信号を増幅器１３１へ出力する。遅延部１２２は、分岐部１１０から出力された駆動信号を遅延量τ１（τ１＞０かつτ１≠τ０）だけ遅延させ、遅延させた駆動信号を増幅器１３２へ出力する。
【００１４】
また、遅延部１２２は、遅延量τ１が可変の可変遅延部である。遅延量τ１の可変幅は、最小値が遅延量τ０より小さく、最大値が遅延量τ０より大きくなるように設計する。これにより、遅延量τ１の調整により、分岐された各駆動信号の遅延量の大小関係を変化させ、各駆動信号の順序を入れ替えることができる。
【００１５】
増幅器１３１は、遅延部１２１から出力された駆動信号を非反転増幅する非反転増幅器（＋）である。増幅器１３１は、非反転増幅した駆動信号を合成部１４０へ出力する。増幅器１３２は、駆動信号を反転させる反転部である。具体的には、増幅器１３２は、遅延部１２２から出力された駆動信号を反転増幅する反転増幅器（−）である。増幅器１３２は、反転増幅した駆動信号を合成部１４０へ出力する。
【００１６】
合成部１４０は、増幅器１３１から出力された駆動信号と、増幅器１３２から出力された駆動信号と、を合成する。たとえば、合成部１４０は、各駆動信号を加算または減算することによって合成する。以下においては、合成部１４０は、各駆動信号を加算することによって合成する場合について説明する。合成部１４０は、合成した駆動信号を出力する。これにより、駆動回路１００は、入力された駆動信号を整形して出力することができる。駆動回路１００から出力された駆動信号は、たとえば発光素子へ入力される。
【００１７】
以上の構成により、合成部１４０には、反転した駆動信号と反転していない駆動信号とが入力される。また、合成部１４０へ入力される各駆動信号の順序は、遅延部１２２の遅延量τ１を調整することによって変化させることができる。各駆動信号の順序とは、たとえば、各駆動信号のうちのいずれの遅延量がより大きいかを意味する。これにより、合成部１４０から出力される駆動信号を柔軟に整形することができる。
【００１８】
なお、駆動回路１００について、遅延部１２１の後段に増幅器１３１を設ける構成について説明したが、遅延部１２１の前段に増幅器１３１を設ける構成にしてもよい。同様に、遅延部１２２の後段に増幅器１３２を設ける構成について説明したが、遅延部１２２の前段に増幅器１３２を設ける構成にしてもよい。
【００１９】
また、駆動回路１００について、遅延部１２１を固定遅延部とし、遅延部１２２を可変遅延部とする構成について説明したが、遅延部１２１，１２２をともに可変遅延部とする構成としてもよい。このように、複数の遅延部（遅延部１２１，１２２）のうちの少なくともいずれかの遅延量を可変とすればよい。
【００２０】
また、駆動回路１００について、増幅器１３１を非反転増幅器とし、増幅器１３２を反転増幅器とする構成について説明したが、増幅器１３１を反転増幅器とし、増幅器１３２を非反転増幅器とする構成としてもよい。この場合は、増幅器１３１によって増幅された駆動信号が反転となり、増幅器１３２によって増幅された駆動信号が非反転となる。このように、分岐された各駆動信号のうちの一部の駆動信号を反転させる構成とすればよい。
【００２１】
図２は、駆動回路の構成例１にかかる駆動信号の整形例１を示す図である。図２において、横軸は時間を示している。図２に示す駆動信号２１０，２２０，２３０は、図１に示した駆動回路１００の各部における駆動信号を波形で示している。駆動信号２１０は、増幅器１３１から合成部１４０へ出力される駆動信号（非反転）である。駆動信号２２０は、増幅器１３２から合成部１４０へ出力される駆動信号（反転）である。駆動信号２３０は、合成部１４０から出力される駆動信号である。
【００２２】
タイミングｔ１は、駆動回路１００へ入力された駆動信号の立ち上がり部分のタイミングの一つを示している。駆動信号２１０には、遅延部１２１によって遅延量τ０が与えられている。また、駆動信号２１０は、増幅器１３１によって非反転増幅されている。駆動信号２２０は、遅延部１２２によって遅延量τ１が与えられている。また、駆動信号２２０は、増幅器１３２によって反転増幅されている。また、駆動信号２２０は、増幅器１３２によって、駆動信号２１０よりも小さな増幅量が与えられている。
【００２３】
図２に示す例では、遅延部１２２の遅延量τ１が、遅延部１２１の遅延量τ０より大きくなるように調整されている。これにより、駆動信号２２０は、駆動信号２１０より遅延して合成部１４０へ入力される。このため、駆動信号２１０、駆動信号２２０の順に合成部１４０へ入力されることで、合成部１４０から出力される駆動信号２３０は、立ち上がり部分２３１および立ち下がり部分２３２が強調された波形になる。
【００２４】
図３は、駆動回路の構成例１にかかる駆動信号の整形例２を示す図である。図３において、図２に示した部分と同様の部分については同一の符号を付して説明を省略する。図３に示す例では、遅延部１２２の遅延量τ１が、遅延部１２１の遅延量τ０より小さくなるように調整されている。これにより、駆動信号２１０は、駆動信号２２０より遅延して合成部１４０へ入力される。このため、駆動信号２２０、駆動信号２１０の順に合成部１４０へ入力されることで、合成部１４０から出力される駆動信号２３０は、立ち上がり部分２３１および立ち下がり部分２３２が抑制された波形になる。
【００２５】
図２，図３に示したように、遅延部１２２の遅延量τ１を調整して遅延量τ０と遅延量τ１との大小関係を入れ替えることで、合成部１４０へ入力される駆動信号２１０（非反転）および駆動信号２２０（反転）の順序を入れ替えることができる。これにより、合成部１４０から出力される駆動信号２３０を、立ち上がり部分２３１および立ち下がり部分２３２が強調された波形や抑制された波形となるように柔軟に整形することができる。
【００２６】
図４は、実施の形態にかかる駆動回路の構成例２を示す図である。図４において、図１に示した構成と同様の構成については同一の符号を付して説明を省略する。図４に示すように、駆動回路１００は、図１に示した駆動回路１００の構成に加えて、遅延部４２１と、増幅器４３１と、を備えていてもよい。図４に示す分岐部１１０は、駆動信号を３分岐し、分岐した各駆動信号をそれぞれ遅延部１２１，１２２，４２１へ出力する。
【００２７】
遅延部４２１は、分岐部１１０から出力された駆動信号を遅延量τ２（τ２＞０かつτ≠τ２≠τ０）だけ遅延させ、遅延させた駆動信号を増幅器４３１へ出力する。また、遅延部４２１は、遅延量τ２が可変の可変遅延部である。増幅器４３１は、遅延部４２１から出力された駆動信号を非反転増幅する非反転増幅器（＋）である。増幅器４３１は、非反転増幅した駆動信号を合成部１４０へ出力する。合成部１４０は、増幅器１３１、増幅器１３２および増幅器４３１から出力された各駆動信号を合成する。
【００２８】
なお、駆動回路１００について、遅延部４２１の後段に増幅器４３１を設ける構成について説明したが、遅延部４２１の前段に増幅器４３１を設ける構成にしてもよい。また、駆動回路１００について、遅延部４２１を可変遅延部とする構成について説明したが、遅延部４２１を固定遅延部とする構成としてもよい。このように、複数の遅延部（遅延部１２１，１２２，４２１）のうちの少なくともいずれかの遅延量を可変とすればよい。
【００２９】
また、駆動回路１００について、増幅器４３１を非反転増幅とする構成について説明したが、増幅器４３１を反転増幅とする構成としてもよい。この場合は、増幅器４３１によって増幅された駆動信号が反転となる。このように、分岐された各駆動信号のうちの一部の駆動信号を反転させる構成とすればよい。
【００３０】
図５は、駆動回路の構成例２にかかる駆動信号の整形例１を示す図である。図５において、図２に示した部分と同様の部分については同一の符号を付して説明を省略する。図５に示す駆動信号２１０，２２０，２３０，５１０は、図４に示した駆動回路１００の各部における駆動信号を波形で示している。図５に示す駆動信号５１０は、増幅器４３１から合成部１４０へ出力される駆動信号である。
【００３１】
図５に示す例では、遅延部１２２の遅延量τ１が遅延部１２１の遅延量τ０より大きく、かつ遅延部４２１の遅延量τ２が遅延部１２２の遅延量τ１より大きくなるように（τ０＜τ１＜τ２）調整されている。これにより、駆動信号２１０、駆動信号２２０、駆動信号５１０、の順に合成部１４０へ入力される。このため、合成部１４０から出力される駆動信号２３０は、立ち上がり部分２３１および立ち下がり部分２３２が、強調された後に抑制された波形になる。
【００３２】
図６は、駆動回路の構成例２にかかる駆動信号の整形例２を示す図である。図６において、図５に示した部分と同様の部分については同一の符号を付して説明を省略する。図６に示す例では、遅延部１２２の遅延量τ１が遅延部１２１の遅延量τ０より大きく、かつ遅延部４２１の遅延量τ２が遅延部１２１の遅延量τ０より小さくなるように（τ２＜τ０＜τ１）調整されている。これにより、駆動信号５１０、駆動信号２１０、駆動信号２２０、の順に合成部１４０へ入力される。このため、合成部１４０から出力される駆動信号２３０は、立ち上がり部分２３１および立ち下がり部分２３２が、抑制された後に強調された波形になる。
【００３３】
また、駆動回路１００は、分岐部１１０によって駆動信号を４つ以上に分岐し、分岐した各駆動信号に遅延差を与えて合成する構成としてもよい。この場合も、駆動回路１００は、複数の遅延部のうちの少なくともいずれかの遅延量が可変の構成とする。また、駆動回路１００は、分岐された各駆動信号のうちの一部の駆動信号を反転させる構成とする。
【００３４】
（光送信装置の構成例）
図７は、実施の形態にかかる光送信装置の構成例を示す図である。図７に示す光送信装置７００は、入力された駆動信号に基づく光信号を送信する。具体的には、光送信装置７００は、たとえば図１または図４に示した駆動回路１００と、発光素子７１０と、を備えている。光送信装置７００は、発光素子７１０へ駆動信号を入力することで発光素子７１０を直接変調し、光信号を出力する。
【００３５】
具体的には、駆動回路１００は、光送信装置７００へ入力された駆動信号を整形し、整形した駆動信号を発光素子７１０へ出力する。発光素子７１０は、たとえばＶＣＳＥＬ（Ｖｅｒｔｉｃａｌ Ｃａｖｉｔｙ Ｓｕｒｆａｃｅ Ｅｍｉｔｔｉｎｇ Ｌａｓｅｒ：直共振器面発光レーザ）などのＬＤである。発光素子７１０は、一端が駆動回路１００に接続され、他端が接地されている。発光素子７１０は、駆動回路１００から出力された駆動信号に基づく光信号を出力する。これにより、光送信装置７００は、入力された駆動信号に基づく光信号を送信することができる。
【００３６】
図８−１は、発光素子の特性例１を示す図である。図８−１において、横軸は時間［ｐｓ］を示し、縦軸は光の電力を示している。図８−１に示す光信号８１０は、図７に示した発光素子７１０に矩形波の駆動信号（プリエンファシスなし）が入力されたと仮定した場合に発光素子７１０から出力される光信号を波形で示している。図８−１に示す例では、発光素子７１０の帯域制限により、光信号８１０の立ち上がり部分８１１および立ち下がり部分８１２がなまっている。
【００３７】
図８−２は、発光素子の特性例１に対する駆動信号の整形例を示す図である。図８−２において、横軸は時間［ｐｓ］を示し、縦軸は電流を示している。発光素子７１０の特性が図８−１に示した特性である場合は、たとえば、駆動回路１００を図４に示した構成とし、駆動信号を図８−２に示す駆動信号８２０のように整形する。駆動信号８２０は、たとえば図５に示した駆動信号２３０と同様に、立ち上がり部分および立ち下がり部分が、強調された後に抑制されている。
【００３８】
強調部分８２１は、駆動信号８２０の立ち上がり部分における強調された部分を示している。抑制部分８２２は、駆動信号８２０の立ち上がり部分における抑制された部分を示している。駆動信号８２０の強調部分８２１によって、光信号８１０の立ち上がり部分８１１のなまりを補償して、発光素子７１０から出力される光信号の品質を向上させることができる。また、駆動信号８２０の抑制部分８２２によって、強調部分８２１に起因した光信号の突出を抑制し、光信号の品質をさらに向上させることができる。
【００３９】
強調部分８２３は、駆動信号８２０の立ち下がり部分における強調された部分を示している。抑制部分８２４は、駆動信号８２０の立ち下がり部分における抑制された部分を示している。駆動信号８２０の強調部分８２３によって、光信号８１０の立ち下がり部分８１２のなまりを補償して、発光素子７１０から出力される光信号の品質を向上させることができる。また、駆動信号８２０の抑制部分８２４によって、強調部分８２３に起因した光信号の突出を抑制し、光信号の品質をさらに向上させることができる。
【００４０】
図９−１は、発光素子の特性例２を示す図である。図９−１において、図８−１に示した部分と同様の部分については同一の符号を付して説明を省略する。図９−１に示す例では、発光素子７１０の緩和振動などの特性により、光信号８１０の立ち上がり部分８１１および立ち下がり部分８１２が突出している。
【００４１】
図９−２は、発光素子の特性例２に対する駆動信号の整形例を示す図である。図９−２において、図８−２に示した部分と同様の部分については同一の符号を付して説明を省略する。発光素子７１０の特性が図９−１に示した特性である場合は、たとえば、駆動回路１００を図４に示した構成とし、駆動信号を図９−２に示す駆動信号９２０のように整形する。駆動信号９２０は、たとえば図６に示した駆動信号２３０と同様に、立ち上がり部分および立ち下がり部分が、抑制された後に強調されている。
【００４２】
抑制部分９２１は、駆動信号９２０の立ち上がり部分における抑制された部分を示している。強調部分９２２は、駆動信号９２０の立ち上がり部分における強調された部分を示している。駆動信号９２０の抑制部分９２１によって、光信号８１０の立ち上がり部分８１１の突出を補償して、発光素子７１０から出力される光信号の品質を向上させることができる。また、駆動信号９２０の強調部分９２２によって、抑制部分９２１に起因した光信号のなまりを抑制し、光信号の品質をさらに向上させることができる。
【００４３】
抑制部分９２３は、駆動信号９２０の立ち下がり部分における抑制された部分を示している。強調部分９２４は、駆動信号９２０の立ち下がり部分における強調された部分を示している。駆動信号９２０の抑制部分９２３によって、光信号８１０の立ち下がり部分８１２の突出を補償して、発光素子７１０から出力される光信号の品質を向上させることができる。また、駆動信号９２０の強調部分９２４によって、抑制部分９２３に起因した光信号のなまりを抑制し、光信号の品質をさらに向上させることができる。
【００４４】
（可変遅延回路の構成例）
図１０は、可変遅延回路の構成例１を示す図である。図１０に示す可変遅延回路１０００は、たとえば図１，図４に示した遅延部１２２，４２１に適用することができる。ここでは駆動信号が差動信号であるとする。
【００４５】
可変遅延回路１０００は、入力端子１０１１，１０１２と、固定遅延部１０２１〜１０２３と、差動増幅回路１０３０，１０４０と、バッファ１０５０と、出力端子１０６１，１０６２と、を備えている。入力端子１０１１には駆動信号の正相信号が入力される。入力端子１０１２には駆動信号の逆相信号が入力される。
【００４６】
固定遅延部１０２１は、入力端子１０１１，１０１２から入力された駆動信号を固定の遅延量だけ遅延させ、遅延させた駆動信号を差動増幅回路１０３０へ出力する。固定遅延部１０２２は、入力端子１０１１，１０１２から入力された駆動信号を固定の遅延量だけ遅延させ、遅延させた駆動信号を固定遅延部１０２３へ出力する。固定遅延部１０２３は、固定遅延部１０２２から出力された駆動信号を固定の遅延量だけ遅延させ、遅延させた駆動信号を差動増幅回路１０４０へ出力する。
【００４７】
差動増幅回路１０３０は、ＬＴＰ（Ｌｏｎｇ−Ｔａｉｌｅｄ Ｐａｉｒ）型の差動増幅回路である。具体的には、差動増幅回路１０３０は、トランジスタ１０３１，１０３２と、抵抗１０３３，１０３４と、電流源１０３５と、を備えている。トランジスタ１０３１，１０３２のそれぞれは、たとえばＦＥＴである。
【００４８】
トランジスタ１０３１のゲートには、固定遅延部１０２１から出力された駆動信号の正相信号が印加される。トランジスタ１０３１のドレインは抵抗１０３３に接続されている。トランジスタ１０３１のソースは電流源１０３５に接続されている。トランジスタ１０３２のゲートには、固定遅延部１０２１から出力された駆動信号の逆相信号が印加される。トランジスタ１０３２のドレインは抵抗１０３４に接続されている。トランジスタ１０３２のソースは電流源１０３５に接続されている。
【００４９】
抵抗１０３３の一端はトランジスタ１０３１のドレインに接続され、他端は電源（不図示）に接続されている。トランジスタ１０３１と抵抗１０３３との間の部分は、差動増幅回路１０３０から正相信号が出力される出力部１０３６となる。抵抗１０３４の一端はトランジスタ１０３２のドレインに接続され、他端は電源（不図示）に接続されている。トランジスタ１０３２と抵抗１０３４との間の部分は、差動増幅回路１０３０から逆相信号が出力される出力部１０３７となる。電流源１０３５は、一端がトランジスタ１０３１およびトランジスタ１０３２に接続され、他端が接地されている。
【００５０】
差動増幅回路１０４０は、ＬＴＰ型の差動増幅回路である。具体的には、差動増幅回路１０４０は、トランジスタ１０４１，１０４２と、電流源１０４３と、を備えている。トランジスタ１０４１，１０４２のそれぞれは、たとえばＦＥＴである。
【００５１】
トランジスタ１０４１のゲートには、固定遅延部１０２３から出力された駆動信号の正相信号が印加される。トランジスタ１０４１のドレインは出力部１０３６に接続されている。トランジスタ１０４１のソースは電流源１０４３に接続されている。トランジスタ１０４２のゲートには、固定遅延部１０２３から出力された駆動信号の逆相信号が印加される。トランジスタ１０４２のドレインは出力部１０３７に接続されている。トランジスタ１０４２のソースは電流源１０４３に接続されている。
【００５２】
トランジスタ１０４１と出力部１０３６との間の部分は、差動増幅回路１０３０および差動増幅回路１０４０から出力された各正相信号が合成されてバッファ１０５０へ出力される出力部１０４４となる。トランジスタ１０４２と出力部１０３７との間の部分は、差動増幅回路１０３０および差動増幅回路１０４０から出力された各逆相信号が合成されてバッファ１０５０へ出力される出力部１０４５となる。電流源１０４３は、一端がトランジスタ１０４１およびトランジスタ１０４２に接続され、他端が接地されている。
【００５３】
出力部１０４４は、バッファ１０５０を介して出力端子１０６１に接続されている。出力端子１０６１は、正相信号を出力する。出力部１０４５は、バッファ１０５０を介して出力端子１０６２に接続されている。出力端子１０６２は、逆相信号を出力する。これにより、出力端子１０６１，１０６２によって正相信号および逆相信号を含む駆動信号を出力することができる。
【００５４】
以上の構成により、入力端子１０１１，１０１２から入力された駆動信号を分岐し、分岐した各駆動信号に遅延差を与えて合成し、出力端子１０６１，１０６２から出力することができる。そして、電流源１０３５，１０４３の各電流値の比率を調整することで、各駆動信号の合成比率を変化させることができる。これにより、出力端子１０６１，１０６２から出力される駆動信号の遅延量を変化させることができる。なお、駆動信号がシングルエンド信号である場合であっても、可変遅延回路１０００を片側駆動することによって駆動信号を可変の遅延量だけ遅延させることができる。
【００５５】
図１１−１および図１１−２は、可変遅延回路の構成例１を用いたシミュレーションの一例を示す図である。図１１−１に示すように、図１０に示した可変遅延回路１０００を２段と、バッファ１１１１と、を備えた可変遅延部１１１０によって遅延させた信号のシミュレーション結果を図１１−２のアイパターン１１２０に示す。
【００５６】
図１２は、可変遅延回路の構成例２を示す図である。図１２に示す可変遅延回路１２００は、たとえば図１，図４に示した遅延部１２２，４２１に適用することができる。ここでは、駆動信号が差動信号であるとする。可変遅延回路１２００は、入力端子１２１１，１２１２と、差動増幅回路１２２０，１２３０と、バッファ１２４０と、出力端子１２５１，１２５２と、を備えている。入力端子１２１１には、駆動信号の正相信号が入力される。入力端子１２１２には、駆動信号の逆相信号が入力される。
【００５７】
差動増幅回路１２２０は、駆動信号を可変増幅する第一増幅回路である。具体的には、差動増幅回路１２２０は、ＬＴＰ型の差動増幅回路である。差動増幅回路１２２０は、トランジスタ１２２１，１２２２と、抵抗１２２３，１２２４と、電流源１２２５と、を備えている。トランジスタ１２２１，１２２２のそれぞれはたとえばＦＥＴである。
【００５８】
トランジスタ１２２１のゲートは入力端子１２１１に接続されている。トランジスタ１２２１のドレインは抵抗１２２３に接続されている。トランジスタ１２２１のソースは電流源１２２５に接続されている。トランジスタ１２２２のゲートは入力端子１２１２に接続されている。トランジスタ１２２２のドレインは抵抗１２２４に接続されている。トランジスタ１２２２のソースは電流源１２２５に接続されている。
【００５９】
抵抗１２２３の一端はトランジスタ１２２１のドレインに接続され、他端は電源（不図示）に接続されている。トランジスタ１２２１と抵抗１２２３との間の部分は、差動増幅回路１２２０から正相信号が出力される出力部１２２６となる。抵抗１２２４の一端はトランジスタ１２２２のドレインに接続され、他端は電源（不図示）に接続されている。トランジスタ１２２２と抵抗１２２４との間の部分は、差動増幅回路１２２０から逆相信号が出力される出力部１２２７となる。電流源１２２５は、一端がトランジスタ１２２１およびトランジスタ１２２２に接続され、他端が接地されている。
【００６０】
差動増幅回路１２３０は、差動増幅回路１２２０から出力された駆動信号を可変増幅して差動増幅回路１２２０へフィードバックする第二増幅回路である。具体的には、差動増幅回路１２３０は、差動増幅回路１２２０の構成の一部（たとえば抵抗１２２３，１２２４や電源）を利用したＬＴＰ型の差動増幅回路である。差動増幅回路１２３０は、トランジスタ１２３１，１２３２と、電流源１２３３と、を備えている。トランジスタ１２３１，１２３２のそれぞれはたとえばＦＥＴである。
【００６１】
トランジスタ１２３１のドレインは出力部１２２６に接続されている。トランジスタ１２３１と出力部１２２６との間の部分は、差動増幅回路１２２０，１２３０から出力された各正相信号がバッファ１２４０へ出力される出力部１２３４となる。トランジスタ１２３２のドレインは出力部１２２７に接続されている。トランジスタ１２３２と出力部１２２７との間の部分は、差動増幅回路１２２０，１２３０から出力された各逆相信号がバッファ１２４０へ出力される出力部１２３５となる。
【００６２】
トランジスタ１２３１のゲートは出力部１２３５に接続されている。トランジスタ１２３１のソースは電流源１２３３に接続されている。トランジスタ１２３２のゲートは出力部１２３４に接続されている。トランジスタ１２３２のソースは電流源１２３３に接続されている。これにより、差動増幅回路１２３０の出力部１２３４から出力される正相信号は、トランジスタ１２２１にフィードバックされる。また、差動増幅回路１２３０の出力部１２３５から出力される逆相信号は、トランジスタ１２２２にフィードバックされる。
【００６３】
出力部１２３４は、バッファ１２４０を介して出力端子１２５１に接続されている。出力端子１２５１は、正相信号を出力する。出力部１２３５は、バッファ１２４０を介して出力端子１２５２に接続されている。出力端子１２５２は、逆相信号を出力する。これにより、出力端子１２５１，１２５２によって正相信号および逆相信号を含む駆動信号を出力することができる。
【００６４】
このように、差動増幅回路１２３０は、差動増幅回路１２２０から出力された駆動信号を可変増幅し、正相信号と逆相信号とを入れ替えて差動増幅回路１２２０へフィードバックする。これにより、差動増幅回路１２２０と差動増幅回路１２３０との間で駆動信号をループさせ、遅延量が連続的に変化する各駆動信号を重ね合わせて出力端子１２５１，１２５２から出力することができる。このため、可変遅延回路１２００へ入力された駆動信号を遅延させて出力することができる。
【００６５】
また、電流源１２２５，１２３３の各電流値を調整することで、差動増幅回路１２２０によって遅延した駆動信号と、差動増幅回路１２３０によってフィードバックされる駆動信号と、の比率が変化する。これにより、出力端子１２５１，１２５２から出力される駆動信号の遅延量を変化させることができる。なお、駆動信号がシングルエンド信号である場合であっても、可変遅延回路１２００を片側駆動することによって駆動信号を可変の遅延量だけ遅延させることができる。
【００６６】
図１３−１および図１３−２は、可変遅延回路の構成例２を用いたシミュレーションの一例を示す図である。図１３−１に示すように、図１２に示した可変遅延回路１２００を４段と、バッファ１３１１と、を備えた可変遅延部１３１０によって遅延させた信号のシミュレーション結果を図１３−２のアイパターン１３２０に示す。なお、ここでは、図１１−１に示した可変遅延部１１１０と同等の遅延量を信号に与えるように、可変遅延部１３１０において可変遅延回路１２００を４段設ける構成としている。
【００６７】
図１３−２のアイパターン１３２０に示すように、図１２に示した可変遅延回路１２００によれば、図１０に示した可変遅延回路１０００に比べて、遅延させた信号のジッタを抑えることができる。したがって、図１２に示した可変遅延回路１２００によれば、図１０に示した可変遅延回路１０００に比べて、段数を増やしても信号の劣化を抑えることができるため、遅延量の可変幅が大きな可変遅延部を実現することができる。
【００６８】
たとえば、図１，図４に示した遅延部１２２，４２１を、複数段の可変遅延回路１２００によって実現することで、並列に接続された遅延部１２２，４２１であっても遅延量の可変幅を大きくすることができる。これにより、駆動信号をより柔軟に整形し、駆動対象の応答特性を補償することが可能になる。
【００６９】
また、図１２に示した可変遅延回路１２００は、図１０に示した可変遅延回路１０００のように、固定遅延部１０２１〜１０２３を設けなくても実現することができる。このため、図１２に示した可変遅延回路１２００は、図１０に示した可変遅延回路１０００に比べて回路規模を縮小することができる。
【００７０】
図１４は、構成例２にかかる可変遅延回路の変形例を示す図である。図１４において、図１２に示した構成と同様の構成については同一の符号を付して説明を省略する。図１４に示す可変遅延回路１２００は、図１２に示した可変遅延回路１２００を、ＢＪＴ（Ｂｉｐｏｌａｒ Ｊｕｎｃｔｉｏｎ Ｔｒａｎｓｉｓｔｏｒ）により実現した可変遅延回路である。図１４に示すように、可変遅延回路１２００は、入力端子１２１１，１２１２と、差動増幅回路１２２０，１２３０と、トランジスタ１４３１，１４３２と、電流源１４４１，１４４２と、バッファ１２４０と、出力端子１２５１，１２５２と、を備えている。
【００７１】
差動増幅回路１２２０は、図１２に示したトランジスタ１２２１，１２２２に代えてそれぞれトランジスタ１４１１，１４１２を備えている。トランジスタ１４１１，１４１２のそれぞれはＢＪＴである。
【００７２】
トランジスタ１４１１のベースは入力端子１２１１に接続されている。トランジスタ１４１１のコレクタは抵抗１２２３に接続されている。トランジスタ１４１１のエミッタは電流源１２２５に接続されている。トランジスタ１４１２のベースは入力端子１２１２に接続されている。トランジスタ１４１２のコレクタは抵抗１２２４に接続されている。トランジスタ１４１２のエミッタは電流源１２２５に接続されている。
【００７３】
抵抗１２２３の一端はトランジスタ１４１１のコレクタに接続され、他端は電源（不図示）に接続されている。トランジスタ１４１１と抵抗１２２３との間の部分は、差動増幅回路１２２０から正相信号が出力される出力部１２２６となる。抵抗１２２４の一端はトランジスタ１４１２のコレクタに接続され、他端は電源（不図示）に接続されている。トランジスタ１４１２と抵抗１２２４との間の部分は、差動増幅回路１２２０から逆相信号が出力される出力部１２２７となる。電流源１２２５は、一端がトランジスタ１４１１およびトランジスタ１４１２に接続され、他端が接地されている。
【００７４】
トランジスタ１４３１のベースは出力部１２２６に接続されている。トランジスタ１４３１のコレクタは電源（不図示）に接続されている。トランジスタ１４３１のエミッタは、電流源１４４１およびバッファ１２４０に接続されている。トランジスタ１４３２のベースは出力部１２２７に接続されている。トランジスタ１４３２のコレクタは電源（不図示）に接続されている。トランジスタ１４３２のエミッタは、電流源１４４２およびバッファ１２４０に接続されている。
【００７５】
トランジスタ１４３１と電流源１４４１との間の部分は、差動増幅回路１２２０，１２３０から出力された各正相信号が合成されてバッファ１２４０へ出力される出力部１２３４となる。トランジスタ１４３２と電流源１４４２との間の部分は、差動増幅回路１２２０，１２３０から出力された各逆相信号が合成されてバッファ１２４０へ出力される出力部１２３５となる。
【００７６】
差動増幅回路１２３０は、図１２に示したトランジスタ１２３１，１２３２に代えてトランジスタ１４２１，１４２２を備えている。トランジスタ１４２１，１４２２のそれぞれはＢＪＴである。トランジスタ１４２１のコレクタはトランジスタ１４３１のベースに接続されている。トランジスタ１４２１のベースは出力部１２３４に接続されている。トランジスタ１４２１のエミッタは電流源１２３３に接続されている。トランジスタ１４２２のコレクタはトランジスタ１４３２のベースに接続されている。トランジスタ１４２２のベースは出力部１２３５に接続されている。トランジスタ１４２２のエミッタは電流源１２３３に接続されている。
【００７７】
このように、差動増幅回路１２３０の出力部１２３４から出力される正相信号は、差動増幅回路１２３０の正相信号の入力としてトランジスタ１４２１にフィードバックされる。また、差動増幅回路１２３０の出力部１２３５から出力される逆相信号は、差動増幅回路１２３０の逆相信号の入力としてトランジスタ１４２２にフィードバックされる。
【００７８】
以上の構成においても、図１２に示した可変遅延回路１２００と同様に、遅延させた信号のジッタを抑えることができる。このため、段数を増やしても信号の劣化を抑えることができるため、遅延量の可変幅が大きな可変遅延部を実現することができる。また、図１０に示した可変遅延回路１０００に比べて回路規模を縮小することができる。
【００７９】
（駆動回路の変形例）
図１５は、駆動回路の変形例を示す図である。図１５において、図１に示した構成と同様の構成については同一の符号を付して説明を省略する。図１５に示す増幅器１３２は、遅延部１２２から出力された駆動信号を非反転増幅する非反転増幅器（＋）である。また、図１５に示す増幅器１３２は、図１に示した構成に加えて反転部１５１０を備えている。反転部１５１０は、遅延部１２２から増幅器１３２へ出力される駆動信号を反転させる。これにより、遅延部１２２が非反転増幅器であっても、増幅器１３２から合成部１４０へ入力される駆動信号を、反転した駆動信号とすることができる。
【００８０】
なお、ここでは反転部１５１０を増幅器１３２の前段に設ける構成について説明したが、反転部１５１０を増幅器１３２の後段に設ける構成としてもよい。また、反転部１５１０を分岐部１１０と遅延部１２２との間に設ける構成としてもよい。また、反転部１５１０を増幅器１３１の前段または後段に設ける構成としてもよい。また、反転部１５１０を分岐部１１０と遅延部１２１との間に設ける構成としてもよい。
【００８１】
また、図１５に示す駆動回路１００において、増幅器１３１および増幅器１３２をともに反転増幅器（−）とする構成としてもよい。この場合は、反転部１５１０によって反転した駆動信号が、増幅器１３２において再度反転し、非反転となる。このため、合成部１４０に対して、増幅器１３１からは反転の駆動信号が入力され、増幅器１３２からは非反転の駆動信号が入力される。
【００８２】
このように、分岐された各駆動信号のうちの一部の駆動信号を反転させる反転部１５１０を設ける。これにより、合成部１４０へ入力される各駆動信号において、反転および非反転の駆動信号を混在させることができる。このため、各駆動信号の順序を入れ替えることによって駆動信号を柔軟に整形することができる。
【００８３】
また、図１および図２に示したように、分岐された各駆動信号のうちの一部の駆動信号を反転させる反転部は、増幅器１３２などを非反転増幅器とすることによって実現してもよいし、反転部１５１０を設けることによって実現してもよい。ここでは図１に示した駆動回路１００について説明したが、図４に示した駆動回路１００についても同様である。
【００８４】
（駆動信号の調整）
つぎに、駆動回路１００における遅延量の調整について説明する。駆動回路１００における遅延量τ０，τ１，τ２などは、駆動回路１００の調整者（たとえばユーザ）の操作によって変化するようにする。たとえば、調整者は、発光素子７１０から出力される光信号を測定する測定器を光送信装置７００に接続し、光信号の波形やアイパターンを測定する。そして、調整者は、測定した波形やアイパターンが所望の形状になるように、駆動回路１００における遅延量τ０，τ１，τ２や、増幅器１３１，１３２，４３１の利得などを調整する。これにより、光信号の伝送特性を向上させることができる。
【００８５】
以上説明したように、駆動回路および光送信装置によれば、駆動対象の応答特性を柔軟に補償することができる。
【００８６】
上述した実施の形態に関し、さらに以下の付記を開示する。
【００８７】
（付記１）駆動信号を分岐する分岐部と、
遅延量が可変の可変遅延部を含み、前記分岐部によって分岐された各駆動信号をそれぞれ遅延させるように並列に設けられた複数の遅延部と、
前記各駆動信号のうちの一部の駆動信号を反転させる反転部と、
前記遅延部および前記反転部の後段に設けられ前記各駆動信号を合成する合成部と、
を備えることを特徴とする駆動回路。
【００８８】
（付記２）前記反転部は、前記一部の駆動信号を反転増幅する反転増幅器であることを特徴とする付記１に記載の駆動回路。
【００８９】
（付記３）前記可変遅延部は、前記駆動信号を可変増幅する第一増幅回路と、前記第一増幅回路から出力された駆動信号を可変増幅して前記第一増幅回路へフィードバックする第二増幅回路と、を備えることを特徴とする付記１または２に記載の駆動回路。
【００９０】
（付記４）前記可変遅延部は、前記合成部へ入力される各駆動信号の順序を入れ替え可能な遅延量の可変幅を有することを特徴とする付記１〜３のいずれか一つに記載の駆動回路。
【００９１】
（付記５）前記可変遅延部は、調整者による操作によって前記遅延量を変化させることを特徴とする付記１〜４のいずれか一つに記載の駆動回路。
【００９２】
（付記６）前記分岐部は、前記駆動信号を３つ以上に分岐することを特徴とする付記１〜５のいずれか一つに記載の駆動回路。
【００９３】
（付記７）駆動信号を分岐する分岐部と、
遅延量が可変の可変遅延部を含み、前記分岐部によって分岐された各駆動信号をそれぞれ遅延させるように並列に設けられた複数の遅延部と、
前記各駆動信号のうちの一部の駆動信号を反転させる反転部と、
前記遅延部および前記反転部の後段に設けられ前記各駆動信号を合成する合成部と、
前記合成部によって合成された信号に基づく光信号を出力する発光素子と、
を備えることを特徴とする光送信装置。
【符号の説明】
【００９４】
１１０ 分岐部
１２１，１２２，４２１ 遅延部
１３１，１３２，４３１ 増幅器
１４０ 合成部
２１０，２２０，２３０，５１０，８２０，９２０ 駆動信号
２３１，８１１ 立ち上がり部分
２３２，８１２ 立ち下がり部分
７１０ 発光素子
８１０ 光信号
８２１，８２３，９２２，９２４ 強調部分
８２２，８２４，９２１，９２３ 抑制部分
１０００，１２００ 可変遅延回路
１０１１，１０１２，１２１１，１２１２ 入力端子
１０２１〜１０２３ 固定遅延部
１０３０，１０４０，１２２０，１２３０ 差動増幅回路
１０３１，１０３２，１０４１，１０４２，１２２１，１２２２，１２３１，１２３２，１４１１，１４１２，１４２１，１４２２，１４３１，１４３２ トランジスタ
１０３３，１０３４，１２２３，１２２４ 抵抗
１０３５，１０４３，１２２５，１２３３，１４４１，１４４２ 電流源
１０３６，１０３７，１０４４，１０４５，１２２６，１２２７，１２３４，１２３５ 出力部
１０５０，１１１１，１２４０，１３１１ バッファ
１０６１，１０６２，１２５１，１２５２ 出力端子
１１１０，１３１０ 可変遅延部
１１２０，１３２０ アイパターン
ｔ１ タイミング
【特許請求の範囲】
【請求項１】
駆動信号を分岐する分岐部と、
遅延量が可変の可変遅延部を含み、前記分岐部によって分岐された各駆動信号をそれぞれ遅延させるように並列に設けられた複数の遅延部と、
前記各駆動信号のうちの一部の駆動信号を反転させる反転部と、
前記遅延部および前記反転部の後段に設けられ前記各駆動信号を合成する合成部と、
を備えることを特徴とする駆動回路。
【請求項２】
前記反転部は、前記一部の駆動信号を反転増幅する反転増幅器であることを特徴とする請求項１に記載の駆動回路。
【請求項３】
前記可変遅延部は、前記駆動信号を可変増幅する第一増幅回路と、前記第一増幅回路から出力された駆動信号を可変増幅して前記第一増幅回路へフィードバックする第二増幅回路と、を備えることを特徴とする請求項１または２に記載の駆動回路。
【請求項４】
前記可変遅延部は、前記合成部へ入力される各駆動信号の順序を入れ替え可能な遅延量の可変幅を有することを特徴とする請求項１〜３のいずれか一つに記載の駆動回路。
【請求項５】
前記可変遅延部は、調整者による操作によって前記遅延量を変化させることを特徴とする請求項１〜４のいずれか一つに記載の駆動回路。
【請求項６】
前記分岐部は、前記駆動信号を３つ以上に分岐することを特徴とする請求項１〜５のいずれか一つに記載の駆動回路。
【請求項７】
駆動信号を分岐する分岐部と、
遅延量が可変の可変遅延部を含み、前記分岐部によって分岐された各駆動信号をそれぞれ遅延させるように並列に設けられた複数の遅延部と、
前記各駆動信号のうちの一部の駆動信号を反転させる反転部と、
前記遅延部および前記反転部の後段に設けられ前記各駆動信号を合成する合成部と、
前記合成部によって合成された信号に基づく光信号を出力する発光素子と、
を備えることを特徴とする光送信装置。
【請求項１】
駆動信号を分岐する分岐部と、
遅延量が可変の可変遅延部を含み、前記分岐部によって分岐された各駆動信号をそれぞれ遅延させるように並列に設けられた複数の遅延部と、
前記各駆動信号のうちの一部の駆動信号を反転させる反転部と、
前記遅延部および前記反転部の後段に設けられ前記各駆動信号を合成する合成部と、
を備えることを特徴とする駆動回路。
【請求項２】
前記反転部は、前記一部の駆動信号を反転増幅する反転増幅器であることを特徴とする請求項１に記載の駆動回路。
【請求項３】
前記可変遅延部は、前記駆動信号を可変増幅する第一増幅回路と、前記第一増幅回路から出力された駆動信号を可変増幅して前記第一増幅回路へフィードバックする第二増幅回路と、を備えることを特徴とする請求項１または２に記載の駆動回路。
【請求項４】
前記可変遅延部は、前記合成部へ入力される各駆動信号の順序を入れ替え可能な遅延量の可変幅を有することを特徴とする請求項１〜３のいずれか一つに記載の駆動回路。
【請求項５】
前記可変遅延部は、調整者による操作によって前記遅延量を変化させることを特徴とする請求項１〜４のいずれか一つに記載の駆動回路。
【請求項６】
前記分岐部は、前記駆動信号を３つ以上に分岐することを特徴とする請求項１〜５のいずれか一つに記載の駆動回路。
【請求項７】
駆動信号を分岐する分岐部と、
遅延量が可変の可変遅延部を含み、前記分岐部によって分岐された各駆動信号をそれぞれ遅延させるように並列に設けられた複数の遅延部と、
前記各駆動信号のうちの一部の駆動信号を反転させる反転部と、
前記遅延部および前記反転部の後段に設けられ前記各駆動信号を合成する合成部と、
前記合成部によって合成された信号に基づく光信号を出力する発光素子と、
を備えることを特徴とする光送信装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８−１】
【図８−２】
【図９−１】
【図９−２】
【図１０】
【図１１−１】
【図１１−２】
【図１２】
【図１３−１】
【図１３−２】
【図１４】
【図１５】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８−１】
【図８−２】
【図９−１】
【図９−２】
【図１０】
【図１１−１】
【図１１−２】
【図１２】
【図１３−１】
【図１３−２】
【図１４】
【図１５】
【公開番号】特開２０１２−４４３９６（Ｐ２０１２−４４３９６Ａ）
【公開日】平成２４年３月１日（２０１２．３．１）
【国際特許分類】
【出願番号】特願２０１０−１８３０３９（Ｐ２０１０−１８３０３９）
【出願日】平成２２年８月１８日（２０１０．８．１８）
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
【公開日】平成２４年３月１日（２０１２．３．１）
【国際特許分類】
【出願日】平成２２年８月１８日（２０１０．８．１８）
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
[ Back to top ]