高ダイナミックレンジ感度センサ素子またはアレイのためのシステムおよび方法
位相領域積分技術を用いて高強度および低強度の画像を正確に撮像する高ダイナミックレンジ感度センサ素子またはアレイが提供される。本発明のセンサ素子は、先行技術の固体ピクセル構造が呈するダイナミックレンジ特性によって限定されないので、全電磁放射スペクトルを捕捉して高品質の出力画像を提供することができる。
【発明の詳細な説明】
【技術分野】
【0001】
発明の分野
この発明は電子画像化の分野に一般的に関し、より特定的には、測光を用いた改良された撮像および記録のための方法および装置に関する。
【背景技術】
【0002】
発明の背景
写真は、光の作用によって画像を作り出すプロセスである。光とは、人間の目に見える周波数範囲の電磁放射について一般的に用いられる用語である。被写体から反射または発せられた光のパターンは、時間設定された露光を通して画像センサによって記録される。画像センサは、写真フィルムなどの化学的性質のもの、またはデジタルスチルおよびビデオカメラが用いるCCDおよびCMOS画像センサなどの固体の性質のものであり得る。
【0003】
デジタルカメラは、光を焦点合せしてシーンの画像を作成する一連のレンズを有する。しかし、デジタルカメラは、従来のカメラのようにこの光を1枚のフィルムに焦点合せする代わりに、光の電磁放射を電荷に変換する画像センサに光を焦点合せする。画像センサは画素または「ピクセル」と称される。電荷は、画像センサが感知する電磁放射の相対的な強度を示し、一般的に光強度値をピクセルと関連付けるのに用いられる。
【0004】
図1は、デジタル画像処理システム10に含まれ得る典型的なコンポーネントブロックを図示する。システム10は、信号源100と、積分器110、アナログ−デジタル変換器(ADC)120およびDSP130からなる信号処理チェーンとを含む。信号源100はたとえば、それに当たる光などの電磁放射に応答して電気的応答を生成する光強度センサなどのセンサであり得る。
【0005】
積分器110の出力であるVOUTはADC120に入力される。ADC120はアナログ−デジタル変換機能を果たす。アナログ−デジタル変換機能は当該技術分野で周知である。ADC120入力に存在するアナログ信号VOUTは、ある離散レベルの集合のうち1つをとり得る信号VDに変換される。
【0006】
信号の品質は信号VINを積分する積分器110によって改善される。図2は、信号改善の性質を図示する。波形200は、信号源100が生成する一定値の信号と、一定値の信号を乱す付加的なノイズとの組合せである。波形210は、入力信号波形200に応答して生成される積分器出力である。付加的なノイズによって引起される信号の変動は波形210では減少することが容易にわかる。
【0007】
信号源100は、一般的には露光時間と称される特定の持続時間の間だけセンサが光に晒されるデジタルカメラ適用例などの、時間設定された適用例で用いられる光強度センサであり得る。次に積分器110は、露光時間の間に受けるすべての光子によって生じるセンサ100の応答を、たとえば露光時間の終わりに、読出すべき電圧などの1つの値に積分するという機能も果たす。
【0008】
図3は、典型的な画像センサ回路を図示する。信号源1000はたとえばフォトダイオードと言える光センサである。キャパシタ1040は単純な積分器である。積分器への入力は信号源1000の出力である。キャパシタ1040は、積分プロセスの開始前に、閉じた位置にあるスイッチ1050によってリセットされる。積分プロセスの始めにスイッ
チ1050が開き、キャパシタ1040両端の電圧が信号源1000から発する入力信号に応答して変化し始める。積分プロセスの終わりに、スイッチ1030が閉じて、積分器出力1060であるVOUTがサンプリングされる。図3は例示的な図である。同一機能を有する他の同様の積分器の実現例が当業者には周知である。
【0009】
積分器出力1060であるVOUTは、一般的に、利用可能な電源電圧が課す上限を超えることができない。電源電圧は厳しい電力消費要件のために現状技術の機器では低減している。積分器出力1060は電源電圧を超えることができず、積分器出力信号が電源電圧レベルに達した後にも増大し続けると飽和してしまう。図4Aに飽和状態が図示される。飽和は、出力電圧が利用可能な電源電圧に達して入力信号に応答してそれ以上増大できなくなると起こる。信号の飽和はシステム性能の劣化を引起す。図4Aから図4Cは、感光素子構造、およびより特定的には積分器構造のダイナミックレンジ限界による、光センサ100および積分器110からなるピクセル構造の出力での潜在的な歪みを図示する。
【0010】
図4Aの区間(a)は、異なるレベルの一定の入力信号に応答した積分器110出力の線形の増加を図示する。画像センサ構造は、区間(a)の線形出力を生じさせる入力光強度の範囲については十分に働く。画像センサ構造は、区間(b)の飽和した出力を生じさせる入力光強度の範囲については十分に働かない。
【0011】
積分器出力応答は、ダイナミックレンジが限られていることを示す。図4Aに図示されるように、画像センサは暗い部分の細部を十分に描画する(render)が、明るい部分の細部を描画しない。図4Bおよび図4Cに図示されるように応答をシフトさせることが可能である。図4Bおよび図4Cでは、画像センサのダイナミックレンジは同じままであるが、応答特性がシフトしている。図4Bの応答特性は暗い部分および明るい部分の細部を失ってしまっているが、良好な中間範囲の応答を保持している。図4Cの応答特性は、良好な明るい部分の細部を維持するために、暗い部分の細部および部分的な中間部分の細部を失ってしまっている。
【0012】
図5Aは、図4Aなどの複数のピクセルが飽和まで駆動された、露出過度で撮像されたピクセル強度のヒストグラムを図示する。図5Aに見られるように、最大ピクセル構造出力値は「255」であり、用いられる単位は、ピクセル出力電圧に対応するADC120出力コードである。光の強度により、多くの光センサ100が値を出力したが、この値は、露光期間の間に露光が進むにつれて積分器110を飽和させた。積分器110出力の最大(飽和)値のために、ADCは、8ビットADCの最大出力コードである出力コード「255」を生成した。撮像は、高強度光入力を受けるピクセルが十分に高い出力レベルを達成できないために、最適な品質よりも低くなってしまう。積分器110のゲインがより低ければ、高強度光入力を受ける光画像センサの出力は、255より低い出力をレジスタに入れて、ハイエンドの歪みを回避したであろう。
【0013】
図5Bは、複数のピクセルが最小限の出力値を達成するのに十分な程度の光に晒されなかった、露光不足で撮像されたピクセル強度のヒストグラムを図示する。図5Bに見られるように、最小ピクセル構造出力値は「0」であり、用いられる単位はピクセル出力電圧に対応するADC120出力コードである。光強度により、多くの光センサ100が値を出力したが、この値は、露光期間の間に露光が進むにつれて最小限のADC出力コードを生じさせるのに十分に高い値を積分器110に出力させることができなかった。
【0014】
撮像は、低強度の光入力を受けるピクセルが十分に高い出力レベルを達成できないために、最適な品質よりも低くなってしまう。図5Bのヒストグラムに図示される歪みは、図4Cの個々のピクセル歪みに対応する。積分器110のゲインがより高ければ、低強度の光入力を受ける光画像センサの出力は0よりも大きい出力をレジスタに入れて、ローエン
ドの歪みを回避したであろう。
【0015】
図6はダブルスロープ(double slope)技術を用いて構築されたピクセル構造の応答曲線を図示する。図6に図示されるダイナミックレンジの非線形の延長部は飽和効果を回避するが、しかしながら、センサに当たる電磁エネルギの強度とセンサの出力との間の非線形の関係により、光強度のレベルが高い場合に、撮像される画像の分解能が低くなってしまう。
【0016】
条件付スロープ切換と対数応答ピクセル構造とを組合せる複数露光などの他の方策が公開されている。条件付スロープ切換と対数応答ピクセル構造とを組合せる複数露光は性能が劣るため、高性能画像取得という課題には不適当である。
【0017】
積分器飽和はピクセル構造のダイナミックレンジ性能における制約因子である。積分器飽和の問題の解決策が公開されている。公開されている解決策が共通に有する1つの特徴は、積分器出力をモニタして飽和状態の始まりを検出することであり、そのとき積分器が放電し、その事象が記録される。この種の解決策は、アナログ構成要素および非標準的アナログ実現例の精度要件のために、集積回路(IC)で効率的に実現するのは困難である。積分器出力が飽和し始める、電源電圧近くのノイズの多い環境で動作する高精度のコンパレータの実現は、望まれない動作特徴である、過剰な電力を消費する困難な取組みである。
【0018】
アナログIC設計は実現が困難でありかつ時間がかかる。サイズ、電力消費および性能について完全にデバッグされ、最適化された標準的な構築ブロックを用いることが有利である。公開された種類の解決策はこの要件を満たしていない。
【発明の開示】
【課題を解決するための手段】
【0019】
発明の概要
この発明の1つの局面に従うと、ピクセル構造から高ダイナミックレンジ読出信号を得るための方法は、応答に関連する位相情報を用いて、入射する電磁放射に対する感光素子の応答の積分値を生成するステップを含む。
【0020】
この発明のさらなる局面に従うと、ピクセル構造は、電磁放射に応答して信号を生成するための感光素子と、位相情報を用いて、感光素子に結合される、露出期間にわたる電磁放射に対する感光素子の応答を積分するための位相積分器とを含む。
【0021】
このような構成により、センサに当たる電磁エネルギの強度に関わらず、撮像すべき画像の忠実な再生を行なうことができる固体ピクセルが提供される。
【0022】
この発明のこれらおよびその他の利点は以下の図面に関して説明されるであろう。
【発明を実施するための最良の形態】
【0023】
詳細な説明
この発明の1つの局面に従うと、位相領域積分技術を用いて高強度および低強度画像を正確に撮像する高ダイナミックレンジ対応センサ素子またはアレイが提供される。この発明のセンサ素子は先行技術の固体ピクセル構造が呈するダイナミックレンジ特性によって限定されないので、電磁放射の全範囲を捕捉して高品質の出力画像を提供することができる。
【0024】
図7Aは本発明の技術を用いて構築されたセンサ素子の応答を図示する。センサ素子の
拡張されたダイナミックレンジは、電磁放射強度の全範囲にわたってピクセル応答を有し、衝突する放射に対する応答を可能にするのに十分である。その結果、センサ素子は、撮像すべき画像の明るい部分の飽和の影響を回避しつつ、最も暗い部分の十分な電荷を捕捉することができる。純粋な効果としては、センサに当たる電磁エネルギの相対強度に関わらず、撮像すべき画像を忠実に再生できることである。
【0025】
図7Bは、すべてのピクセル出力が0から255までの8ビットADCのダイナミックレンジ内に入る、適正に露光された撮像のピクセル強度のヒストグラムを図示する。
【0026】
本発明のセンサ素子は、周波数発振回路に基づく新規の積分器の実現を含む。周波数発振器回路は、標準的なICコンポーネントブロックであり、先行技術の固体デバイスの欠点を有していない。また、本明細書中に開示される新規のセンサ素子は、利用可能な電源電圧をはるかに超える出力信号値に対応することができ、非常に高い精度および非常に高いダイナミックレンジを有する高精度の積分器を用いる。
【0027】
高性能の画像取得のためには、単一のセンサ読出ステップを用いて高分解能かつ高ダイナミックレンジの画像取得が可能な画像センサを有することが望ましい。図8は、本発明の例示的なピクセル構造を図示する。図8のピクセル構造は、図3の従来の信号取得構造を用いるが、時間領域積分器110を新規の位相領域積分器210で置換えている。図9は本発明の位相領域積分器をより詳細に示す。
【0028】
本発明では、信号源100(図8)の出力は図9の位相領域積分器の入力800に接続されている。積分期間が終わると、入力信号の積分が位相領域積分器出力840で位相の形態で読出される。
【0029】
画像センサアセンブリおよび特定的には積分器部分は2つの基準を満たす。すなわち、a)感光素子からの弱い入力信号に応答して大きな出力を発生する、およびb)感光素子からの入力信号が大きい場合の飽和を回避する。これらの2つの基準は従来の固体画像センサ構造では相互に相容れない。しかしながら、本発明は、図9のものなどの位相領域積分器を用いて2つの基準を満たし得ることが分かる。
【0030】
位相領域積分器の動作は、積分、位相および周波数、ならびにそれらの相互関係の概念を考察することによって最も十分に理解することができる。積分関数または積分は、当該技術分野で周知の数学的関数である。簡単に述べると、積分は、面積または面積の一般化として解釈可能な数学的対象である。信号が曲線としてプロットされる場合、信号の積分は曲線の中の面積である。積分器は、その入力に存在する信号を積分し、その出力で入力信号の積分結果を生成するデバイスである。
【0031】
位相と周波数とは微分関係を有する。持続時間ΔTの間に発振器出力Voutで変化する全位相は、数学的には以下のように与えられる。
【0032】
Δθ=∫finstdt=∫(fnom+fgain・Sin)dt
式中、積分範囲は持続時間ΔTを超える。
【0033】
積分項を以下のように分解する。
Δθ=∫(fnom+fgain・Sin)dt=∫fnomdt+∫fgain・Sindt
=K+fgain・∫Sindt
式中、項Kは一定値fnomとΔT(積分時間)との関数であり、したがって周知である。
【0034】
fnom=0である特別な場合、K=0であり、かつ
Δθ=fgain・∫Sindt
である。
【0035】
第2項は一定値乗数fgainおよび入力信号Sinの積分である項∫Sindtからなる。項fgain・∫Sindtは、期間ΔTの終わりのΔθの値からKの値を減算することによって容易に得ることができる。
【0036】
fgain・∫Sindt=Δθ−K かつ ∫Sindt=(Δθ−K)/fgain
fnom=0である特別な場合はK=0であり、∫Sindt=Δθ/fgainである。
【0037】
以上の関係は、VCO制御入力信号Sinと、期間ΔTの間のVCOまたは発振器出力で変化する位相Δθとの間の微分関係を確立する。図10Aおよび図10Bは、この等価であることをグラフで図示する。図10Aは、時間の関数としての、VCO出力の変化する位相をプロットする。図10Bは、入力制御信号SINの時間に対する積分をプロットする。
【0038】
図11Aは、図11Bに図示される入力信号SINに応答して生成される電圧制御発振器出力波形を図示する。SINは、2つの一定値の区間からなり、図11Bで720の符号を付された第1の区間は、図11Bで730の符号を付された第2の区間よりも値が小さい。
【0039】
図10Bに戻って、積分器出力区間620は、低いほうの値のSIN区間720が積分器に入力された際のSINの時間の関数としての積分出力である。積分器出力区間630は、高いほうの値のSIN区間730が積分器に入力された際のSINの時間の関数としての積分出力である。
【0040】
低いほうの値のSIN区間720により、VCOは、高いほうの値のSIN区間730よりも低い周波数で発振した。図11Aの波形区間700は、低いほうのVCO発振周波数を図示する。VCO入力での高いほうの値のSIN区間730により、VCOは、低いほうの値のSIN区間よりも高い周波数で発振する。図11Aの波形区間710は高いほうのVCO発振周波数を図示する。
【0041】
図10Aは、時間の関数として、VCOの変化する位相をプロットする。区間600はVCO出力区間700に対応する。区間610はVCO出力区間710に対応する。
【0042】
区間600は区間610よりも低い位相積算レートを示す。位相積算レートは、時間の関数として、VCOの変化する位相であり、1秒あたりのラジアンという単位で表わすことができる。これは、VCOが単位位相に変化する速度が1秒あたりのラジアンという単位で表わされる発振周波数であることと同一である。
【0043】
VCO制御信号入力波形区間720により、VCOは波形区間700を出力するようになる。時間の関数としてのVCO出力位相をプロットすると、曲線区間600が生成される。VCO制御信号入力波形区間730により、VCOが波形区間710を出力するようになる。時間の関数としてのVCO出力位相をプロットすると、曲線区間610が生成される。図10aおよび図10bにプロットされる波形は同じ形状であり、fnom=0およびしたがってK=0である場合、定数fgainによって関連付けられる。fnom≠0およびしたがってK≠0である場合、図10Aおよび図10Bにプロットされる波形は定数fgainおよびKによって関連付けられる。
【0044】
したがって、入力信号SINの時間領域積分は入力信号SINの位相領域積分と機能的に均等であることが理解される。入力信号SINの時間領域積分と、入力信号SINの位相領域積分とは2つの定数によって関連しており、そのうちの1つは、fnom=0である特別な場合については0に等しい。
【0045】
信号積分を行なうのに本明細書中に開示される方法を用いることは、従来の積分器に対して有利であり、従来の積分器に関連の困難な性能の問題を解決する。1つの利点は、積分器出力を飽和する潜在性の解決である。VCOまたは発振器出力は、いかなる状況でも超えられることがない上限および下限(ピーク値)によって厳しく拘束されている。したがって出力飽和状態は起こり得ない。
【0046】
別の利点は量子化ノイズの問題の解決である。図12に図示されるように、低レベル信号310は、入力強度のわずかな差によって発生する出力電圧間の識別性がほとんどない、顕著かつ受入れ不可能な量子化ノイズを被り得る。位相測定に基づく積分は、積分時間ΔTの間に発振器出力の変化する位相Δθを測定する。積分時間ΔTの間に発振器出力が変化する位相Δθは積分時間ΔTの間の入力制御信号の積分に比例し、この2つが比例する。最小限のΔθの値は最も小さな積分出力について発生する。しかし
fgain・∫Sindt=Δθ−K
である。
【0047】
式中Kは定数である。したがって、単にVCOゲインfgainを調節することにより、項Δθ−Kを、その最小値を含む∫Sindtのいずれの所与の値についても、独立して特定の値に設定することができる。積分器のゲインおよびしたがって測定された積分器出力変数の最小値を設定できることにより、従来の積分器に関連の量子化ノイズの問題が排除される。
【0048】
さらに別の利点は、可変発振器回路は多様なシステムの一般的かつ基本的な構築ブロックであるということである。したがってそれらは広く利用可能であり、高度に最適化されている。
【0049】
このように、VCOベースの積分器は量子化ノイズ、およびダイナミックレンジまたは出力飽和がない点において従来の積分器よりもはるかに優れている。他の利点が存在し、それらの利点は当業者には明らかである。
【0050】
発振器は、技術分野で周知の種類の回路である。発振器回路の出力は多様な形状を有し得るが、それらはすべて周期的である。すなわち、出力波形が反復的であることを意味する。出力波形の1つの反復は1つの発振サイクルを含み、サイクルの持続時間はその発振周期として規定される。
【0051】
発振周波数であるfoscは、単位時間あたりの発振の周期の数として規定され、それは通常はヘルツで測定される(1秒あたりの発振の周期)。従来は、発振器の角周波数はω=2πfoscとして定義され、発振の1つの完全なサイクルは2πラジアンの位相角θまで変化する。
【0052】
初期状態、すなわちある任意の時間t=0におけるシステムの状態が発振器と関連付けられる。初期状態の一例は、ラジアンで測定される、t=0における発振器の初期位相であり得る。
【0053】
図13A、図13B、図13Cおよび図13Dは、発振器回路の一般的な出力波形を図示する。技術分野で周知のように、図13A、図13B、図13Cおよび図13Dは、正
弦波、三角波、鋸波および方形波発振器の出力波形を図示する。すべての場合、示されるピーク電圧範囲は1ボルトである。
【0054】
電子発振器回路の発振周波数は固定されていても可変であってもよい。発振周波数が可変である一般的な発振器は電圧制御発振器(VCO)である。少なくともVCOは電圧入力を有し、該電圧入力で信号電圧Sinが発振周波数を制御する。電圧はオームの法則により電流に関連し、信号Sinは、電圧特徴というよりはむしろその電流によって発振周波数を制御すると言える。
【0055】
VCOは公称発振周波数fnomも有し得る。VCOは、周波数制御入力Sinレベルが存在しないまたはたとえば0ボルトなどの発振周波数を変化させない値である場合に、fnomで発振する。公称発振周波数は0ヘルツを含むいずれの特定の値も有し得る。
【0056】
VCOの出力周波数は入力信号の振幅変化に応答して変化する。したがって、VCOの瞬間的な発振周波数はある値fdeltaだけVCOの公称発振周波数とは異なり、以下の式によって与えられる。
【0057】
finst=fnom+fdelta
式中、fdelta=fgain・Sin である。
【0058】
この例では、項fdeltaは1秒あたりのラジアンで測定され、fgainは1ボルトあたり1秒あたりのラジアンで測定され、Sinはボルトで測定される。
【0059】
上述のように、図11AはVCOの入力信号および出力信号を図示する。VCO出力の発振周波数は入力信号振幅の変化に応答して変化する。VCO出力区間700は入力信号区間720に対応する。VCO出力区間710は入力信号区間730に対応する。VCO出力区間700の発振周波数はVCO出力区間710の発振周波数よりも低い。入力信号区間720の振幅は入力信号区間730の振幅よりも低い。したがって、fgainは正の値を有し、VCO発振周波数は入力制御信号振幅に正比例する。
【0060】
VCOも、RESET/ENABLEなどの付加的な入力を有し得る。RESET状態にある場合のRESET/ENABLEの機能は、VCO出力波形を、ピークトゥピーク電圧範囲内のいかなる値でもあり得る予め定められた電圧にリセットすることである。ENABLE状態にある場合のRESET/ENABLEの機能は、VCO出力が発振できるようにすることである。
【0061】
VCOは出力Voutを有する。各発振周期の間、Voutは2πラジアンの角位相まで変化する。このことは、出力位相が2πを法として測定可能であり、正確に2πだけ隔てられる位相での発振器出力値が同一であることを暗示する。図13A−図13Dはいくつかの一般的なVCO出力波形を図示する。1つの完全な周期において、図13の各波形は正確に2πラジアンまで変化し、正確に2πだけ隔てられた位相での波形の値はすべての波形について同一である。
【0062】
1つの周期のサブセットの間に発振器出力の変化する位相は、1つの周期のサブセットの始まりおよび終わりをマーキングする時間の2つの瞬間の発振器出力をサンプリングし、各々のサンプルと関連付けられる位相を同定し、2つの位相を減算することによって求められる。
【0063】
1つの発振周期以上にわたる持続時間の間に発振器出力の変化する位相は、2つの時間の瞬間のVCO出力を直接観察することに基づく方法を用いると、2πラジアンを法とし
てしか求めることができない。したがって、曖昧さを解決するためには、VCO出力の変化する周期の数または周期の有効な端数をカウントする付加的な関数を用いる。
【0064】
時間間隔においてVCO出力の変化する周期の数または周期の有効な端数をカウントする、または位相を「アンラップする」回路は、容易に実現可能である。そのような回路と関連の波形が図14Aおよび図14Bに図示される。図14AのVCO出力は三角波の波形である。時間t=0、0.5TPおよびTPにおいて、VCO出力波形は、0、πおよび2πラジアンの変動に対応する、900、910および920の符号を付される状態に至る。
【0065】
位相アンラップ回路の出力は、時間t=0、0.5TPおよびTPに、状態を0、Vおよび2V振幅のレベルに変化させる。遷移時間は930、940および950の符号を付され、それらはそれぞれ900、910および920の符号を付されるVCO出力状態に対応する。
【0066】
1つのVCO出力周期にわたって図示される、VCO出力と位相アンラップ回路の出力との間の関係は、いずれの数のVCO出力周期にわたるようにも拡張可能であり、その場合の位相アンラップ回路の出力は、VCO出力が0からπ(法2π)位相値まで変化するたびに予め定められた量だけ値が増加する。当業者には、位相アンラップ機能を実現し、VCO出力の変化するアンラップされた位相の値をマークする代替的な方法が存在することが知られている。
【0067】
VCO出力の変化する全位相は、2つの項の総計で与えられる。第1の項は位相アンラップ回路が記録する全アンラップ位相である。第2の項は、位相アンラップ回路出力の最後の更新以来VCO出力の変化した全位相である。この量は、VCO出力の直接の測定によって明確に得ることができる。
【0068】
図15は、市販のICであるICL8038のVCOサブセットの簡略化されたブロック図を組入れる。付加的な位相アンラップ、変化した全位相、およびVCO RESET/ENABLE機能が追加されている。
【0069】
電流源860および855はそれぞれキャパシタ845を充電および放電する。キャパシタ845の充放電は、フリップフロップ825によって制御され、電流源860または855をキャパシタ845に接続するスイッチ865によって定められる。
【0070】
フリップフロップ825は、コンパレータ815および820によってトリガされると状態を変化させる。コンパレータ815は、キャパシタ845が予め定められた高電圧に達するとトリガされる。コンパレータ820は、キャパシタ845が予め定められた低電圧に達するとトリガされる。
【0071】
コンパレータ815がトリガされると、フリップフロップ825は、スイッチ865を閉じるなど、状態を変化させる。電流源860の電流I2は、キャパシタ845を放電させ、これによりキャパシタ845の両端の電圧を減少させる。キャパシタ845の両端の電圧の減少はすぐにコンパレータ815の状態を変化させる。
【0072】
キャパシタ845の両端の電圧が十分に低い値に減少すると、コンパレータ820がトリガされる。コンパレータ820がトリガされると、フリップフロップ825は、スイッチ865を開くなど、状態を変化させる。電流源855の電流I1は、キャパシタ845を充電し、これによりキャパシタ845の両端の電圧を増大させる。キャパシタ845の両端の電圧の増大はすぐにコンパレータ820の状態を変化させる。
【0073】
キャパシタ845の両端の電圧が十分に高い値に増大すると、コンパレータ815が再びトリガされて、フリップフロップ825の状態を変化させ、キャパシタ845の充電/放電サイクルを繰返させる。
【0074】
キャパシタ845が保持する電荷と、キャパシタ845の両端の電圧との間の関係はQ=C・Vである。式中、Cはファラドで測定されるキャパシタ845の容量であり、Qはクーロンで測定されるキャパシタ845が保持する電荷であり、Vはボルトで測定されるキャパシタ845の両端の電圧である。
【0075】
時間間隔ΔTの間に流れる定電流Iによる、キャパシタ845によって保持される電荷の変化はΔQ=I・ΔTによって与えられる。式中、ΔQはキャパシタ845が保持する電荷の変化をクーロンで表わし、Iは電流の値をアンペアで表わし、ΔTは電流の流れる時間間隔を秒で表わす。定電流は、時間の関数としてキャパシタ845が保持する電荷の線形変化を生じさせる。時間の関数としてのキャパシタ845が保持する電荷の線形変化により、時間の関数としてのキャパシタ845の両端の電圧の線形変化が生じる。
【0076】
電流源855および866が生成する一定値の電流I1およびI2により、キャパシタ845の両端の電圧が増減して、三角波形を線形に生成する。電流I1およびI2の正味の効果が等しい場合、キャパシタ845両端での三角形の電圧波形の立上がりおよび立下がり区間は図6cに図示されるように対称になる。電流I1およびI2の正味の効果が等しくない場合、キャパシタ845の両端の三角形の電圧波形の立上がりおよび立下がり区間は非対称になる。電流I1の正味の効果<<電流I2の正味の効果である限り、キャパシタ845の両端の三角形の電圧波形は、図6bに図示される鋸歯波形となる傾向にある。
【0077】
キャパシタ845を充電および放電する時間は、電流源860および855によって生成される電流I1およびI2の大きさによって決まる。コンパレータ815および820をトリガする電圧レベルにキャパシタ845を充電および放電するのに必要な時間の和によってVCOの発振周期が決まる。したがって、電流I1およびI2の大きさによってVCOの発振の周期および周波数が決まる。
【0078】
入力870に印加される制御信号は電流源860および855を制御し、したがってVCO発振周波数を制御する。図示しないが、当業者には周知のような単純な電圧または電流スプリッタを870に印加される制御信号と電流源860および855との間に追加して波形の対称性を調節することができる。
【0079】
キャパシタ845の両端の電圧の反転は、フリップフロップ825の状態によって制御される。フリップフロップ825が状態を変化させるたびに、カウンタ835がトリガされ、対応してその出力状態が変更される。カウンタ835の出力状態の変化は、図8bに示されるような変更された電圧レベルであり得る。別個の状態を解決可能である限り、他の電圧レベル変更方式を用いてもよい。カウンタ835の出力も、Bビットを含むデジタルワードからなるデジタルフォーマットであり得る。そのような場合、その出力状態の変化は、互いの状態の間では1つ以上のビットが異なる二進数であり得る。
【0080】
カウンタ835の出力状態は、フリップフロップ825が状態を変化させるたびに変化し、したがって、VCO出力がその最小値および最大値に何回達したかをカウントする。カウンタ835の出力状態が偶数である場合、VCOの出力は、2πラジアンの整数倍だけ変化した。VCO出力の変化した2πラジアンの数は、次にカウンタ835の出力カウントを2で除算することによって与えられる。
【0081】
カウンタ835の出力状態が奇数である場合、VCOの出力が変化した2πラジアンの数は整数と小数部分とを有する。VCOの出力が変化した2πラジアンの数の整数部分は、カウンタ835の出力状態から1を減算することによって得られた数を2で除算することによって与えられる。VCOの出力が変化する2πラジアンの数の小数部分は、波形の立上がり区間と立下がり区間との間の非対称性の度合いに依存し、当業者には容易に得ることができる。たとえば、波形の立上がり区間が波形の立下がり区間の2倍の長さである場合、完了には発振周期の3分の2が必要である。
【0082】
キャパシタ845の両端の電圧は、フリップフロップ825の状態の最後の変化の後にVCO出力の変化する位相に比例する。a)コンパレータ815および820のトリガ電圧(すなわち、VCO出力の最大電圧および最小電圧)と、b)VCO出力波形の立上がり区間と立下がり区間との間の非対称性とがわかっていれば、当業者はこれを容易に得ることができる。たとえば、a)VCO出力電圧が波形の立上がり区間上の最小値と最大値との間の中間にあり、かつb)波形の立上がり区間の長さが波形の立下がり区間の2倍である場合、波形測定は発振周期の3分の1であると考える。
【0083】
VCOの出力が変化する全位相は、電圧−位相変換器840およびカウンタおよび位相変換器835が記録するような、VCO出力が変化する位相を総計することによって得られる。この機能は加算器880によって達成され、出力890で利用可能になる。
【0084】
スイッチ850はキャパシタ845をリセットし、したがってVCO発振器出力を電圧源810が出力する初期電圧にリセットする。フリップフロップ825は信号895によってリセットされる。電圧源810の初期電圧は、フリップフロップ825のリセット状態およびVCO出力波形の立上がり区間と立下がり区間との間の非対称性の度合いとともに、VCO出力波形の初期位相を決めるのに十分である。この導出は当業者には周知である。
【0085】
技術分野で周知であるように、またICL8038アプリケーション解説文献に記載のように、正弦波形、方形波形および鋸波形は、本明細書中で論じられる基本的な三角波形を用いて、付加的な内部回路によって導出される。したがって、本明細書中で扱う事項は他のVCO出力波形形状に等しく適用される。
【0086】
このように、この発明は、ピクセル構造の従来の積分器コンポーネントを、位相領域の入力信号の時間積分を行なう高ゲインかつ高ダイナミックレンジの積分器で置換える。
【0087】
図16は、本発明の位相領域積分器を用いるピクセル構造によって、撮像プロセス150の間に行なわれ得る例示的ないくつかのステップを図示するフロー図である。
【0088】
露光時間(ステップ151)の始めに、VCO出力と、カウンタおよび位相コンバータ835とがリセットされる。ステップ152で、感光素子が光に晒され、その電気的特性が変化し、これによりVCO出力の周波数が変化する。感光素子は、フォトダイオード、フォトゲート、フォトトランジスタまたはフォトレジスタなどのいずれの素子であってもよい。本発明はまた、上述の構造を有するピクセルの少なくとも一部であるピクセルの幾何学的構成を有するCMOSまたはMOS画像化デバイスなどの固体画像化デバイスにも関する。
【0089】
ステップ153で、カウンタおよび位相変換器835は、VCO出力が変化した、アンラップされた位相を記録する。ステップ154で露光フレームが終了したと判断されると、ステップ155で、VCOの出力は電圧−位相変換器840によってラジアンに変えられる。カウンタおよび位相変換器835と電圧−位相変換器840との出力は全位相加算
器880によって加算される。ステップ156で、所望により、位相領域積分の結果を時間領域積分結果に変えてもよい。撮像プロセスの必要なステップではないことを示すため、ステップ156は破線で示される。
【0090】
(CCD、CMOSおよびMOSベースのピクセル構造を含む)固体ピクセル構造の読出信号を得るための方法および装置が説明された。ピクセル構造は、少なくとも、出力ノードを備える感光素子、位相領域において出力ノード信号を積分するための手段、および位相領域積分値を読出すための手段を含む。このような構成により、センサに当たる電磁エネルギの強度に関わらず、撮像すべき画像の忠実な再生を生じることができる固体ピクセルが提供される。
【0091】
この発明のさまざまな実施例を説明して、ある構成要素およびプロセスステップを説明したが、その説明は例示のみのためのものであり、当業者は他の機能的な記述または付加的なステップおよび構成要素を追加することができ、したがって本発明は開示された特定の実施例に限定されるべきではないことが認められる。さまざまな例示的な要素がハードウェア、コンピュータ上で実行されるソフトウェアまたはその組合せで実現され得、本明細書中に開示のこの発明の概念から逸脱することなく、図示された実施例の変更例および修正例がなされ得る。したがって、この発明は添付の請求項の範囲および意味による場合を除き限定的に解釈されるべきではない。
【図面の簡単な説明】
【0092】
【図1】画像取得チェーンに含まれ得る例示的な構成要素を図示するブロック図である。
【図2】積分器の出力を図示するグラフの図である。
【図3】典型的なピクセル構造のブロック図である。
【図4】図4A−図4Cはダイナミックレンジの限界の影響を図示する、図3のも
【図5A】露光過剰の撮像のピクセル強度のヒストグラムの図である。
【図5B】露光不足の撮像のピクセル強度のヒストグラムの図である。
【図6】ダブルスロープ技術を用いて構築されたピクセル構造の応答曲線の図である。
【図7A】本発明のピクセル構造の応答曲線の図である。
【図7B】本発明の撮像された画像のピクセル強度の例示的なヒストグラムの図である。
【図8】ADCおよびDSPブロックの前にある、本発明のピクセル構造のブロック図である。
【図9】本発明の位相領域積分器の1つの実施例のブロック図である。
【図10A】発振器位相(9A)を図示し、本発明の信号積分能力を説明するのに用いられるグラフの図である。
【図10B】積分器出力信号(9B)を図示し、本発明の信号積分能力を説明するのに用いられるグラフの図である。
【図11】図11Aは図11Bに図示される発振器入力に応答して周波数が変わる調節可能な発振器波形を図示するグラフの図である。
【図12】低強度信号に対する量子化誤差の影響を図示するグラフの図である。
【図13】図13A−図13Dは一般的なVCO出力波形の図である。
【図14】図14Aおよび図14Bは本発明の位相アンラップメカニズムを図示するために与えられるグラフの図である。
【図15】位相領域積分器を含む本発明のセンサ素子の例示的なブロック図である。
【図16】図14の位相領域積分器によって撮像プロセスの間に行なわれ得るいくつかのステップを図示するために与えられるフロー図である。
【技術分野】
【0001】
発明の分野
この発明は電子画像化の分野に一般的に関し、より特定的には、測光を用いた改良された撮像および記録のための方法および装置に関する。
【背景技術】
【0002】
発明の背景
写真は、光の作用によって画像を作り出すプロセスである。光とは、人間の目に見える周波数範囲の電磁放射について一般的に用いられる用語である。被写体から反射または発せられた光のパターンは、時間設定された露光を通して画像センサによって記録される。画像センサは、写真フィルムなどの化学的性質のもの、またはデジタルスチルおよびビデオカメラが用いるCCDおよびCMOS画像センサなどの固体の性質のものであり得る。
【0003】
デジタルカメラは、光を焦点合せしてシーンの画像を作成する一連のレンズを有する。しかし、デジタルカメラは、従来のカメラのようにこの光を1枚のフィルムに焦点合せする代わりに、光の電磁放射を電荷に変換する画像センサに光を焦点合せする。画像センサは画素または「ピクセル」と称される。電荷は、画像センサが感知する電磁放射の相対的な強度を示し、一般的に光強度値をピクセルと関連付けるのに用いられる。
【0004】
図1は、デジタル画像処理システム10に含まれ得る典型的なコンポーネントブロックを図示する。システム10は、信号源100と、積分器110、アナログ−デジタル変換器(ADC)120およびDSP130からなる信号処理チェーンとを含む。信号源100はたとえば、それに当たる光などの電磁放射に応答して電気的応答を生成する光強度センサなどのセンサであり得る。
【0005】
積分器110の出力であるVOUTはADC120に入力される。ADC120はアナログ−デジタル変換機能を果たす。アナログ−デジタル変換機能は当該技術分野で周知である。ADC120入力に存在するアナログ信号VOUTは、ある離散レベルの集合のうち1つをとり得る信号VDに変換される。
【0006】
信号の品質は信号VINを積分する積分器110によって改善される。図2は、信号改善の性質を図示する。波形200は、信号源100が生成する一定値の信号と、一定値の信号を乱す付加的なノイズとの組合せである。波形210は、入力信号波形200に応答して生成される積分器出力である。付加的なノイズによって引起される信号の変動は波形210では減少することが容易にわかる。
【0007】
信号源100は、一般的には露光時間と称される特定の持続時間の間だけセンサが光に晒されるデジタルカメラ適用例などの、時間設定された適用例で用いられる光強度センサであり得る。次に積分器110は、露光時間の間に受けるすべての光子によって生じるセンサ100の応答を、たとえば露光時間の終わりに、読出すべき電圧などの1つの値に積分するという機能も果たす。
【0008】
図3は、典型的な画像センサ回路を図示する。信号源1000はたとえばフォトダイオードと言える光センサである。キャパシタ1040は単純な積分器である。積分器への入力は信号源1000の出力である。キャパシタ1040は、積分プロセスの開始前に、閉じた位置にあるスイッチ1050によってリセットされる。積分プロセスの始めにスイッ
チ1050が開き、キャパシタ1040両端の電圧が信号源1000から発する入力信号に応答して変化し始める。積分プロセスの終わりに、スイッチ1030が閉じて、積分器出力1060であるVOUTがサンプリングされる。図3は例示的な図である。同一機能を有する他の同様の積分器の実現例が当業者には周知である。
【0009】
積分器出力1060であるVOUTは、一般的に、利用可能な電源電圧が課す上限を超えることができない。電源電圧は厳しい電力消費要件のために現状技術の機器では低減している。積分器出力1060は電源電圧を超えることができず、積分器出力信号が電源電圧レベルに達した後にも増大し続けると飽和してしまう。図4Aに飽和状態が図示される。飽和は、出力電圧が利用可能な電源電圧に達して入力信号に応答してそれ以上増大できなくなると起こる。信号の飽和はシステム性能の劣化を引起す。図4Aから図4Cは、感光素子構造、およびより特定的には積分器構造のダイナミックレンジ限界による、光センサ100および積分器110からなるピクセル構造の出力での潜在的な歪みを図示する。
【0010】
図4Aの区間(a)は、異なるレベルの一定の入力信号に応答した積分器110出力の線形の増加を図示する。画像センサ構造は、区間(a)の線形出力を生じさせる入力光強度の範囲については十分に働く。画像センサ構造は、区間(b)の飽和した出力を生じさせる入力光強度の範囲については十分に働かない。
【0011】
積分器出力応答は、ダイナミックレンジが限られていることを示す。図4Aに図示されるように、画像センサは暗い部分の細部を十分に描画する(render)が、明るい部分の細部を描画しない。図4Bおよび図4Cに図示されるように応答をシフトさせることが可能である。図4Bおよび図4Cでは、画像センサのダイナミックレンジは同じままであるが、応答特性がシフトしている。図4Bの応答特性は暗い部分および明るい部分の細部を失ってしまっているが、良好な中間範囲の応答を保持している。図4Cの応答特性は、良好な明るい部分の細部を維持するために、暗い部分の細部および部分的な中間部分の細部を失ってしまっている。
【0012】
図5Aは、図4Aなどの複数のピクセルが飽和まで駆動された、露出過度で撮像されたピクセル強度のヒストグラムを図示する。図5Aに見られるように、最大ピクセル構造出力値は「255」であり、用いられる単位は、ピクセル出力電圧に対応するADC120出力コードである。光の強度により、多くの光センサ100が値を出力したが、この値は、露光期間の間に露光が進むにつれて積分器110を飽和させた。積分器110出力の最大(飽和)値のために、ADCは、8ビットADCの最大出力コードである出力コード「255」を生成した。撮像は、高強度光入力を受けるピクセルが十分に高い出力レベルを達成できないために、最適な品質よりも低くなってしまう。積分器110のゲインがより低ければ、高強度光入力を受ける光画像センサの出力は、255より低い出力をレジスタに入れて、ハイエンドの歪みを回避したであろう。
【0013】
図5Bは、複数のピクセルが最小限の出力値を達成するのに十分な程度の光に晒されなかった、露光不足で撮像されたピクセル強度のヒストグラムを図示する。図5Bに見られるように、最小ピクセル構造出力値は「0」であり、用いられる単位はピクセル出力電圧に対応するADC120出力コードである。光強度により、多くの光センサ100が値を出力したが、この値は、露光期間の間に露光が進むにつれて最小限のADC出力コードを生じさせるのに十分に高い値を積分器110に出力させることができなかった。
【0014】
撮像は、低強度の光入力を受けるピクセルが十分に高い出力レベルを達成できないために、最適な品質よりも低くなってしまう。図5Bのヒストグラムに図示される歪みは、図4Cの個々のピクセル歪みに対応する。積分器110のゲインがより高ければ、低強度の光入力を受ける光画像センサの出力は0よりも大きい出力をレジスタに入れて、ローエン
ドの歪みを回避したであろう。
【0015】
図6はダブルスロープ(double slope)技術を用いて構築されたピクセル構造の応答曲線を図示する。図6に図示されるダイナミックレンジの非線形の延長部は飽和効果を回避するが、しかしながら、センサに当たる電磁エネルギの強度とセンサの出力との間の非線形の関係により、光強度のレベルが高い場合に、撮像される画像の分解能が低くなってしまう。
【0016】
条件付スロープ切換と対数応答ピクセル構造とを組合せる複数露光などの他の方策が公開されている。条件付スロープ切換と対数応答ピクセル構造とを組合せる複数露光は性能が劣るため、高性能画像取得という課題には不適当である。
【0017】
積分器飽和はピクセル構造のダイナミックレンジ性能における制約因子である。積分器飽和の問題の解決策が公開されている。公開されている解決策が共通に有する1つの特徴は、積分器出力をモニタして飽和状態の始まりを検出することであり、そのとき積分器が放電し、その事象が記録される。この種の解決策は、アナログ構成要素および非標準的アナログ実現例の精度要件のために、集積回路(IC)で効率的に実現するのは困難である。積分器出力が飽和し始める、電源電圧近くのノイズの多い環境で動作する高精度のコンパレータの実現は、望まれない動作特徴である、過剰な電力を消費する困難な取組みである。
【0018】
アナログIC設計は実現が困難でありかつ時間がかかる。サイズ、電力消費および性能について完全にデバッグされ、最適化された標準的な構築ブロックを用いることが有利である。公開された種類の解決策はこの要件を満たしていない。
【発明の開示】
【課題を解決するための手段】
【0019】
発明の概要
この発明の1つの局面に従うと、ピクセル構造から高ダイナミックレンジ読出信号を得るための方法は、応答に関連する位相情報を用いて、入射する電磁放射に対する感光素子の応答の積分値を生成するステップを含む。
【0020】
この発明のさらなる局面に従うと、ピクセル構造は、電磁放射に応答して信号を生成するための感光素子と、位相情報を用いて、感光素子に結合される、露出期間にわたる電磁放射に対する感光素子の応答を積分するための位相積分器とを含む。
【0021】
このような構成により、センサに当たる電磁エネルギの強度に関わらず、撮像すべき画像の忠実な再生を行なうことができる固体ピクセルが提供される。
【0022】
この発明のこれらおよびその他の利点は以下の図面に関して説明されるであろう。
【発明を実施するための最良の形態】
【0023】
詳細な説明
この発明の1つの局面に従うと、位相領域積分技術を用いて高強度および低強度画像を正確に撮像する高ダイナミックレンジ対応センサ素子またはアレイが提供される。この発明のセンサ素子は先行技術の固体ピクセル構造が呈するダイナミックレンジ特性によって限定されないので、電磁放射の全範囲を捕捉して高品質の出力画像を提供することができる。
【0024】
図7Aは本発明の技術を用いて構築されたセンサ素子の応答を図示する。センサ素子の
拡張されたダイナミックレンジは、電磁放射強度の全範囲にわたってピクセル応答を有し、衝突する放射に対する応答を可能にするのに十分である。その結果、センサ素子は、撮像すべき画像の明るい部分の飽和の影響を回避しつつ、最も暗い部分の十分な電荷を捕捉することができる。純粋な効果としては、センサに当たる電磁エネルギの相対強度に関わらず、撮像すべき画像を忠実に再生できることである。
【0025】
図7Bは、すべてのピクセル出力が0から255までの8ビットADCのダイナミックレンジ内に入る、適正に露光された撮像のピクセル強度のヒストグラムを図示する。
【0026】
本発明のセンサ素子は、周波数発振回路に基づく新規の積分器の実現を含む。周波数発振器回路は、標準的なICコンポーネントブロックであり、先行技術の固体デバイスの欠点を有していない。また、本明細書中に開示される新規のセンサ素子は、利用可能な電源電圧をはるかに超える出力信号値に対応することができ、非常に高い精度および非常に高いダイナミックレンジを有する高精度の積分器を用いる。
【0027】
高性能の画像取得のためには、単一のセンサ読出ステップを用いて高分解能かつ高ダイナミックレンジの画像取得が可能な画像センサを有することが望ましい。図8は、本発明の例示的なピクセル構造を図示する。図8のピクセル構造は、図3の従来の信号取得構造を用いるが、時間領域積分器110を新規の位相領域積分器210で置換えている。図9は本発明の位相領域積分器をより詳細に示す。
【0028】
本発明では、信号源100(図8)の出力は図9の位相領域積分器の入力800に接続されている。積分期間が終わると、入力信号の積分が位相領域積分器出力840で位相の形態で読出される。
【0029】
画像センサアセンブリおよび特定的には積分器部分は2つの基準を満たす。すなわち、a)感光素子からの弱い入力信号に応答して大きな出力を発生する、およびb)感光素子からの入力信号が大きい場合の飽和を回避する。これらの2つの基準は従来の固体画像センサ構造では相互に相容れない。しかしながら、本発明は、図9のものなどの位相領域積分器を用いて2つの基準を満たし得ることが分かる。
【0030】
位相領域積分器の動作は、積分、位相および周波数、ならびにそれらの相互関係の概念を考察することによって最も十分に理解することができる。積分関数または積分は、当該技術分野で周知の数学的関数である。簡単に述べると、積分は、面積または面積の一般化として解釈可能な数学的対象である。信号が曲線としてプロットされる場合、信号の積分は曲線の中の面積である。積分器は、その入力に存在する信号を積分し、その出力で入力信号の積分結果を生成するデバイスである。
【0031】
位相と周波数とは微分関係を有する。持続時間ΔTの間に発振器出力Voutで変化する全位相は、数学的には以下のように与えられる。
【0032】
Δθ=∫finstdt=∫(fnom+fgain・Sin)dt
式中、積分範囲は持続時間ΔTを超える。
【0033】
積分項を以下のように分解する。
Δθ=∫(fnom+fgain・Sin)dt=∫fnomdt+∫fgain・Sindt
=K+fgain・∫Sindt
式中、項Kは一定値fnomとΔT(積分時間)との関数であり、したがって周知である。
【0034】
fnom=0である特別な場合、K=0であり、かつ
Δθ=fgain・∫Sindt
である。
【0035】
第2項は一定値乗数fgainおよび入力信号Sinの積分である項∫Sindtからなる。項fgain・∫Sindtは、期間ΔTの終わりのΔθの値からKの値を減算することによって容易に得ることができる。
【0036】
fgain・∫Sindt=Δθ−K かつ ∫Sindt=(Δθ−K)/fgain
fnom=0である特別な場合はK=0であり、∫Sindt=Δθ/fgainである。
【0037】
以上の関係は、VCO制御入力信号Sinと、期間ΔTの間のVCOまたは発振器出力で変化する位相Δθとの間の微分関係を確立する。図10Aおよび図10Bは、この等価であることをグラフで図示する。図10Aは、時間の関数としての、VCO出力の変化する位相をプロットする。図10Bは、入力制御信号SINの時間に対する積分をプロットする。
【0038】
図11Aは、図11Bに図示される入力信号SINに応答して生成される電圧制御発振器出力波形を図示する。SINは、2つの一定値の区間からなり、図11Bで720の符号を付された第1の区間は、図11Bで730の符号を付された第2の区間よりも値が小さい。
【0039】
図10Bに戻って、積分器出力区間620は、低いほうの値のSIN区間720が積分器に入力された際のSINの時間の関数としての積分出力である。積分器出力区間630は、高いほうの値のSIN区間730が積分器に入力された際のSINの時間の関数としての積分出力である。
【0040】
低いほうの値のSIN区間720により、VCOは、高いほうの値のSIN区間730よりも低い周波数で発振した。図11Aの波形区間700は、低いほうのVCO発振周波数を図示する。VCO入力での高いほうの値のSIN区間730により、VCOは、低いほうの値のSIN区間よりも高い周波数で発振する。図11Aの波形区間710は高いほうのVCO発振周波数を図示する。
【0041】
図10Aは、時間の関数として、VCOの変化する位相をプロットする。区間600はVCO出力区間700に対応する。区間610はVCO出力区間710に対応する。
【0042】
区間600は区間610よりも低い位相積算レートを示す。位相積算レートは、時間の関数として、VCOの変化する位相であり、1秒あたりのラジアンという単位で表わすことができる。これは、VCOが単位位相に変化する速度が1秒あたりのラジアンという単位で表わされる発振周波数であることと同一である。
【0043】
VCO制御信号入力波形区間720により、VCOは波形区間700を出力するようになる。時間の関数としてのVCO出力位相をプロットすると、曲線区間600が生成される。VCO制御信号入力波形区間730により、VCOが波形区間710を出力するようになる。時間の関数としてのVCO出力位相をプロットすると、曲線区間610が生成される。図10aおよび図10bにプロットされる波形は同じ形状であり、fnom=0およびしたがってK=0である場合、定数fgainによって関連付けられる。fnom≠0およびしたがってK≠0である場合、図10Aおよび図10Bにプロットされる波形は定数fgainおよびKによって関連付けられる。
【0044】
したがって、入力信号SINの時間領域積分は入力信号SINの位相領域積分と機能的に均等であることが理解される。入力信号SINの時間領域積分と、入力信号SINの位相領域積分とは2つの定数によって関連しており、そのうちの1つは、fnom=0である特別な場合については0に等しい。
【0045】
信号積分を行なうのに本明細書中に開示される方法を用いることは、従来の積分器に対して有利であり、従来の積分器に関連の困難な性能の問題を解決する。1つの利点は、積分器出力を飽和する潜在性の解決である。VCOまたは発振器出力は、いかなる状況でも超えられることがない上限および下限(ピーク値)によって厳しく拘束されている。したがって出力飽和状態は起こり得ない。
【0046】
別の利点は量子化ノイズの問題の解決である。図12に図示されるように、低レベル信号310は、入力強度のわずかな差によって発生する出力電圧間の識別性がほとんどない、顕著かつ受入れ不可能な量子化ノイズを被り得る。位相測定に基づく積分は、積分時間ΔTの間に発振器出力の変化する位相Δθを測定する。積分時間ΔTの間に発振器出力が変化する位相Δθは積分時間ΔTの間の入力制御信号の積分に比例し、この2つが比例する。最小限のΔθの値は最も小さな積分出力について発生する。しかし
fgain・∫Sindt=Δθ−K
である。
【0047】
式中Kは定数である。したがって、単にVCOゲインfgainを調節することにより、項Δθ−Kを、その最小値を含む∫Sindtのいずれの所与の値についても、独立して特定の値に設定することができる。積分器のゲインおよびしたがって測定された積分器出力変数の最小値を設定できることにより、従来の積分器に関連の量子化ノイズの問題が排除される。
【0048】
さらに別の利点は、可変発振器回路は多様なシステムの一般的かつ基本的な構築ブロックであるということである。したがってそれらは広く利用可能であり、高度に最適化されている。
【0049】
このように、VCOベースの積分器は量子化ノイズ、およびダイナミックレンジまたは出力飽和がない点において従来の積分器よりもはるかに優れている。他の利点が存在し、それらの利点は当業者には明らかである。
【0050】
発振器は、技術分野で周知の種類の回路である。発振器回路の出力は多様な形状を有し得るが、それらはすべて周期的である。すなわち、出力波形が反復的であることを意味する。出力波形の1つの反復は1つの発振サイクルを含み、サイクルの持続時間はその発振周期として規定される。
【0051】
発振周波数であるfoscは、単位時間あたりの発振の周期の数として規定され、それは通常はヘルツで測定される(1秒あたりの発振の周期)。従来は、発振器の角周波数はω=2πfoscとして定義され、発振の1つの完全なサイクルは2πラジアンの位相角θまで変化する。
【0052】
初期状態、すなわちある任意の時間t=0におけるシステムの状態が発振器と関連付けられる。初期状態の一例は、ラジアンで測定される、t=0における発振器の初期位相であり得る。
【0053】
図13A、図13B、図13Cおよび図13Dは、発振器回路の一般的な出力波形を図示する。技術分野で周知のように、図13A、図13B、図13Cおよび図13Dは、正
弦波、三角波、鋸波および方形波発振器の出力波形を図示する。すべての場合、示されるピーク電圧範囲は1ボルトである。
【0054】
電子発振器回路の発振周波数は固定されていても可変であってもよい。発振周波数が可変である一般的な発振器は電圧制御発振器(VCO)である。少なくともVCOは電圧入力を有し、該電圧入力で信号電圧Sinが発振周波数を制御する。電圧はオームの法則により電流に関連し、信号Sinは、電圧特徴というよりはむしろその電流によって発振周波数を制御すると言える。
【0055】
VCOは公称発振周波数fnomも有し得る。VCOは、周波数制御入力Sinレベルが存在しないまたはたとえば0ボルトなどの発振周波数を変化させない値である場合に、fnomで発振する。公称発振周波数は0ヘルツを含むいずれの特定の値も有し得る。
【0056】
VCOの出力周波数は入力信号の振幅変化に応答して変化する。したがって、VCOの瞬間的な発振周波数はある値fdeltaだけVCOの公称発振周波数とは異なり、以下の式によって与えられる。
【0057】
finst=fnom+fdelta
式中、fdelta=fgain・Sin である。
【0058】
この例では、項fdeltaは1秒あたりのラジアンで測定され、fgainは1ボルトあたり1秒あたりのラジアンで測定され、Sinはボルトで測定される。
【0059】
上述のように、図11AはVCOの入力信号および出力信号を図示する。VCO出力の発振周波数は入力信号振幅の変化に応答して変化する。VCO出力区間700は入力信号区間720に対応する。VCO出力区間710は入力信号区間730に対応する。VCO出力区間700の発振周波数はVCO出力区間710の発振周波数よりも低い。入力信号区間720の振幅は入力信号区間730の振幅よりも低い。したがって、fgainは正の値を有し、VCO発振周波数は入力制御信号振幅に正比例する。
【0060】
VCOも、RESET/ENABLEなどの付加的な入力を有し得る。RESET状態にある場合のRESET/ENABLEの機能は、VCO出力波形を、ピークトゥピーク電圧範囲内のいかなる値でもあり得る予め定められた電圧にリセットすることである。ENABLE状態にある場合のRESET/ENABLEの機能は、VCO出力が発振できるようにすることである。
【0061】
VCOは出力Voutを有する。各発振周期の間、Voutは2πラジアンの角位相まで変化する。このことは、出力位相が2πを法として測定可能であり、正確に2πだけ隔てられる位相での発振器出力値が同一であることを暗示する。図13A−図13Dはいくつかの一般的なVCO出力波形を図示する。1つの完全な周期において、図13の各波形は正確に2πラジアンまで変化し、正確に2πだけ隔てられた位相での波形の値はすべての波形について同一である。
【0062】
1つの周期のサブセットの間に発振器出力の変化する位相は、1つの周期のサブセットの始まりおよび終わりをマーキングする時間の2つの瞬間の発振器出力をサンプリングし、各々のサンプルと関連付けられる位相を同定し、2つの位相を減算することによって求められる。
【0063】
1つの発振周期以上にわたる持続時間の間に発振器出力の変化する位相は、2つの時間の瞬間のVCO出力を直接観察することに基づく方法を用いると、2πラジアンを法とし
てしか求めることができない。したがって、曖昧さを解決するためには、VCO出力の変化する周期の数または周期の有効な端数をカウントする付加的な関数を用いる。
【0064】
時間間隔においてVCO出力の変化する周期の数または周期の有効な端数をカウントする、または位相を「アンラップする」回路は、容易に実現可能である。そのような回路と関連の波形が図14Aおよび図14Bに図示される。図14AのVCO出力は三角波の波形である。時間t=0、0.5TPおよびTPにおいて、VCO出力波形は、0、πおよび2πラジアンの変動に対応する、900、910および920の符号を付される状態に至る。
【0065】
位相アンラップ回路の出力は、時間t=0、0.5TPおよびTPに、状態を0、Vおよび2V振幅のレベルに変化させる。遷移時間は930、940および950の符号を付され、それらはそれぞれ900、910および920の符号を付されるVCO出力状態に対応する。
【0066】
1つのVCO出力周期にわたって図示される、VCO出力と位相アンラップ回路の出力との間の関係は、いずれの数のVCO出力周期にわたるようにも拡張可能であり、その場合の位相アンラップ回路の出力は、VCO出力が0からπ(法2π)位相値まで変化するたびに予め定められた量だけ値が増加する。当業者には、位相アンラップ機能を実現し、VCO出力の変化するアンラップされた位相の値をマークする代替的な方法が存在することが知られている。
【0067】
VCO出力の変化する全位相は、2つの項の総計で与えられる。第1の項は位相アンラップ回路が記録する全アンラップ位相である。第2の項は、位相アンラップ回路出力の最後の更新以来VCO出力の変化した全位相である。この量は、VCO出力の直接の測定によって明確に得ることができる。
【0068】
図15は、市販のICであるICL8038のVCOサブセットの簡略化されたブロック図を組入れる。付加的な位相アンラップ、変化した全位相、およびVCO RESET/ENABLE機能が追加されている。
【0069】
電流源860および855はそれぞれキャパシタ845を充電および放電する。キャパシタ845の充放電は、フリップフロップ825によって制御され、電流源860または855をキャパシタ845に接続するスイッチ865によって定められる。
【0070】
フリップフロップ825は、コンパレータ815および820によってトリガされると状態を変化させる。コンパレータ815は、キャパシタ845が予め定められた高電圧に達するとトリガされる。コンパレータ820は、キャパシタ845が予め定められた低電圧に達するとトリガされる。
【0071】
コンパレータ815がトリガされると、フリップフロップ825は、スイッチ865を閉じるなど、状態を変化させる。電流源860の電流I2は、キャパシタ845を放電させ、これによりキャパシタ845の両端の電圧を減少させる。キャパシタ845の両端の電圧の減少はすぐにコンパレータ815の状態を変化させる。
【0072】
キャパシタ845の両端の電圧が十分に低い値に減少すると、コンパレータ820がトリガされる。コンパレータ820がトリガされると、フリップフロップ825は、スイッチ865を開くなど、状態を変化させる。電流源855の電流I1は、キャパシタ845を充電し、これによりキャパシタ845の両端の電圧を増大させる。キャパシタ845の両端の電圧の増大はすぐにコンパレータ820の状態を変化させる。
【0073】
キャパシタ845の両端の電圧が十分に高い値に増大すると、コンパレータ815が再びトリガされて、フリップフロップ825の状態を変化させ、キャパシタ845の充電/放電サイクルを繰返させる。
【0074】
キャパシタ845が保持する電荷と、キャパシタ845の両端の電圧との間の関係はQ=C・Vである。式中、Cはファラドで測定されるキャパシタ845の容量であり、Qはクーロンで測定されるキャパシタ845が保持する電荷であり、Vはボルトで測定されるキャパシタ845の両端の電圧である。
【0075】
時間間隔ΔTの間に流れる定電流Iによる、キャパシタ845によって保持される電荷の変化はΔQ=I・ΔTによって与えられる。式中、ΔQはキャパシタ845が保持する電荷の変化をクーロンで表わし、Iは電流の値をアンペアで表わし、ΔTは電流の流れる時間間隔を秒で表わす。定電流は、時間の関数としてキャパシタ845が保持する電荷の線形変化を生じさせる。時間の関数としてのキャパシタ845が保持する電荷の線形変化により、時間の関数としてのキャパシタ845の両端の電圧の線形変化が生じる。
【0076】
電流源855および866が生成する一定値の電流I1およびI2により、キャパシタ845の両端の電圧が増減して、三角波形を線形に生成する。電流I1およびI2の正味の効果が等しい場合、キャパシタ845両端での三角形の電圧波形の立上がりおよび立下がり区間は図6cに図示されるように対称になる。電流I1およびI2の正味の効果が等しくない場合、キャパシタ845の両端の三角形の電圧波形の立上がりおよび立下がり区間は非対称になる。電流I1の正味の効果<<電流I2の正味の効果である限り、キャパシタ845の両端の三角形の電圧波形は、図6bに図示される鋸歯波形となる傾向にある。
【0077】
キャパシタ845を充電および放電する時間は、電流源860および855によって生成される電流I1およびI2の大きさによって決まる。コンパレータ815および820をトリガする電圧レベルにキャパシタ845を充電および放電するのに必要な時間の和によってVCOの発振周期が決まる。したがって、電流I1およびI2の大きさによってVCOの発振の周期および周波数が決まる。
【0078】
入力870に印加される制御信号は電流源860および855を制御し、したがってVCO発振周波数を制御する。図示しないが、当業者には周知のような単純な電圧または電流スプリッタを870に印加される制御信号と電流源860および855との間に追加して波形の対称性を調節することができる。
【0079】
キャパシタ845の両端の電圧の反転は、フリップフロップ825の状態によって制御される。フリップフロップ825が状態を変化させるたびに、カウンタ835がトリガされ、対応してその出力状態が変更される。カウンタ835の出力状態の変化は、図8bに示されるような変更された電圧レベルであり得る。別個の状態を解決可能である限り、他の電圧レベル変更方式を用いてもよい。カウンタ835の出力も、Bビットを含むデジタルワードからなるデジタルフォーマットであり得る。そのような場合、その出力状態の変化は、互いの状態の間では1つ以上のビットが異なる二進数であり得る。
【0080】
カウンタ835の出力状態は、フリップフロップ825が状態を変化させるたびに変化し、したがって、VCO出力がその最小値および最大値に何回達したかをカウントする。カウンタ835の出力状態が偶数である場合、VCOの出力は、2πラジアンの整数倍だけ変化した。VCO出力の変化した2πラジアンの数は、次にカウンタ835の出力カウントを2で除算することによって与えられる。
【0081】
カウンタ835の出力状態が奇数である場合、VCOの出力が変化した2πラジアンの数は整数と小数部分とを有する。VCOの出力が変化した2πラジアンの数の整数部分は、カウンタ835の出力状態から1を減算することによって得られた数を2で除算することによって与えられる。VCOの出力が変化する2πラジアンの数の小数部分は、波形の立上がり区間と立下がり区間との間の非対称性の度合いに依存し、当業者には容易に得ることができる。たとえば、波形の立上がり区間が波形の立下がり区間の2倍の長さである場合、完了には発振周期の3分の2が必要である。
【0082】
キャパシタ845の両端の電圧は、フリップフロップ825の状態の最後の変化の後にVCO出力の変化する位相に比例する。a)コンパレータ815および820のトリガ電圧(すなわち、VCO出力の最大電圧および最小電圧)と、b)VCO出力波形の立上がり区間と立下がり区間との間の非対称性とがわかっていれば、当業者はこれを容易に得ることができる。たとえば、a)VCO出力電圧が波形の立上がり区間上の最小値と最大値との間の中間にあり、かつb)波形の立上がり区間の長さが波形の立下がり区間の2倍である場合、波形測定は発振周期の3分の1であると考える。
【0083】
VCOの出力が変化する全位相は、電圧−位相変換器840およびカウンタおよび位相変換器835が記録するような、VCO出力が変化する位相を総計することによって得られる。この機能は加算器880によって達成され、出力890で利用可能になる。
【0084】
スイッチ850はキャパシタ845をリセットし、したがってVCO発振器出力を電圧源810が出力する初期電圧にリセットする。フリップフロップ825は信号895によってリセットされる。電圧源810の初期電圧は、フリップフロップ825のリセット状態およびVCO出力波形の立上がり区間と立下がり区間との間の非対称性の度合いとともに、VCO出力波形の初期位相を決めるのに十分である。この導出は当業者には周知である。
【0085】
技術分野で周知であるように、またICL8038アプリケーション解説文献に記載のように、正弦波形、方形波形および鋸波形は、本明細書中で論じられる基本的な三角波形を用いて、付加的な内部回路によって導出される。したがって、本明細書中で扱う事項は他のVCO出力波形形状に等しく適用される。
【0086】
このように、この発明は、ピクセル構造の従来の積分器コンポーネントを、位相領域の入力信号の時間積分を行なう高ゲインかつ高ダイナミックレンジの積分器で置換える。
【0087】
図16は、本発明の位相領域積分器を用いるピクセル構造によって、撮像プロセス150の間に行なわれ得る例示的ないくつかのステップを図示するフロー図である。
【0088】
露光時間(ステップ151)の始めに、VCO出力と、カウンタおよび位相コンバータ835とがリセットされる。ステップ152で、感光素子が光に晒され、その電気的特性が変化し、これによりVCO出力の周波数が変化する。感光素子は、フォトダイオード、フォトゲート、フォトトランジスタまたはフォトレジスタなどのいずれの素子であってもよい。本発明はまた、上述の構造を有するピクセルの少なくとも一部であるピクセルの幾何学的構成を有するCMOSまたはMOS画像化デバイスなどの固体画像化デバイスにも関する。
【0089】
ステップ153で、カウンタおよび位相変換器835は、VCO出力が変化した、アンラップされた位相を記録する。ステップ154で露光フレームが終了したと判断されると、ステップ155で、VCOの出力は電圧−位相変換器840によってラジアンに変えられる。カウンタおよび位相変換器835と電圧−位相変換器840との出力は全位相加算
器880によって加算される。ステップ156で、所望により、位相領域積分の結果を時間領域積分結果に変えてもよい。撮像プロセスの必要なステップではないことを示すため、ステップ156は破線で示される。
【0090】
(CCD、CMOSおよびMOSベースのピクセル構造を含む)固体ピクセル構造の読出信号を得るための方法および装置が説明された。ピクセル構造は、少なくとも、出力ノードを備える感光素子、位相領域において出力ノード信号を積分するための手段、および位相領域積分値を読出すための手段を含む。このような構成により、センサに当たる電磁エネルギの強度に関わらず、撮像すべき画像の忠実な再生を生じることができる固体ピクセルが提供される。
【0091】
この発明のさまざまな実施例を説明して、ある構成要素およびプロセスステップを説明したが、その説明は例示のみのためのものであり、当業者は他の機能的な記述または付加的なステップおよび構成要素を追加することができ、したがって本発明は開示された特定の実施例に限定されるべきではないことが認められる。さまざまな例示的な要素がハードウェア、コンピュータ上で実行されるソフトウェアまたはその組合せで実現され得、本明細書中に開示のこの発明の概念から逸脱することなく、図示された実施例の変更例および修正例がなされ得る。したがって、この発明は添付の請求項の範囲および意味による場合を除き限定的に解釈されるべきではない。
【図面の簡単な説明】
【0092】
【図1】画像取得チェーンに含まれ得る例示的な構成要素を図示するブロック図である。
【図2】積分器の出力を図示するグラフの図である。
【図3】典型的なピクセル構造のブロック図である。
【図4】図4A−図4Cはダイナミックレンジの限界の影響を図示する、図3のも
【図5A】露光過剰の撮像のピクセル強度のヒストグラムの図である。
【図5B】露光不足の撮像のピクセル強度のヒストグラムの図である。
【図6】ダブルスロープ技術を用いて構築されたピクセル構造の応答曲線の図である。
【図7A】本発明のピクセル構造の応答曲線の図である。
【図7B】本発明の撮像された画像のピクセル強度の例示的なヒストグラムの図である。
【図8】ADCおよびDSPブロックの前にある、本発明のピクセル構造のブロック図である。
【図9】本発明の位相領域積分器の1つの実施例のブロック図である。
【図10A】発振器位相(9A)を図示し、本発明の信号積分能力を説明するのに用いられるグラフの図である。
【図10B】積分器出力信号(9B)を図示し、本発明の信号積分能力を説明するのに用いられるグラフの図である。
【図11】図11Aは図11Bに図示される発振器入力に応答して周波数が変わる調節可能な発振器波形を図示するグラフの図である。
【図12】低強度信号に対する量子化誤差の影響を図示するグラフの図である。
【図13】図13A−図13Dは一般的なVCO出力波形の図である。
【図14】図14Aおよび図14Bは本発明の位相アンラップメカニズムを図示するために与えられるグラフの図である。
【図15】位相領域積分器を含む本発明のセンサ素子の例示的なブロック図である。
【図16】図14の位相領域積分器によって撮像プロセスの間に行なわれ得るいくつかのステップを図示するために与えられるフロー図である。
【特許請求の範囲】
【請求項1】
ピクセル構造から高ダイナミックレンジ読出信号を得るための方法であって、
応答に関連する位相情報を用いて、入射する電磁放射に対する感光素子の応答の積分値を生成するステップを含む、方法。
【請求項2】
前記位相情報は、前記感光素子の前記応答を受け、かつ前記応答に従って周波数が変化する出力波形を与えるように結合される電圧制御発振器によって与えられる、請求項1に記載の方法。
【請求項3】
前記生成するステップは、前記出力波形の変化した位相を積算するステップを含む、請求項2に記載の方法。
【請求項4】
前記感光素子はある期間の間前記電磁放射に晒され、生成するステップは、前記期間の終わりに前記出力波形の位相を同定し、前記出力波形が変化する周期の合計を積算するステップをさらに含み、前記積分値は、前記位相と前記周期の合計によって定められる、請求項1に記載の方法。
【請求項5】
前記電磁放射の強度に従って前記電圧制御発振器の周波数を調節するステップをさらに含む、請求項2に記載の方法。
【請求項6】
電磁放射に応答して信号を生成するための感光素子と、
位相情報を用いて、前記感光素子に結合される、露出期間にわたる前記電磁放射に対する前記感光素子の前記応答を積分するための位相積分器とを備える、ピクセル構造。
【請求項7】
前記位相積分器は、前記感光素子からの前記信号の値に応答して出力波形を与えるように結合される発振器をさらに含む、請求項6に記載のピクセル構造。
【請求項8】
前記位相積分器は、積分期間の間の前記出力波形が変化した位相を積算するためのロジックを含む、請求項6に記載のピクセル構造。
【請求項9】
変化した位相を積算するための前記ロジックは、前記積分期間の始めと終わりの間の前記出力波形の位相の違いを同定するための前記ロジックを含む、請求項8に記載のピクセル構造。
【請求項10】
積算するための前記ロジックは、前記発振器が与える前記出力波形の周期の合計を積算するための積算器を含む、請求項8に記載のピクセル構造。
【請求項11】
前記発振器は、入力信号の強度に従って前記発振器の周波数を調節するための入力を含む、請求項7に記載のピクセル構造。
【請求項12】
前記発振器は電圧制御発振器である、請求項7に記載のピクセル構造。
【請求項13】
前記発振器は電流制御発振器である、請求項7に記載のピクセル構造。
【請求項14】
前記光に感度のある素子からの弱い入力信号に応答して大きな出力を発生するように適合される、請求項6に記載のピクセル構造。
【請求項15】
前記感光素子からの前記信号が大きい場合に飽和を回避するように適合される、請求項6に記載のピクセル構造。
【請求項16】
撮像する方法であって、
露出期間の間感光素子を電磁放射に晒してセンサ信号を生成するステップと、
前記露出期間の間の発振器波形の変化した位相を積算して積分器結果を与えるステップとを含み、前記発振器波形は前記センサ信号に応答して前記発振器によって発生される、方法。
【請求項1】
ピクセル構造から高ダイナミックレンジ読出信号を得るための方法であって、
応答に関連する位相情報を用いて、入射する電磁放射に対する感光素子の応答の積分値を生成するステップを含む、方法。
【請求項2】
前記位相情報は、前記感光素子の前記応答を受け、かつ前記応答に従って周波数が変化する出力波形を与えるように結合される電圧制御発振器によって与えられる、請求項1に記載の方法。
【請求項3】
前記生成するステップは、前記出力波形の変化した位相を積算するステップを含む、請求項2に記載の方法。
【請求項4】
前記感光素子はある期間の間前記電磁放射に晒され、生成するステップは、前記期間の終わりに前記出力波形の位相を同定し、前記出力波形が変化する周期の合計を積算するステップをさらに含み、前記積分値は、前記位相と前記周期の合計によって定められる、請求項1に記載の方法。
【請求項5】
前記電磁放射の強度に従って前記電圧制御発振器の周波数を調節するステップをさらに含む、請求項2に記載の方法。
【請求項6】
電磁放射に応答して信号を生成するための感光素子と、
位相情報を用いて、前記感光素子に結合される、露出期間にわたる前記電磁放射に対する前記感光素子の前記応答を積分するための位相積分器とを備える、ピクセル構造。
【請求項7】
前記位相積分器は、前記感光素子からの前記信号の値に応答して出力波形を与えるように結合される発振器をさらに含む、請求項6に記載のピクセル構造。
【請求項8】
前記位相積分器は、積分期間の間の前記出力波形が変化した位相を積算するためのロジックを含む、請求項6に記載のピクセル構造。
【請求項9】
変化した位相を積算するための前記ロジックは、前記積分期間の始めと終わりの間の前記出力波形の位相の違いを同定するための前記ロジックを含む、請求項8に記載のピクセル構造。
【請求項10】
積算するための前記ロジックは、前記発振器が与える前記出力波形の周期の合計を積算するための積算器を含む、請求項8に記載のピクセル構造。
【請求項11】
前記発振器は、入力信号の強度に従って前記発振器の周波数を調節するための入力を含む、請求項7に記載のピクセル構造。
【請求項12】
前記発振器は電圧制御発振器である、請求項7に記載のピクセル構造。
【請求項13】
前記発振器は電流制御発振器である、請求項7に記載のピクセル構造。
【請求項14】
前記光に感度のある素子からの弱い入力信号に応答して大きな出力を発生するように適合される、請求項6に記載のピクセル構造。
【請求項15】
前記感光素子からの前記信号が大きい場合に飽和を回避するように適合される、請求項6に記載のピクセル構造。
【請求項16】
撮像する方法であって、
露出期間の間感光素子を電磁放射に晒してセンサ信号を生成するステップと、
前記露出期間の間の発振器波形の変化した位相を積算して積分器結果を与えるステップとを含み、前記発振器波形は前記センサ信号に応答して前記発振器によって発生される、方法。
【図1】
【図2】
【図3】
【図4】
【図5A】
【図5B】
【図6】
【図7A】
【図7B】
【図8】
【図9】
【図10A】
【図10B】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図2】
【図3】
【図4】
【図5A】
【図5B】
【図6】
【図7A】
【図7B】
【図8】
【図9】
【図10A】
【図10B】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【公表番号】特表2009−509475(P2009−509475A)
【公表日】平成21年3月5日(2009.3.5)
【国際特許分類】
【出願番号】特願2008−532377(P2008−532377)
【出願日】平成18年9月21日(2006.9.21)
【国際出願番号】PCT/US2006/036794
【国際公開番号】WO2007/035861
【国際公開日】平成19年3月29日(2007.3.29)
【出願人】(508084940)アール・ジェイ・エス・テクノロジー・インコーポレイテッド (6)
【氏名又は名称原語表記】RJS TECHNOLOGY, INC.
【Fターム(参考)】
【公表日】平成21年3月5日(2009.3.5)
【国際特許分類】
【出願日】平成18年9月21日(2006.9.21)
【国際出願番号】PCT/US2006/036794
【国際公開番号】WO2007/035861
【国際公開日】平成19年3月29日(2007.3.29)
【出願人】(508084940)アール・ジェイ・エス・テクノロジー・インコーポレイテッド (6)
【氏名又は名称原語表記】RJS TECHNOLOGY, INC.
【Fターム(参考)】
[ Back to top ]