３ＤＭＭＩＣバラン及びその製造方法
３次元（３Ｄ）モノリシック集積回路（ＭＭＩＣ）バラン、及びその製造方法が提供される。螺旋状の一次巻線は、ギャップによって第２の一次巻線と間隔をおいて、実質的に整列された積層構成として配置され、バランを形成する。ギャップの媒体は、複数金属の処理を使用する場合には低誘電率材料、或いはウェハレベルパッケージング処理を使用する場合には空気とすることができる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、概括的にはエレクトロニクスに関し、より詳細には３次元（３Ｄ）マイクロ波モノリシック集積回路（MMIC、microwave monolithic integrated circuit）バラン、及びその製造方法に関する。
【背景技術】
【０００２】
バランは、平衡入力から不平衡出力への変換、またはその逆の変換のために、電気及び電子工学において広く用いられている。無線周波数（ＲＦ）及びマイクロ波モノリシック集積回路（ＭＭＩＣ）では、バランは一般に、例えばプッシュプル式の低雑音増幅器（ＬＮＡ）やダブルバランストミキサを設計するために用いられる。バランは、回路の全体的な性能の決定において最も重要な構成要素の１つとなる可能性がある。例えばそれは、プッシュプル構成の増幅器に対して高いリニアリティ性能を可能にする。さらに、多くの最新の電子システムは、軍事的用途でも商業的用途でも、かなり広い周波数帯域にわたって動作可能なバランを必要とする。しかし、報告されているＭＭＩＣの広帯域バランのほとんどは、オクターブ帯域またはそれより小さいものであり、高い挿入損失を伴う。
【０００３】
バランを含む典型的な設計は、同一面上に構成された一次巻線及び二次巻線を有している。動作可能ではあるが、こうした平面的なバランの設計は、低い自己共振周波数または大きい寄生容量のために、帯域幅がきわめて限られている。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
多くの技術的障害を克服するために、一定の広帯域バランを実装する必要がある。例えば通常のＭＭＩＣ処理におけるバランの設計は、バランの巻線の低い自己共振周波数（ＳＲＦ）並びに低いＱのために、しばしばかなりの制限を受ける。他の難点は、動作帯域をかなり低い周波数まで拡張するには巻線の巻き数を増やす必要があるため、それが難しいことである。巻き数が増えると、きわめて望ましくない寄生容量が生じ、それがバランの自己共振周波数を著しく低下させる。結果として、動作帯域幅が制限される。
【課題を解決するための手段】
【０００５】
本発明の一態様では、３次元（３Ｄ）マイクロ波モノリシック集積回路（ＭＭＩＣ）バランが提供される。３Ｄ ＭＭＩＣバランは、双螺旋状の二次巻線と、双螺旋状の一次巻線であって、双螺旋状の二次巻線が選択可能な距離を有するギャップによって該双螺旋状の一次巻線と間隔をおいて配置された積層構成として配置される双螺旋状の一次巻線とを備えている。ギャップは、双螺旋状の二次巻線と双螺旋状の一次巻線の両方の少なくとも実質的な領域にわたって広がっている。
【０００６】
本発明の他の態様では、３Ｄマイクロ波モノリシック集積回路（ＭＭＩＣ）バランが提供される。ＭＭＩＣバランは、第１のウェハの上に配設された二次巻線、及び第２のウェハの上に配設された一次巻線を備えている。第１及び第２のウェハは、二次巻線が選択可能な距離を有するエアギャップによって一次巻線と間隔をおいて配置された積層構成として配置される。
【０００７】
本発明のさらに他の態様では、３Ｄ ＭＭＩＣバランを形成する方法が提供される。その方法は、第１の面の上に双螺旋状の二次巻線を形成すること、及び、第１の面から実質的に平行であり、かつ第１の面からのギャップによって双螺旋部と間隔をおいて配置された第２の面の上に、双螺旋状の一次巻線を形成することを含み、双螺旋状の二次巻線及び双螺旋状の一次巻線は、実質的に積層構成として整列される。
【発明を実施するための最良の形態】
【０００８】
本発明は３次元（３Ｄ）ＭＭＩＣバラン及びその製造方法に関する。螺旋状の一次巻線がギャップによって二次巻線と間隔をおいて実質的に整列された積層構成として配置され、バランを形成する。ギャップの媒体は、複数金属の処理を使用する場合には低誘電率材料とすることができ、ウェハレベルパッケージング処理を使用する場合には空気とすることができる。
【０００９】
図１は、本発明の一態様による３次元（３Ｄ）ＭＭＩＣバラン１０の斜視図を示している。図１のバラン１０は、複数オクターブの帯域幅を発生させることができる、センタタップ式の差動広帯域バランである。バラン１０は、第１の面に沿って配設された双螺旋状の一次巻線１２、及び選択可能な距離Ｄを有するギャップ１５によって間隔をおいて配置された第２の面に沿って配設された、双螺旋状の二次巻線１４を含んでいる。第１の面は実質的に第２の面に対して平行であり、したがって、ギャップ１５は実質的に、双螺旋状の一次巻線１２と双螺旋状の二次巻線１４の両方の領域全体にわたって広がっている。一次巻線１２は、二次巻線１４の第１の螺旋部２２の上または下に積み重ねられ、実質的にそれと整列させた第１の螺旋部１６、及び二次巻線１４の第２の螺旋部２４の上または下に積み重ねられ、実質的にそれと整列させた第２の螺旋部１８を有している。螺旋状の一次巻線１２及び二次巻線１４が双螺旋状の構成であること並びにそれらが実質的に整列していることによって、一次巻線１２及び二次巻線１４の自己インダクタンス並びに相互インダクタンスが高められ、バランは高い周波数（例えば約２０ＧＨｚ）だけではなく、低い周波数（例えば１ＧＨｚ）でも動作することが可能になる。３Ｄ ＭＭＩＣバラン１０の３Ｄ積層構造によって、平坦な相手側部品に対する外面部がかなり小さくなる。
【００１０】
シングルエンド型の入力信号からディファレンシャル型の出力信号を与えるために、一次巻線１２は入力部２０を有し、二次巻線１４は、第１の出力部２６及び第２の出力部２８を有している。第２の出力部２８は、第１の出力部２６に与えられる出力信号から位相が１８０°ずれた出力信号を与える。巻線比は、ほぼ同じ入力インピーダンス及び出力インピーダンスを得るように調整することができる。積重ね構造の構成によって、バラン１０の寸法を小さくすることも可能であり、また所与のシステムの他のＭＭＩＣ回路と共にオンチップの形に集積することができる。例えば、一次巻線１２及び二次巻線１４は、約２００ミクロンから約４００ミクロンの幅、及び約２００ミクロンから約４００ミクロンの長さを有することができる。したがって、ＭＭＩＣ処理との適合性、低コスト及び信頼性によって、多くの電子システムに対して理想的な候補となる。
【００１１】
図２は、図１の双螺旋状の一次巻線１２の表面の平面図を示している。一次巻線１２は、双螺旋状の一次巻線１２の第１の螺旋部１６の第１の端部まで配線された入力部２０を含んでいる。双螺旋状の一次巻線の第１の螺旋部１６の第２の端部は、第２の螺旋部１８の第１の端部に結合されている。双螺旋状の一次巻線１２の第２の螺旋部１８の第２の端部は、接地面１７に結合されている。接地面１７は双螺旋状の一次巻線１２を囲み、双螺旋状の一次巻線１２を他の回路から電気的に分離している。
【００１２】
図３は、図１の双螺旋状の二次巻線１４の表面の平面図を示している。二次巻線１４は、接地面２５に結合された、第１の螺旋部２２の第１の端部及び第２の螺旋部２４の第１の端部を含んでいる。双螺旋状の二次巻線１４の第１の螺旋部２２の第２の端部は、第１の出力部２６として設けられている。双螺旋状の二次巻線１４の第２の螺旋部２４の第２の端部は、第２の出力部２８として設けられている。接地面２５は双螺旋状の二次巻線１４を囲み、双螺旋状の二次巻線１４を他の回路から電気的に分離している。
【００１３】
図１に示されるように、双螺旋状の一次巻線１２の表面は、距離Ｄのギャップ１５によって隔てられた双螺旋状の二次巻線１４の表面と向かい合っており、一次巻線１２の第１の螺旋部１６は、二次巻線１４の第１の螺旋部２２の上または下に積み重ねられ、実質的にそれと整列され、また一次巻線１２の第２の螺旋部１８は、二次巻線１４の第２の螺旋部２４の上または下に積み重ねられ、実質的にそれと整列されている。本発明の一態様では、複数金属のＭＭＩＣ処理において低誘電率材料を使用することによって、双螺旋状の二次巻線１４と双螺旋状の一次巻線１２の間にギャップ１５を形成することができる（例えば、約２ミクロンから１２ミクロン）。
【００１４】
本発明の他の態様では、一次巻線１２を第１のウェハの上に形成し、二次巻線１４を第２のウェハの上に形成するようにウェハレベルパッケージング（ＷＬＰ）を使用することによって、ギャップ１５を形成することができる。その場合、所望の周波数範囲に基づいてギャップ１５について選択された距離を得るように、第１及び第２のウェハをボンディングポストによって積み重ね、分離する。この実施形態では、一次巻線と二次巻線の間の誘電体は、誘電率が１である空気であり、一次巻線と二次巻線の間の寄生容量及びシャント容量を低減して、実質的に高い周波数と低い周波数の動作比が約１０：１から約２０：１（例えば１８：１）である、広帯域周波数バランの動作を可能にする。ギャップは、約２ミクロンから約１２ミクロンとすることができる。しかし所望の実装形態に基づいて、ギャップを１２ミクロンより大きくすることもできる。
【００１５】
ＷＬＰは、比較的新しいタイプのＭＭＩＣパッケージング技術であり、他の手法では得ることができない高性能の広帯域幅バランの設計を可能にする。ＷＬＰ技術では、２つのウェハは別々に製造される。それらは、ＩｎＰ、ＧａＮ、ＧａＡｓ、Ｓｉ、ＳｉＧｅ、石英または任意の有望な材料など、半導体材料または技術の任意の組合せを用いることができる。これにより、様々な半導体技術を利用して、様々な処理によって与えられる利点を十分に活用することが可能になる。次に２つのウェハは、実質的に正確に整列した状態で互いの表面に面して組み立てられる。２つのウェハは、ボンディングポストで一緒に接続される。結果として、これら２つのウェハの間にエアギャップが作成される。低誘電率媒体である空気を使用すると、寄生容量が低減される。寄生容量が低いほど、自己共振周波数（ＳＲＦ）は高く、挿入損失は低く、またＱは低くなり、従来の手法に比べてきわめて広い帯域幅が得られる。さらに、ウェハレベルパッケージングを使用すると、プリント配線板の手法と比べてより狭い許容誤差を得ることができるため、出力位相及び振幅平衡を著しく改善することができる。
【００１６】
図４は、本発明の一態様に従って、ウェハレベルパッケージングを使用して形成された３Ｄ ＭＭＩＣバラン４０を示している。一次巻線４６が第１のウェハ４２の上に製造され、二次巻線４８が第２のウェハ４４の上に製造されている。第１のウェハ４２、したがって一次巻線４６は、複数のボンディングポスト５０を使用して選択可能な距離Ｄを有するギャップ５２により、第２のウェハ４４、したがって二次巻線４８から隔てられている。ボンディングポストの高さは、距離Ｄを選択するように選択することが可能であり、またそれを用いて第１のウェハ４２を第２のウェハ４４に結合することができる。距離Ｄは、特定の実装形態に基づいて選択することができる。ウェハレベルパッケージングを使用すると、互いの上面に面して積み重ねられた２つの異なるウェハ上の一次巻線４６と二次巻線４８の間に、選択可能なエアギャップを設けることができる。
【００１７】
一次巻線及び二次巻線の実質的な部分にわたるエアギャップは、一次巻線と二次巻線の間に最適な誘電媒体を形成し、その結果、他の誘電媒体と比べて最も低い量のシャント容量及び寄生容量が得られる。エアギャップを、図１〜図３に示した双螺旋状の一次巻線及び双螺旋状の二次巻線のバラン構成と組み合わせて使用すると、実質的に高い周波数と低い周波数の動作比が約１０：１から約２０：１（例えば１８：１）になり、約２ミクロンから約１２ミクロンのエアギャップに対して複数オクターブの帯域幅を発生させることができる、センタタップ式の一定の差動広帯域バランが提供されることが見出されている。本発明の一態様では、ウェハレベルパッケージングによる双螺旋状のバラン構成は、約１ＧＨｚから約２０ＧＨｚで動作することが可能である。本発明の他の態様では、ウェハレベルパッケージングによる双螺旋状のバラン構成は、約５００ＭＨｚから約１０ＧＨｚで動作することが可能である。
【００１８】
ウェハレベルパッケージング手法の使用は、単一の一次巻線及び二次巻線のバラン構成、誘電媒体として選択可能なエアギャップを使用するインピーダンスバランなど、様々な異なるＭＭＩＣバランのタイプを製造するために採用することが可能であることを理解されたい。また、第１のウェハ４２及び第２のウェハ４４、或いはバランを用いてシングルチップ集積を電気的に実施する他のウェハの上に、他のタイプの動作可能な電気回路を製造することが可能であることを理解されたい。
【００１９】
図５は、本発明の一態様に従って、複数金属の処理を用いて製造された３Ｄの双螺旋状のバラン構成のバラン７０を示している。第１の誘電体層７４が、半導体基板７２の上に形成されている。例えば第１の誘電体層７４の上に金属を堆積させ、双螺旋状の二次巻線８０をエッチングすることによって、第１の誘電体層７４の上に双螺旋状の二次巻線８０が形成される。双螺旋状の二次巻線８０は、第１の出力部８６を備えた第１の螺旋部８２、及び第２の出力部８８を備えた第２の螺旋部８４を有している。第１の螺旋部８２及び第２の螺旋部８４は互いに隣接して配設され、また互いに電気的に分離されている。二次巻線８０の上には、双螺旋状の一次巻線９０と双螺旋状の二次巻線８０との間の所望のギャップに基づいて選択された厚みを有する第２の誘電体層７６が堆積されている。
【００２０】
例えば第２の誘電体層７６の上に金属を堆積させ、双螺旋状の一次巻線９０をエッチングすることによって、第２の誘電体層７６の上に双螺旋状の一次巻線９０が形成されている。双螺旋状の一次巻線９０は、入力部９８として設けられた第１の端部を備えた第１の螺旋部９２を有している。第１の螺旋部９２の第２の端部は、電気コネクタまたはトレース９６を介して第２の螺旋部９４の第１の端部に電気的に結合され、第２の螺旋部９４の第２の端部は接地面に結合されている。第１の螺旋部９２及び第２の螺旋部９４は互いに隣接して配設され、双螺旋状の一次巻線９０の第１の螺旋部９２は、双螺旋状の二次巻線８０の第１の螺旋部８２の上に配設され、実質的にそれと整列しており、また双螺旋状の一次巻線９０の第２の螺旋部９４は、双螺旋状の二次巻線８０の第２の螺旋部８４の上に配設され、実質的にそれと整列している。双螺旋状の一次巻線９０の上に第３の誘電体層７８を堆積させて、３Ｄの双螺旋構成のバラン７０の製造を完了する。第１のウェハ４２及び第２のウェハ４４、或いは双螺旋状のバラン構成のバラン７０に電気的に結合された他のウェハの上に、他の電気回路を製造することが可能であることを理解されたい。
【００２１】
前述の構造上及び機能上の特徴を考慮すると、図６〜図７を参照することによって本発明の様々な態様による方法がより適切に理解されるであろう。説明を簡潔にするために、図６〜図７の方法は連続的に実施するものとして図示及び記載されているが、本発明に従って幾つかの態様を異なる順序で、及び／または本明細書に図示及び記載されたものからの他の態様を同時に用いて実施することが可能であるため、本発明は示された順序によって限定されないことを理解及び認識されたい。さらに、本発明の態様による方法を実施するのに、示されたすべての特徴を必要としないこともある。
【００２２】
図６は、本発明の一態様に従って３Ｄ ＭＭＩＣバランを形成する方法を示している。１００では、第１のウェハの上にＭＭＩＣの一次巻線が製造される。１１０では、第２のウェハの上にＭＭＩＣの二次巻線が製造される。一次巻線及び二次巻線は、単螺旋構成または双螺旋構成とすることができる。１２０では、所望の実装形態に基づいてギャップ距離（例え、約２ミクロンから約１２ミクロン）が選択される。１３０では、第１のウェハ及び第２のウェハが、選択されたギャップ距離によって隔てられた一次巻線及び二次巻線のそれぞれの巻線を実質的に整列させるように積み重ねられ結合される。１４０では、ＭＭＩＣバランは、増幅器、ミキサまたは発振器などの回路の実装形態に組み込まれる。
【００２３】
図７は、本発明の一態様に従って、３Ｄ ＭＭＩＣバランを形成する他の方法を示している。２００では、第１の層の上にＭＭＩＣの双螺旋状の二次巻線が形成される。第１の層は、誘電体層の上に配設された金属層とすることができる。或いは、第１の層は第１のウェハとして存在することもできる。２１０では、所望の実装形態に基づいてギャップ距離が選択される。ギャップ内の媒体は、金属層の処理では低Κの誘電体、或いはウェハレベルパッケージング処理では空気とすることができる。次いで、その方法は２２０へ進む。２２０では、選択されたギャップ距離によって隔てられたＭＭＩＣの双螺旋状の二次巻線のそれぞれの巻線の上に実質的に整列され、積み重ねられた第２の層の上に、ＭＭＩＣの双螺旋状の一次巻線が形成される。第２の層は、ＭＭＩＣの双螺旋状の二次巻線の上に形成された誘電体層の上に配設された、金属層とすることができる。或いは、第２の層は、ボンドポストを介して第１のウェハの上に配設された第２のウェハとして存在することも可能であり、ボンドポストはそれらの間にエアギャップを形成する。
【００２４】
これまで記述してきたものは、本発明の実施形態である。もちろん、本発明を記述する目的で、構成要素または方法について考えられるすべての組合せを記述することはできないが、当業者には本発明についてさらに多くの組合せ及び変更が認識されるであろう。したがって本発明は、添付の特許請求の範囲の趣旨及び範囲内に含まれる、そうしたすべての代替形態、変更形態及び変形形態を包含するものである。
【図面の簡単な説明】
【００２５】
【図１】本発明の一態様による３Ｄ ＭＭＩＣバランの斜視図である。
【図２】図１の双螺旋状の一次巻線の表面の平面図である。
【図３】図１の双螺旋状の二次巻線の表面の平面図である。
【図４】本発明の一態様に従って、ウェハレベルパッケージングを使用して製造された３Ｄ ＭＭＩＣバランを示す図である。
【図５】本発明の一態様に従って、複数金属の処理を用いて製造された３Ｄの双螺旋状のバランを示す図である。
【図６】本発明の一態様に従って３Ｄ ＭＭＩＣバランを形成する方法を示す図である。
【図７】本発明の一態様に従って３Ｄ ＭＭＩＣバランを形成する他の方法を示す図である。
【技術分野】
【０００１】
本発明は、概括的にはエレクトロニクスに関し、より詳細には３次元（３Ｄ）マイクロ波モノリシック集積回路（MMIC、microwave monolithic integrated circuit）バラン、及びその製造方法に関する。
【背景技術】
【０００２】
バランは、平衡入力から不平衡出力への変換、またはその逆の変換のために、電気及び電子工学において広く用いられている。無線周波数（ＲＦ）及びマイクロ波モノリシック集積回路（ＭＭＩＣ）では、バランは一般に、例えばプッシュプル式の低雑音増幅器（ＬＮＡ）やダブルバランストミキサを設計するために用いられる。バランは、回路の全体的な性能の決定において最も重要な構成要素の１つとなる可能性がある。例えばそれは、プッシュプル構成の増幅器に対して高いリニアリティ性能を可能にする。さらに、多くの最新の電子システムは、軍事的用途でも商業的用途でも、かなり広い周波数帯域にわたって動作可能なバランを必要とする。しかし、報告されているＭＭＩＣの広帯域バランのほとんどは、オクターブ帯域またはそれより小さいものであり、高い挿入損失を伴う。
【０００３】
バランを含む典型的な設計は、同一面上に構成された一次巻線及び二次巻線を有している。動作可能ではあるが、こうした平面的なバランの設計は、低い自己共振周波数または大きい寄生容量のために、帯域幅がきわめて限られている。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
多くの技術的障害を克服するために、一定の広帯域バランを実装する必要がある。例えば通常のＭＭＩＣ処理におけるバランの設計は、バランの巻線の低い自己共振周波数（ＳＲＦ）並びに低いＱのために、しばしばかなりの制限を受ける。他の難点は、動作帯域をかなり低い周波数まで拡張するには巻線の巻き数を増やす必要があるため、それが難しいことである。巻き数が増えると、きわめて望ましくない寄生容量が生じ、それがバランの自己共振周波数を著しく低下させる。結果として、動作帯域幅が制限される。
【課題を解決するための手段】
【０００５】
本発明の一態様では、３次元（３Ｄ）マイクロ波モノリシック集積回路（ＭＭＩＣ）バランが提供される。３Ｄ ＭＭＩＣバランは、双螺旋状の二次巻線と、双螺旋状の一次巻線であって、双螺旋状の二次巻線が選択可能な距離を有するギャップによって該双螺旋状の一次巻線と間隔をおいて配置された積層構成として配置される双螺旋状の一次巻線とを備えている。ギャップは、双螺旋状の二次巻線と双螺旋状の一次巻線の両方の少なくとも実質的な領域にわたって広がっている。
【０００６】
本発明の他の態様では、３Ｄマイクロ波モノリシック集積回路（ＭＭＩＣ）バランが提供される。ＭＭＩＣバランは、第１のウェハの上に配設された二次巻線、及び第２のウェハの上に配設された一次巻線を備えている。第１及び第２のウェハは、二次巻線が選択可能な距離を有するエアギャップによって一次巻線と間隔をおいて配置された積層構成として配置される。
【０００７】
本発明のさらに他の態様では、３Ｄ ＭＭＩＣバランを形成する方法が提供される。その方法は、第１の面の上に双螺旋状の二次巻線を形成すること、及び、第１の面から実質的に平行であり、かつ第１の面からのギャップによって双螺旋部と間隔をおいて配置された第２の面の上に、双螺旋状の一次巻線を形成することを含み、双螺旋状の二次巻線及び双螺旋状の一次巻線は、実質的に積層構成として整列される。
【発明を実施するための最良の形態】
【０００８】
本発明は３次元（３Ｄ）ＭＭＩＣバラン及びその製造方法に関する。螺旋状の一次巻線がギャップによって二次巻線と間隔をおいて実質的に整列された積層構成として配置され、バランを形成する。ギャップの媒体は、複数金属の処理を使用する場合には低誘電率材料とすることができ、ウェハレベルパッケージング処理を使用する場合には空気とすることができる。
【０００９】
図１は、本発明の一態様による３次元（３Ｄ）ＭＭＩＣバラン１０の斜視図を示している。図１のバラン１０は、複数オクターブの帯域幅を発生させることができる、センタタップ式の差動広帯域バランである。バラン１０は、第１の面に沿って配設された双螺旋状の一次巻線１２、及び選択可能な距離Ｄを有するギャップ１５によって間隔をおいて配置された第２の面に沿って配設された、双螺旋状の二次巻線１４を含んでいる。第１の面は実質的に第２の面に対して平行であり、したがって、ギャップ１５は実質的に、双螺旋状の一次巻線１２と双螺旋状の二次巻線１４の両方の領域全体にわたって広がっている。一次巻線１２は、二次巻線１４の第１の螺旋部２２の上または下に積み重ねられ、実質的にそれと整列させた第１の螺旋部１６、及び二次巻線１４の第２の螺旋部２４の上または下に積み重ねられ、実質的にそれと整列させた第２の螺旋部１８を有している。螺旋状の一次巻線１２及び二次巻線１４が双螺旋状の構成であること並びにそれらが実質的に整列していることによって、一次巻線１２及び二次巻線１４の自己インダクタンス並びに相互インダクタンスが高められ、バランは高い周波数（例えば約２０ＧＨｚ）だけではなく、低い周波数（例えば１ＧＨｚ）でも動作することが可能になる。３Ｄ ＭＭＩＣバラン１０の３Ｄ積層構造によって、平坦な相手側部品に対する外面部がかなり小さくなる。
【００１０】
シングルエンド型の入力信号からディファレンシャル型の出力信号を与えるために、一次巻線１２は入力部２０を有し、二次巻線１４は、第１の出力部２６及び第２の出力部２８を有している。第２の出力部２８は、第１の出力部２６に与えられる出力信号から位相が１８０°ずれた出力信号を与える。巻線比は、ほぼ同じ入力インピーダンス及び出力インピーダンスを得るように調整することができる。積重ね構造の構成によって、バラン１０の寸法を小さくすることも可能であり、また所与のシステムの他のＭＭＩＣ回路と共にオンチップの形に集積することができる。例えば、一次巻線１２及び二次巻線１４は、約２００ミクロンから約４００ミクロンの幅、及び約２００ミクロンから約４００ミクロンの長さを有することができる。したがって、ＭＭＩＣ処理との適合性、低コスト及び信頼性によって、多くの電子システムに対して理想的な候補となる。
【００１１】
図２は、図１の双螺旋状の一次巻線１２の表面の平面図を示している。一次巻線１２は、双螺旋状の一次巻線１２の第１の螺旋部１６の第１の端部まで配線された入力部２０を含んでいる。双螺旋状の一次巻線の第１の螺旋部１６の第２の端部は、第２の螺旋部１８の第１の端部に結合されている。双螺旋状の一次巻線１２の第２の螺旋部１８の第２の端部は、接地面１７に結合されている。接地面１７は双螺旋状の一次巻線１２を囲み、双螺旋状の一次巻線１２を他の回路から電気的に分離している。
【００１２】
図３は、図１の双螺旋状の二次巻線１４の表面の平面図を示している。二次巻線１４は、接地面２５に結合された、第１の螺旋部２２の第１の端部及び第２の螺旋部２４の第１の端部を含んでいる。双螺旋状の二次巻線１４の第１の螺旋部２２の第２の端部は、第１の出力部２６として設けられている。双螺旋状の二次巻線１４の第２の螺旋部２４の第２の端部は、第２の出力部２８として設けられている。接地面２５は双螺旋状の二次巻線１４を囲み、双螺旋状の二次巻線１４を他の回路から電気的に分離している。
【００１３】
図１に示されるように、双螺旋状の一次巻線１２の表面は、距離Ｄのギャップ１５によって隔てられた双螺旋状の二次巻線１４の表面と向かい合っており、一次巻線１２の第１の螺旋部１６は、二次巻線１４の第１の螺旋部２２の上または下に積み重ねられ、実質的にそれと整列され、また一次巻線１２の第２の螺旋部１８は、二次巻線１４の第２の螺旋部２４の上または下に積み重ねられ、実質的にそれと整列されている。本発明の一態様では、複数金属のＭＭＩＣ処理において低誘電率材料を使用することによって、双螺旋状の二次巻線１４と双螺旋状の一次巻線１２の間にギャップ１５を形成することができる（例えば、約２ミクロンから１２ミクロン）。
【００１４】
本発明の他の態様では、一次巻線１２を第１のウェハの上に形成し、二次巻線１４を第２のウェハの上に形成するようにウェハレベルパッケージング（ＷＬＰ）を使用することによって、ギャップ１５を形成することができる。その場合、所望の周波数範囲に基づいてギャップ１５について選択された距離を得るように、第１及び第２のウェハをボンディングポストによって積み重ね、分離する。この実施形態では、一次巻線と二次巻線の間の誘電体は、誘電率が１である空気であり、一次巻線と二次巻線の間の寄生容量及びシャント容量を低減して、実質的に高い周波数と低い周波数の動作比が約１０：１から約２０：１（例えば１８：１）である、広帯域周波数バランの動作を可能にする。ギャップは、約２ミクロンから約１２ミクロンとすることができる。しかし所望の実装形態に基づいて、ギャップを１２ミクロンより大きくすることもできる。
【００１５】
ＷＬＰは、比較的新しいタイプのＭＭＩＣパッケージング技術であり、他の手法では得ることができない高性能の広帯域幅バランの設計を可能にする。ＷＬＰ技術では、２つのウェハは別々に製造される。それらは、ＩｎＰ、ＧａＮ、ＧａＡｓ、Ｓｉ、ＳｉＧｅ、石英または任意の有望な材料など、半導体材料または技術の任意の組合せを用いることができる。これにより、様々な半導体技術を利用して、様々な処理によって与えられる利点を十分に活用することが可能になる。次に２つのウェハは、実質的に正確に整列した状態で互いの表面に面して組み立てられる。２つのウェハは、ボンディングポストで一緒に接続される。結果として、これら２つのウェハの間にエアギャップが作成される。低誘電率媒体である空気を使用すると、寄生容量が低減される。寄生容量が低いほど、自己共振周波数（ＳＲＦ）は高く、挿入損失は低く、またＱは低くなり、従来の手法に比べてきわめて広い帯域幅が得られる。さらに、ウェハレベルパッケージングを使用すると、プリント配線板の手法と比べてより狭い許容誤差を得ることができるため、出力位相及び振幅平衡を著しく改善することができる。
【００１６】
図４は、本発明の一態様に従って、ウェハレベルパッケージングを使用して形成された３Ｄ ＭＭＩＣバラン４０を示している。一次巻線４６が第１のウェハ４２の上に製造され、二次巻線４８が第２のウェハ４４の上に製造されている。第１のウェハ４２、したがって一次巻線４６は、複数のボンディングポスト５０を使用して選択可能な距離Ｄを有するギャップ５２により、第２のウェハ４４、したがって二次巻線４８から隔てられている。ボンディングポストの高さは、距離Ｄを選択するように選択することが可能であり、またそれを用いて第１のウェハ４２を第２のウェハ４４に結合することができる。距離Ｄは、特定の実装形態に基づいて選択することができる。ウェハレベルパッケージングを使用すると、互いの上面に面して積み重ねられた２つの異なるウェハ上の一次巻線４６と二次巻線４８の間に、選択可能なエアギャップを設けることができる。
【００１７】
一次巻線及び二次巻線の実質的な部分にわたるエアギャップは、一次巻線と二次巻線の間に最適な誘電媒体を形成し、その結果、他の誘電媒体と比べて最も低い量のシャント容量及び寄生容量が得られる。エアギャップを、図１〜図３に示した双螺旋状の一次巻線及び双螺旋状の二次巻線のバラン構成と組み合わせて使用すると、実質的に高い周波数と低い周波数の動作比が約１０：１から約２０：１（例えば１８：１）になり、約２ミクロンから約１２ミクロンのエアギャップに対して複数オクターブの帯域幅を発生させることができる、センタタップ式の一定の差動広帯域バランが提供されることが見出されている。本発明の一態様では、ウェハレベルパッケージングによる双螺旋状のバラン構成は、約１ＧＨｚから約２０ＧＨｚで動作することが可能である。本発明の他の態様では、ウェハレベルパッケージングによる双螺旋状のバラン構成は、約５００ＭＨｚから約１０ＧＨｚで動作することが可能である。
【００１８】
ウェハレベルパッケージング手法の使用は、単一の一次巻線及び二次巻線のバラン構成、誘電媒体として選択可能なエアギャップを使用するインピーダンスバランなど、様々な異なるＭＭＩＣバランのタイプを製造するために採用することが可能であることを理解されたい。また、第１のウェハ４２及び第２のウェハ４４、或いはバランを用いてシングルチップ集積を電気的に実施する他のウェハの上に、他のタイプの動作可能な電気回路を製造することが可能であることを理解されたい。
【００１９】
図５は、本発明の一態様に従って、複数金属の処理を用いて製造された３Ｄの双螺旋状のバラン構成のバラン７０を示している。第１の誘電体層７４が、半導体基板７２の上に形成されている。例えば第１の誘電体層７４の上に金属を堆積させ、双螺旋状の二次巻線８０をエッチングすることによって、第１の誘電体層７４の上に双螺旋状の二次巻線８０が形成される。双螺旋状の二次巻線８０は、第１の出力部８６を備えた第１の螺旋部８２、及び第２の出力部８８を備えた第２の螺旋部８４を有している。第１の螺旋部８２及び第２の螺旋部８４は互いに隣接して配設され、また互いに電気的に分離されている。二次巻線８０の上には、双螺旋状の一次巻線９０と双螺旋状の二次巻線８０との間の所望のギャップに基づいて選択された厚みを有する第２の誘電体層７６が堆積されている。
【００２０】
例えば第２の誘電体層７６の上に金属を堆積させ、双螺旋状の一次巻線９０をエッチングすることによって、第２の誘電体層７６の上に双螺旋状の一次巻線９０が形成されている。双螺旋状の一次巻線９０は、入力部９８として設けられた第１の端部を備えた第１の螺旋部９２を有している。第１の螺旋部９２の第２の端部は、電気コネクタまたはトレース９６を介して第２の螺旋部９４の第１の端部に電気的に結合され、第２の螺旋部９４の第２の端部は接地面に結合されている。第１の螺旋部９２及び第２の螺旋部９４は互いに隣接して配設され、双螺旋状の一次巻線９０の第１の螺旋部９２は、双螺旋状の二次巻線８０の第１の螺旋部８２の上に配設され、実質的にそれと整列しており、また双螺旋状の一次巻線９０の第２の螺旋部９４は、双螺旋状の二次巻線８０の第２の螺旋部８４の上に配設され、実質的にそれと整列している。双螺旋状の一次巻線９０の上に第３の誘電体層７８を堆積させて、３Ｄの双螺旋構成のバラン７０の製造を完了する。第１のウェハ４２及び第２のウェハ４４、或いは双螺旋状のバラン構成のバラン７０に電気的に結合された他のウェハの上に、他の電気回路を製造することが可能であることを理解されたい。
【００２１】
前述の構造上及び機能上の特徴を考慮すると、図６〜図７を参照することによって本発明の様々な態様による方法がより適切に理解されるであろう。説明を簡潔にするために、図６〜図７の方法は連続的に実施するものとして図示及び記載されているが、本発明に従って幾つかの態様を異なる順序で、及び／または本明細書に図示及び記載されたものからの他の態様を同時に用いて実施することが可能であるため、本発明は示された順序によって限定されないことを理解及び認識されたい。さらに、本発明の態様による方法を実施するのに、示されたすべての特徴を必要としないこともある。
【００２２】
図６は、本発明の一態様に従って３Ｄ ＭＭＩＣバランを形成する方法を示している。１００では、第１のウェハの上にＭＭＩＣの一次巻線が製造される。１１０では、第２のウェハの上にＭＭＩＣの二次巻線が製造される。一次巻線及び二次巻線は、単螺旋構成または双螺旋構成とすることができる。１２０では、所望の実装形態に基づいてギャップ距離（例え、約２ミクロンから約１２ミクロン）が選択される。１３０では、第１のウェハ及び第２のウェハが、選択されたギャップ距離によって隔てられた一次巻線及び二次巻線のそれぞれの巻線を実質的に整列させるように積み重ねられ結合される。１４０では、ＭＭＩＣバランは、増幅器、ミキサまたは発振器などの回路の実装形態に組み込まれる。
【００２３】
図７は、本発明の一態様に従って、３Ｄ ＭＭＩＣバランを形成する他の方法を示している。２００では、第１の層の上にＭＭＩＣの双螺旋状の二次巻線が形成される。第１の層は、誘電体層の上に配設された金属層とすることができる。或いは、第１の層は第１のウェハとして存在することもできる。２１０では、所望の実装形態に基づいてギャップ距離が選択される。ギャップ内の媒体は、金属層の処理では低Κの誘電体、或いはウェハレベルパッケージング処理では空気とすることができる。次いで、その方法は２２０へ進む。２２０では、選択されたギャップ距離によって隔てられたＭＭＩＣの双螺旋状の二次巻線のそれぞれの巻線の上に実質的に整列され、積み重ねられた第２の層の上に、ＭＭＩＣの双螺旋状の一次巻線が形成される。第２の層は、ＭＭＩＣの双螺旋状の二次巻線の上に形成された誘電体層の上に配設された、金属層とすることができる。或いは、第２の層は、ボンドポストを介して第１のウェハの上に配設された第２のウェハとして存在することも可能であり、ボンドポストはそれらの間にエアギャップを形成する。
【００２４】
これまで記述してきたものは、本発明の実施形態である。もちろん、本発明を記述する目的で、構成要素または方法について考えられるすべての組合せを記述することはできないが、当業者には本発明についてさらに多くの組合せ及び変更が認識されるであろう。したがって本発明は、添付の特許請求の範囲の趣旨及び範囲内に含まれる、そうしたすべての代替形態、変更形態及び変形形態を包含するものである。
【図面の簡単な説明】
【００２５】
【図１】本発明の一態様による３Ｄ ＭＭＩＣバランの斜視図である。
【図２】図１の双螺旋状の一次巻線の表面の平面図である。
【図３】図１の双螺旋状の二次巻線の表面の平面図である。
【図４】本発明の一態様に従って、ウェハレベルパッケージングを使用して製造された３Ｄ ＭＭＩＣバランを示す図である。
【図５】本発明の一態様に従って、複数金属の処理を用いて製造された３Ｄの双螺旋状のバランを示す図である。
【図６】本発明の一態様に従って３Ｄ ＭＭＩＣバランを形成する方法を示す図である。
【図７】本発明の一態様に従って３Ｄ ＭＭＩＣバランを形成する他の方法を示す図である。
【特許請求の範囲】
【請求項１】
３次元（３Ｄ）モノリシック集積回路（ＭＭＩＣ）バランであって、
双螺旋状の二次巻線と、
選択可能な距離を有するギャップによって間隔をおいて前記双螺旋状の二次巻線が配置された積層構成として配置される双螺旋状の一次巻線とを備え、
前記ギャップが、前記双螺旋状の二次巻線と前記双螺旋状の一次巻線の両方の少なくとも実質的な領域にわたって広がることを特徴とする３Ｄ ＭＭＩＣバラン。
【請求項２】
前記ギャップ内の誘電媒体は低誘電率材料であることを特徴とする請求項１に記載のＭＭＩＣバラン。
【請求項３】
前記ギャップ内の誘電媒体は、誘電率が１である空気であることを特徴とする請求項１に記載のＭＭＩＣバラン。
【請求項４】
前記双螺旋状の二次巻線は第１の面内にあり、前記双螺旋状の一次巻線は、前記ギャップによって隔てられた前記第１の面に対して実質的に平行な第２の面内にあることを特徴とする請求項１に記載のＭＭＩＣバラン。
【請求項５】
前記双螺旋状の二次巻線は第１の螺旋部及び第２の螺旋部を有し、前記双螺旋状の一次巻線は、実質的に前記双螺旋状の二次巻線の前記第１の螺旋部の上に整列される第１の螺旋部、及び、実質的に前記双螺旋状の二次巻線の前記第２の螺旋部の上に整列される第２の螺旋部を有することを特徴とする請求項１に記載のＭＭＩＣバラン。
【請求項６】
前記双螺旋状の一次巻線の前記第１の螺旋部は、入力部として設けられた第１の端部、及び、前記双螺旋状の一次巻線の前記第２の螺旋部の第１の端部に結合された第２の端部を有し、前記双螺旋状の一次巻線の前記第２の螺旋部の第２の端部は接地面に結合され、前記双螺旋状の二次巻線の前記第１の螺旋部は第１の出力を与え、前記双螺旋状の二次巻線の前記第２の螺旋部は、前記第１の出力での位相から約１８０°ずれた第２の出力を与えることを特徴とする請求項５に記載のＭＭＩＣバラン。
【請求項７】
前記双螺旋状の一次巻線は第１のウェハの上に製造され、前記双螺旋状の二次巻線は第２のウェハの上に製造され、前記第１及び第２のウェハは積層構成として配置されて、前記双螺旋状の一次巻線を、エアギャップによって間隔をおいて配置された前記双螺旋状の二次巻線と実質的に整列させることを特徴とする請求項１に記載のＭＭＩＣバラン。
【請求項８】
前記バランは、約１０：１から約２０：１の高周波数と低周波数の動作比を有することを特徴とする請求項１に記載のＭＭＩＣバラン。
【請求項９】
前記双螺旋状の一次巻線及び前記双螺旋状の二次巻線は、約２００ミクロンから約４００ミクロンの幅、及び、約２００ミクロンから約４００ミクロンの長さを有することを特徴とする請求項１に記載のＭＭＩＣバラン。
【請求項１０】
前記選択可能なギャップ距離は、約２ミクロンから約１２ミクロンであることを特徴とする請求項１に記載のＭＭＩＣバラン。
【請求項１１】
３次元（３Ｄ）マイクロ波モノリシック集積回路（ＭＭＩＣ）バランであって、
第１のウェハの上に配設された二次巻線と、
第２のウェハの上に配設された一次巻線とを備え、
前記第１及び第２のウェハは、選択可能な距離を有するエアギャップによって前記二次巻線が前記一次巻線と間隔をおいて配置された積層構成として配置されることを特徴とする３Ｄ ＭＭＩＣバラン。
【請求項１２】
ＭＭＩＣの双螺旋状の一次巻線及び二次巻線が、実質的に整列されることを特徴とする請求項１１に記載のＭＭＩＣバラン。
【請求項１３】
前記バランは、実質的に整列したＭＭＩＣの単螺旋状の一次巻線及び二次巻線を有するインピーダンスバランであることを特徴とする請求項１１に記載のＭＭＩＣバラン。
【請求項１４】
前記第１のウェハ及び第２のウェハは積層構成として配置され、ボンディングポストを使用して、前記一次巻線をエアギャップによって間隔をおいて配置された前記二次巻線と実質的に整列させることを特徴とする請求項１１に記載のＭＭＩＣバラン。
【請求項１５】
前記エアギャップの前記選択可能な距離は約２ミクロンから約１２ミクロンであることを特徴とする請求項１１に記載のＭＭＩＣバラン。
【請求項１６】
３次元（３Ｄ）マイクロ波モノリシック集積回路（ＭＭＩＣ）バランを形成する方法であって、
第１の面の上に双螺旋状の二次巻線を形成するステップ、及び、
前記第１の面から実質的に平行で且つ前記第１の面からのギャップによって間隔をおいて配置された第２の面の上に双螺旋状の一次巻線を形成するステップ
を含み、
前記双螺旋状の二次巻線及び前記双螺旋状の一次巻線が、実質的に積層構成として整列されることを特徴とする方法。
【請求項１７】
前記二次巻線を形成するステップは、第１のウェハ上に該二次巻線を形成することを含み、
前記一次巻線を形成するステップは、第２のウェハ上に該一次巻線を形成することを含む
ことを特徴とする請求項１６に記載の方法。
【請求項１８】
前記第１のウェハと前記第２のウェハの間にエアギャップを形成するボンディングポストによって隔てられた積層配置として、前記第１のウェハ及び前記第２のウェハを配置するステップをさらに含むことを特徴とする請求項１７に記載の方法。
【請求項１９】
前記二次巻線を形成するステップは、複数金属の工程における第１の層上に前記双螺旋状の二次巻線を形成することを含み、
前記一次巻線を形成するステップは、前記ギャップを形成するための低誘電率材料によって前記第１の層と間隔をおいて配置された第２の層上に前記双螺旋状の一次巻線を形成することを含む
ことを特徴とする請求項１６に記載の方法。
【請求項２０】
前記ギャップは約２ミクロンから約１２ミクロンの選択可能な距離を有することを特徴とする請求項１６に記載の方法。
【請求項１】
３次元（３Ｄ）モノリシック集積回路（ＭＭＩＣ）バランであって、
双螺旋状の二次巻線と、
選択可能な距離を有するギャップによって間隔をおいて前記双螺旋状の二次巻線が配置された積層構成として配置される双螺旋状の一次巻線とを備え、
前記ギャップが、前記双螺旋状の二次巻線と前記双螺旋状の一次巻線の両方の少なくとも実質的な領域にわたって広がることを特徴とする３Ｄ ＭＭＩＣバラン。
【請求項２】
前記ギャップ内の誘電媒体は低誘電率材料であることを特徴とする請求項１に記載のＭＭＩＣバラン。
【請求項３】
前記ギャップ内の誘電媒体は、誘電率が１である空気であることを特徴とする請求項１に記載のＭＭＩＣバラン。
【請求項４】
前記双螺旋状の二次巻線は第１の面内にあり、前記双螺旋状の一次巻線は、前記ギャップによって隔てられた前記第１の面に対して実質的に平行な第２の面内にあることを特徴とする請求項１に記載のＭＭＩＣバラン。
【請求項５】
前記双螺旋状の二次巻線は第１の螺旋部及び第２の螺旋部を有し、前記双螺旋状の一次巻線は、実質的に前記双螺旋状の二次巻線の前記第１の螺旋部の上に整列される第１の螺旋部、及び、実質的に前記双螺旋状の二次巻線の前記第２の螺旋部の上に整列される第２の螺旋部を有することを特徴とする請求項１に記載のＭＭＩＣバラン。
【請求項６】
前記双螺旋状の一次巻線の前記第１の螺旋部は、入力部として設けられた第１の端部、及び、前記双螺旋状の一次巻線の前記第２の螺旋部の第１の端部に結合された第２の端部を有し、前記双螺旋状の一次巻線の前記第２の螺旋部の第２の端部は接地面に結合され、前記双螺旋状の二次巻線の前記第１の螺旋部は第１の出力を与え、前記双螺旋状の二次巻線の前記第２の螺旋部は、前記第１の出力での位相から約１８０°ずれた第２の出力を与えることを特徴とする請求項５に記載のＭＭＩＣバラン。
【請求項７】
前記双螺旋状の一次巻線は第１のウェハの上に製造され、前記双螺旋状の二次巻線は第２のウェハの上に製造され、前記第１及び第２のウェハは積層構成として配置されて、前記双螺旋状の一次巻線を、エアギャップによって間隔をおいて配置された前記双螺旋状の二次巻線と実質的に整列させることを特徴とする請求項１に記載のＭＭＩＣバラン。
【請求項８】
前記バランは、約１０：１から約２０：１の高周波数と低周波数の動作比を有することを特徴とする請求項１に記載のＭＭＩＣバラン。
【請求項９】
前記双螺旋状の一次巻線及び前記双螺旋状の二次巻線は、約２００ミクロンから約４００ミクロンの幅、及び、約２００ミクロンから約４００ミクロンの長さを有することを特徴とする請求項１に記載のＭＭＩＣバラン。
【請求項１０】
前記選択可能なギャップ距離は、約２ミクロンから約１２ミクロンであることを特徴とする請求項１に記載のＭＭＩＣバラン。
【請求項１１】
３次元（３Ｄ）マイクロ波モノリシック集積回路（ＭＭＩＣ）バランであって、
第１のウェハの上に配設された二次巻線と、
第２のウェハの上に配設された一次巻線とを備え、
前記第１及び第２のウェハは、選択可能な距離を有するエアギャップによって前記二次巻線が前記一次巻線と間隔をおいて配置された積層構成として配置されることを特徴とする３Ｄ ＭＭＩＣバラン。
【請求項１２】
ＭＭＩＣの双螺旋状の一次巻線及び二次巻線が、実質的に整列されることを特徴とする請求項１１に記載のＭＭＩＣバラン。
【請求項１３】
前記バランは、実質的に整列したＭＭＩＣの単螺旋状の一次巻線及び二次巻線を有するインピーダンスバランであることを特徴とする請求項１１に記載のＭＭＩＣバラン。
【請求項１４】
前記第１のウェハ及び第２のウェハは積層構成として配置され、ボンディングポストを使用して、前記一次巻線をエアギャップによって間隔をおいて配置された前記二次巻線と実質的に整列させることを特徴とする請求項１１に記載のＭＭＩＣバラン。
【請求項１５】
前記エアギャップの前記選択可能な距離は約２ミクロンから約１２ミクロンであることを特徴とする請求項１１に記載のＭＭＩＣバラン。
【請求項１６】
３次元（３Ｄ）マイクロ波モノリシック集積回路（ＭＭＩＣ）バランを形成する方法であって、
第１の面の上に双螺旋状の二次巻線を形成するステップ、及び、
前記第１の面から実質的に平行で且つ前記第１の面からのギャップによって間隔をおいて配置された第２の面の上に双螺旋状の一次巻線を形成するステップ
を含み、
前記双螺旋状の二次巻線及び前記双螺旋状の一次巻線が、実質的に積層構成として整列されることを特徴とする方法。
【請求項１７】
前記二次巻線を形成するステップは、第１のウェハ上に該二次巻線を形成することを含み、
前記一次巻線を形成するステップは、第２のウェハ上に該一次巻線を形成することを含む
ことを特徴とする請求項１６に記載の方法。
【請求項１８】
前記第１のウェハと前記第２のウェハの間にエアギャップを形成するボンディングポストによって隔てられた積層配置として、前記第１のウェハ及び前記第２のウェハを配置するステップをさらに含むことを特徴とする請求項１７に記載の方法。
【請求項１９】
前記二次巻線を形成するステップは、複数金属の工程における第１の層上に前記双螺旋状の二次巻線を形成することを含み、
前記一次巻線を形成するステップは、前記ギャップを形成するための低誘電率材料によって前記第１の層と間隔をおいて配置された第２の層上に前記双螺旋状の一次巻線を形成することを含む
ことを特徴とする請求項１６に記載の方法。
【請求項２０】
前記ギャップは約２ミクロンから約１２ミクロンの選択可能な距離を有することを特徴とする請求項１６に記載の方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公表番号】特表２００９−５０７４２６（Ｐ２００９−５０７４２６Ａ）
【公表日】平成２１年２月１９日（２００９．２．１９）
【国際特許分類】
【出願番号】特願２００８−５２９２５７（Ｐ２００８−５２９２５７）
【出願日】平成１８年８月３０日（２００６．８．３０）
【国際出願番号】ＰＣＴ／ＵＳ２００６／０３３９５４
【国際公開番号】ＷＯ２００７／０２７８４０
【国際公開日】平成１９年３月８日（２００７．３．８）
【出願人】（５０２２７０４５３）ノースロップ グラマン コーポレイション (31)
【Ｆターム（参考）】
【公表日】平成２１年２月１９日（２００９．２．１９）
【国際特許分類】
【出願日】平成１８年８月３０日（２００６．８．３０）
【国際出願番号】ＰＣＴ／ＵＳ２００６／０３３９５４
【国際公開番号】ＷＯ２００７／０２７８４０
【国際公開日】平成１９年３月８日（２００７．３．８）
【出願人】（５０２２７０４５３）ノースロップ グラマン コーポレイション (31)
【Ｆターム（参考）】
[ Back to top ]