ＣＭＯＳイメージセンサの単位ピクセル
【課題】小さな強度の光に対して高い感度を持つとともに、ウェルキャパシティとダイナミックレンジの大きな特性を持つＣＭＯＳイメージセンサの単位ピクセルを提供する。
【解決手段】フォトゲートノード207に印加する正の定電圧(ＶPG)を制御して第１フォトダイオード205のキャパシタンス(ＣPD)及び第２フォトダイオード206のキャパシタンス(ＣPG)の組合せによる非線型な集積キャパシタンス(Ｃint)を調節可能である。定電圧(ＶPG)を制御して、集積キャパシタンスが(Ｃnt)が第１及び第２フォトダイオードのキャパシタンスの和(ＣPD＋ＣPG)から第１フォトダイオード205のキャパシタンス(ＣPD)に変わる遷移電圧レベル(transition voltage level：ＶPG−ＶTH)であるフォトゲートノード207に印加する電圧(ＶPG)とフォトゲートの閾値電圧(ＶTH)との差を調節できる。
【解決手段】フォトゲートノード207に印加する正の定電圧(ＶPG)を制御して第１フォトダイオード205のキャパシタンス(ＣPD)及び第２フォトダイオード206のキャパシタンス(ＣPG)の組合せによる非線型な集積キャパシタンス(Ｃint)を調節可能である。定電圧(ＶPG)を制御して、集積キャパシタンスが(Ｃnt)が第１及び第２フォトダイオードのキャパシタンスの和(ＣPD＋ＣPG)から第１フォトダイオード205のキャパシタンス(ＣPD)に変わる遷移電圧レベル(transition voltage level：ＶPG−ＶTH)であるフォトゲートノード207に印加する電圧(ＶPG)とフォトゲートの閾値電圧(ＶTH)との差を調節できる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、イメージセンサの単位ピクセルに関し、特に、ＣＭＯＳイメージセンサの受光部を構成する単位ピクセルに関する。
【背景技術】
【０００２】
最近、ＣＭＯＳイメージセンサは、デジタルカメラ及び携帯電話などに広く用いられている。このようなＣＭＯＳイメージセンサの受光部である単位ピクセルには３−Ｔｒ単位ピクセル及び４−Ｔｒ単位ピクセルがある。
【０００３】
４−Ｔｒ単位ピクセルは、フォトダイオードより相対的に小さなキャパシタンスを持つＦＤ（電荷検出部）ノードで電荷を伝達するから、小さな強度の光に対して電圧変換效率が大きい(high sensitivity)という長所がある。また、読み取り方式(readout method)としてＣＤＳ(correlated double sampling)を完全に適用することができ、ピクセルのリセットノイズを完全に取り除くことができるという点から最近よく使われている。
【０００４】
４−Ｔｒ単位ピクセルの構造は４個のトランジスタを含むので、相対的にフォトダイオードの面積が小さくて実際に光を吸収する面積が相対的に小さい(low fill factor)。また、４−Ｔｒに使われるピンフォトダイオード(pinned photodiode)の特性上、光を受けることができる容量(ウェルキャパシティ：well capacity)が小さいから、ダイナミックレンジが小さいという短所がある。さらに、ピンフォトダイオードという低い暗電流特性を持つ特殊なダイオードを要するから、高い工程費用がかかる。また、ピンフォトダイオードの電圧ピンニング(voltage pinning)のために、２．８Ｖ以上の最小駆動電圧が必要であることから、低電圧による動作が困難であるという問題点がある。
【０００５】
３−Ｔｒ単位ピクセルの構造は３個のトランジスタを含むので、４−Ｔｒ単位ピクセルより相対的にフォトダイオードの面積を大きくすることができ、実際に光を吸収する面積が相対的に大きい(high fill factor)。よって、ウェルキャパシティが大きく、ダイナミックレンジが相対的に大きい。しかし、相対的に大きいフォトダイオードキャパシタンスを持つので、小さな強度の光に対して電圧変換效率が小さくて感度が低い(low sensitivity)という問題がある。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、上記従来技術の問題点を解決するためになされたもので、その目的は、小さな強度の光に対して高い感度を持つとともに、ウェルキャパシティとダイナミックレンジの大きな特性を持つ単位ピクセルを提供することである。
【課題を解決するための手段】
【０００７】
上記の目的を達成するため、本発明によるＣＭＯＳイメージセンサの単位ピクセルは、第１フォトダイオードを具備するＣＭＯＳイメージセンサの単位ピックセルにおいて、上記第１フォトダイオードのカソードにソースが接続されたフォトゲートトランジスタ；及び上記フォトゲートトランジスタのドレインにカソードが接続された第２フォトダイオードを更に具備し、フォトゲートに印加される正の定電圧(ＶPG)を制御し、上記第１フォトダイオードのキャパシタンス(ＣPD)及び第２フォトダイオードのキャパシタンス(ＣPG)の組合せによる非線型集積キャパシタンス(Cint)を調節可能であり、上記フォトゲートに印加される正の定電圧(ＶPG)を制御し、上記集積キャパシタンス(Ｃint)が第１及び第２フォトダイオードのキャパシタンスの和(ＣPD＋ＣPG)から第１フォトダイオードのキャパシタンス(ＣPD)に変わる遷移電圧レベル(transition voltage level:ＶPG−ＶTH)である上記フォトゲートに印加する電圧(ＶPG)と上記フォトゲートの閾値電圧(ＶTH)の差を調節可能であることを特徴とする。
また、第１フォトダイオード；ロウセレクタトランジスタ；ソースフォロワトランジスタ；及びリセットトランジスタを具備するＣＭＯＳイメージセンサの単位ピクセルにおいて、上記第１フォトダイオードのカソードにソースが接続されたフォトゲートトランジスタ；及び上記フォトゲートトランジスタのドレインにカソードが接続された第２フォトダイオードを更に備え、フォトゲートに印加される電圧(ＶPG)を制御して上記第１フォトダイオードのキャパシタンス(ＣPD)及び第２フォトダイオードのキャパシタンス(ＣPG)の組合せによる非線型集積キャパシタンス(Ｃint)を調節可能であり、上記フォトゲートに印加される電圧(ＶPG)を制御して、上記集積キャパシタンス(Ｃint)が第１及び第２フォトダイオードのキャパシタンスの和(ＣPD＋ＣPG)から第１フォトダイオードのキャパシタンス(ＣPD)に変わる遷移電圧レベル(transition voltage level:ＶPG−ＶTH)である上記フォトゲートに印加する電圧(ＶPG)と上記フォトゲートの閾値電圧(ＶTH)の差を調節可能であることを特徴とする。
上記単位ピクセルに所定強度以下の光が入射された場合、上記フォトゲートに印加される正の定電圧が低いほど遷移電圧レベルが減少し、上記減少した遷移電圧レベル(transition voltage level:ＶPG−ＶTH)によって存在する集積キャパシタンス(Ｃint)により感度が増加できるようにすることを特徴とする。
上記フォトゲートに印加される電圧を０Ｖまたは負の電圧とすることによって、所定強度以下の光が入射する場合、所定大きさ以下の集積キャパシタンス(Ｃint)を維持できるようにすることを特徴とする。
上記単位ピクセルに所定強度以上の光が入射された場合、上記フォトゲートに印加される正の定電圧が高いほど遷移電圧レベルが増加し、上記増加した遷移電圧レベルによって、存在する増加した集積キャパシタンス(Ｃint)によってウェルキャパシティが増加してダイナミックレンジが増加できるようにすることを特徴とする。
上記印加される正の定電圧は、駆動電圧以上であることを特徴とする。
上記非線型集積キャパシタンス(Ｃint)の特性によるウェルキャパシティの値によって、所定照度以上の光に対してピクセルの出力電圧特性が飽和せず、上記遷移電圧レベルより高集積ノード電圧(Ｖint)区間で存在する集積キャパシタンス(Ｃint)を持つ特性によって、所定強度以下の光が入射される時にピクセル出力電圧特性によって、所定照度以下の光に対する感度とダイナミックレンジを同時に向上させるために、上記フォトゲートに印加される正の定電圧を制御できることを特徴とする。
上記ピクセルに入射される光の強度によるピクセル出力電圧の程度に対する情報をフィードバックすることにより、上記フォトゲートに印加される電圧を自動的に調節して、感度とダイナミックレンジを自動的に調節可能であることを特徴とする。
リセットレベルを増加させて低電圧動作で出力電圧のダイナミックレンジを向上させるために、上記リセットトランジスタをＰＭＯＳで構成することを特徴とする。
上記ピクセル出力電圧のダイナミックレンジを増加させるために、上記ソースフォロワトランジスタは、上記ピクセルに含まれた閾値電圧が０ＶのＮＭＯＳであることを特徴とする。
上記ピクセル出力電圧のダイナミックレンジを増加させるため、上記ソースフォロワトランジスタは、上記ピクセルに含まれた閾値電圧が０ＶのＰＭＯＳであることを特徴とする。
【発明の効果】
【０００８】
本発明によるＣＭＯＳイメージセンサの単位ピクセルは、フォトゲートに印加される電圧を制御し、非線型的Ｃ−Ｖ特性によってＣＭＯＳイメージセンサの性能指数である感度とダイナミックレンジを同時に改善することができる。
また、本発明による単位ピクセルは、暗電流が既存構造に比べて５０%以上低減し、フォトゲートがフォトセンシング領域に使われているから、既存３−Ｔｒ構造に比べてＦＦ（フィルファクター）損失はなく、既存４−Ｔｒ構造に比べてＦＦが向上する。
また、本発明では工程の変化なく、フォトゲートをレイアウト上に含ませる簡単な作業だけで上記のような效果が得られる。すなわち本発明による単位ピクセルは既存の４−Ｔｒの工程費用に比べて、標準工程のみを使用することができるという長所がある。従って、本発明による単位ピクセルはＣＭＯＳイメージセンサの価格競争力を更に向上させることができる。
ＣＭＯＳ技術がディープサブミクロン(deep-submicron)に行きつつあり、４−Ｔｒ構造の光特性とＦＦを改善することが難しい。その理由は、工程が発達するほどドーピング密度(doping density)が高くなり、供給電圧が低くなるからである。すなわち、工程技術の発達と共に、既存の４−Ｔｒは低電圧動作が不可能になり、光特性も劣化するようになる。しかし、本発明により提案されたピクセル単位は比較的工程の発達に影響されない。その理由は、提案された構造は電気的に性能を最適化することができ、電気的な特性は工程の発達とともにほとんど維持することができるからである。従って、工程技術の発達と共に本発明により提案された構造は更に注目されようになる。
【発明を実施するための最良の形態】
【０００９】
以下、本発明の構成及び作用を添付した図面を参照して詳しく説明する。
各図面に図示された同一参照符号は、同一機能を遂行する構成要素を意味している。
【００１０】
図１は、３−Ｔｒ単位ピクセルを示す回路図である。３−Ｔｒ単位ピクセルは、フォトダイオードと三つのトランジスタを含む。図１に示すように、フォトダイオードに蓄積された電荷をゲートに入力し、電気信号として出力する、ドレインに電源電圧(ＶDD)が印加されるソースフォロワトランジスタ(source follower transistor：ＭＤ)、ソースフォロワトランジスタ(ＭＤ)のソースと単位画素出力端の間に接続されてスイッチングでアドレシングを行なう選択トランジスタ(select transistor：ＭＳ)、ソースフォロワトランジスタ(ＭＤ)とフォトダイオードの間に接続されて次の信号検出のためにフォトダイオードの電荷をリセットするためのリセットトランジスタ(reset transistor：ＭＲ)を含む。 図面でＣpはフォトダイオードのキャパシタンスであり、説明されないもう１つトランジスタは、バイアス電圧によって駆動されるピクセル単位に含まれない周辺回路である。
【００１１】
図２は、本発明による能動単位ピクセルを示す回路図と非線型的なキャパシタンス−電圧特性を示す図面である。
本発明は、第１フォトダイオードを具備するＣＭＯＳイメージの単位ピクセルにおいて、第１フォトダイオードのカソードにソースが接続されたフォトゲートトランジスタ；及びフォトゲートトランジスタのドレインにカソードが接続された第２フォトダイオードを更に具備する。第１フォトダイオード及び第２フォトダイオードから発生するキャパシタンスの組合せによって、非線型な集積キャパシタンス(integration capacitance：Ｃint)が発生する。集積キャパシタンス(Ｃint)は、フォトゲートに印加される電圧の高低によって制御可能である。
【００１２】
図２Ａに示すように、本発明による単位ピクセルは、第１フォトダイオード(205)、ロウセレクタトランジスタ(210)、ソースフォロワトランジスタ(202)及びリセットトランジスタ(211)を具備する３−Ｔｒ単位ピクセルを基に、第１フォトダイオード(205)のカソードにソースが接続されたフォトゲートトランジスタ(212)、及びフォトゲートトランジスタ(212)のドレインにカソードが接続された第２フォトダイオード(206)を更に具備している。
【００１３】
本発明による単位ピクセルおいて、キャパシタンスの和は、第１フォトダイオード(205)のキャパシタンス(ＣPD)と第２フォトダイオードのキャパシタンス(ＣPG)の組合せ(Ｃint)から図２Ｂに示されるように同様に非線型的になる(図８参照)。図２Ｂに示すように、フォトゲート(図３の314参照)に印加される電圧を変化させて、フォトゲート(図３の314参照)に印加する電圧(ＶPG)とフォトゲート(図３の314参照)の閾値電圧(ＶTH)との差異すなわち遷移電圧レベルを調整して非線型な集積キャパシタンス(Ｃint)を調節することができる。図２Ｂに示すように、集積キャパシタンス(Ｃint)が第１及び第２フォトダイオードから発生するキャパシタンスの和(ＣPD＋ＣPG)から第１フォトダイオードから発生するキャパシタンス(ＣPD)に変わるところの電圧は、遷移電圧レベルであることが分かる。本発明による単位ピクセルによれば、フォトゲートに印加する電圧を制御し、遷移電圧レベルを調節することができる。
【００１４】
本発明による単位ピクセルは、既存の３−Ｔｒ単位ピクセルと同一なレイアウト方式にて駆動されるが、フォトゲート(図３の314)に正の電圧が印加されるという点で相違する。
【００１５】
集積ノード(integration node：208)には、リセットゲートノード(209)に印加されるリセットパルスによって、リセット電圧レベル(Ｖreset)が印加される。フォトゲート(207)に印加される電圧(ＶPG)は、０＜ＶPG＜(Ｖreset−ＶTH)の条件を満足するように設定する。ここでＶTHは、フォトゲート(図３の314)の閾値電圧である。
【００１６】
リセット動作後、ピクセルの動作は、集積フェーズ(integration phase)へ入るようになる。集積フェーズが進行する集積タイム(tint)の間にピクセルの集積ノード電圧レベル(Ｖint)は、ピクセルに入射される光の強度に比例する程度、リセット電圧レベル(Ｖreset)以下に電圧降下が発生する。この時、集積ノード電圧レベル(Ｖint)がＶPG−ＶTH(遷移電圧レベル)より高い水準にある場合、ピンチオフ(pinch off)によってフォトゲートチャンネルが集積ノード(208)に接続されることができない。従って、図２Ａに示されたＣPG(depletion-layer capacitance of the photodiode 206)と接続されることができない。このため、図２ＢのＣ−Ｖ特性曲線に示されているように、Ｃint＝ＣPDになる。
【００１７】
一方、Ｖintが遷移電圧レベル(ＶPG−ＶTH)より低い水準に到逹する場合、フォトゲートのチャンネルが集積ノード(207)に接続されるので、ＣPGはＣPDに接続される。このため、図２ＢのＣ−Ｖ特性曲線のように集積キャパシタンス(Ｃint)は、ＣPG＋ＣPDという大きな値になる。
【００１８】
このように、図２Ｂに示されているＣ−Ｖ特性曲線と共にＶPG−ＶTHの遷移電圧レベルを有する非線型的ダイナミックなＣ−Ｖ特性が得られる。また、フォトゲート(図３の314)に印加する電圧が高くなるほど遷移電圧レベル(ＶPG−ＶTH)が増加するので、フォトゲート(図３の314)に印加する電圧を制御してＣ−Ｖ特性を電気的に変化させることができる。この場合、ピクセルに入射される光の強度によってピクセル出力電圧の程度に対する情報をフィードバックすることで、フォトゲートに印加される電圧を自動的に調節できるように構成することができる。
【００１９】
また、本発明による単位ピクセルによれば、フォトゲートに印加される電圧を０Ｖまたは負の電圧にすることによって、所定の大きさ以下の集積キャパシタンス(Ｃint)を維持することができる。
【００２０】
【数１】
【００２１】
上記数式１に示すように、感度(Ｓ)は、集積キャパシタンス(Ｃint)と反比例関係を持っている。図２に示されているように、遷移電圧レベル(ＶPG−ＶTH)からリセット電圧レベル(Ｖreset)まで小さいＣintを有するので、小さい強度の光に対して高い感度を持つことになる。また、フォトゲート(図３の314)に印加する電圧を低く維持するほど小さいＣintの区間が広くなることにより、広い区間で高い感度を持つことが数式１によって分かる。このように、本発明による単位ピクセルは、フォトゲート(図３の314)に印加する電圧を調節することによって、感度を電気的に調節することができる。
【００２２】
【数２】
【００２３】
フォトゲート(314)に印加する電圧(ＶPG)を増加させることにより、図２Ｂに示されているように遷移電圧レベルが増加することになり、その結果Ｃintの大きい区間が広くなりつつ、ウェルキャパシティ(ＱWELL)を増加させることができることが、数式２によって分かる（図６参照)。
【００２４】
【数３】
【００２５】
数式２に示されているウェルキャパシティ(ＱWELL)が増加した場合に、数式３に示されているように、ダイナミックレンジ（ＤＲ）が増加することになる。本発明によるピクセル単位において、フォトゲート(図３の314)はフォトダイオードを囲む構造に設計されている(図７参照)。これは、暗電流(ＩDARK)の主な要因になるフィールドオキサイド(field oxide)及びＳＴＩ(Shallow Trench Isolation)からフォトダイオードを隔離するためである。従って、本発明による単位ピクセルの暗電流が減少することになる。数式３により、暗電流の減少はダイナミックレンジを向上させるもうひとつの要素になることが分かる。
【００２６】
また、フォトゲート(図３の314)に駆動電圧以上の電圧を印加することによって、ダイナミックレンジが増加するように本発明を具現することができる。
本発明による単位ピクセルによると、フォトゲート(図３の314)に印加される正の定電圧を適切な水準にした場合、非線型的な集積キャパシタンス(Ｃint)によって既存の３−Ｔｒ構造に比べてウェルキャパシティ(ＱWELL)が増加されて高照度（強い）光に対してピクセル出力電圧特性が飽和しない(図１０参照)。一方、遷移電圧レベルより高い集積ノード電圧(Ｖint)区間で存在する既存の３−Ｔｒ構造に比べて減少した集積キャパシタンス(Ｃint)を持つ特性により、低照度（弱い）光が入射される時のピクセル出力電圧特性が既存の３−Ｔｒ構造に比べて大きな傾きを持つようになる(図９参照)。従って、フォトゲート(図３の314)に印加される正の定電圧を適切な水準にすることで、低照度の感度とダイナミックレンジとを同時に増加させるように具現することができる。
【００２７】
図３は、本発明による単位ピクセルのレイアウトを示す図面である。図３に示すように、フォトセンシングエリア(photosensing area)は、フォトダイオード(311)とフォトゲート(314)からなる。従って、本発明による単位ピクセルはフォトダイオードのみからなる既存の３−Ｔｒ単位ピクセルと同一のフィルファクター(fill factor)を持つ。
【００２８】
また、本発明による単位ピクセルは、既存の３−Ｔｒ単位ピクセルと同一のリードアウト方式で駆動される。本発明による単位ピクセルはフォトゲート(314)に正の電圧が印加されるという点で既存の３−Ｔｒ単位ピクセルと異なるが、フォトゲートに０Ｖ又は負の電圧を印加することにより、所定の大きさ以下の集積キャパシタンス(Ｃint)が維持できるように具現される(図２の説明参照)。
【００２９】
遷移電圧レベルより高い電圧区間でピクセル単位の集積キャパシタンス(Ｃint)が小さい理由は、図３に示すように、単位ピクセルのフォトダイオードの面積が既存の構造より２倍以上小さいためである。また、遷移電圧レベルより低い電圧区間で集積キャパシタンス(Ｃint)が大きい理由は、フォトゲートによるＣPGの単位面積当たりのキャパシタンスがフォトダイオードのみ存在する既存構造の単位面積当たりのキャパシタンスより大きいためである(図８参照)。
【００３０】
図４は、本発明による単位ピクセルのフォトゲート電圧(ＶPG)に対する集積キャパシタンス−集積ノード電圧特性の測定結果を示す図面であって、既存構造の単位ピクセルのキャパシタンス−電圧特性の測定結果と比べて示すものである。この図を参照すると、フォトゲート電圧(ＶPG)の増加に応じて遷移電圧レベルが増加することを測定結果から確認できる。
【００３１】
図５は、本発明による単位ピクセルのフォトゲート電圧(ＶPG)に対する感度の測定結果を示す図面であって、既存構造の単位ピクセルの感度と比べて示している。入射された光の強度は１０Luxと１２２Luxである。この図から、フォトゲート電圧(ＶPG)を減少させることによって、本発明による単位ピクセルの感度が増加していることが分り、最大値が既存構造に比べて２倍程度増加していることが分かる。また、感度は、フォトゲート電圧(ＶPG)を変化させることにより、電気的に調節できるということが測定結果を通じて分かる。
【００３２】
図６は、本発明による単位ピクセルのフォトゲート電圧(ＶPG)に対するダイナミックレンジ及び電荷蓄積容量（ウェルキャパシティ）の測定結果を示す図面であり、既存構造の単位ピクセルのダイナミックレンジ及び電荷蓄積用量と比べて示している。この図から、フォトゲート電圧(ＶPG)の増加に応じて、ウェルキャパシティ(Ｑwell)及びダイナミックレンジが増加していることが分かる。また、本発明による単位ピクセルは、既存構造の単位ピクセルに比べて最大１０ｄＢ以上のダイナミックレンジを持つことが分かる。
【００３３】
図７は、本発明による単位ピクセルのフォトゲート電圧に対する暗電流の測定結果を示す図面であって、既存構造の単位ピクセルの暗電流と比べて示している。この図から、本発明による単位ピクセルは暗電流が既存構造に比べて５０%以上減少していることが分かる。このような結果は、前述したように、フォトゲートによって、暗電流の主な要因になるフィールドオキサイド及びＳＴＩからフォトダイオードを隔離したからである。また、前述したように、このような暗電流の減少はダイナミックレンジの増加の一要因になる(数式３ 参照)。
【００３４】
図８は、本発明による単位ピクセルのキャパシタンス−電圧特性の測定結果を示す図面であって、図４において、ＶPG＝２．７５Ｖである場合に該当するＣ−Ｖ特性曲線を示すものである。この図から、ＶPG＝２．７５Ｖである場合に遷移電圧レベルが２Ｖの値を持つことが分かる。また、Ｖint＝２Ｖを基準で既存構造のＣintに比べて２倍小さい値と１．５倍大きい値を持つ非線型的特性を示している。
【００３５】
Ｖint＝２Ｖより高い電圧区間で本発明による単位ピクセルのＣintが２倍以上小さい理由は、図３に示すように、ピクセル単位のフォトダイオードの面積が既存の構造より２倍以上小さいためである。一方、Ｖint＝２Ｖより低い電圧区間で集積キャパシタンス(Ｃint)の大きい理由は、フォトゲートによるＣPGの単位面積当たりのキャパシタンスがフォトダイオードのみ存在する既存構造の単位面積当たりのキャパシタンスより大きいためである。
【００３６】
図９及び図１０は、本発明による単位ピクセルのピクセル出力電圧波形を既存の構造の単位ピクセルと比べて示しており、ＶPG＝２．７５Ｖに該当するピクセル出力電圧の波形をＣ−Ｖ特性とともに示すことにより、本発明による非線型的Ｃ−Ｖ特性のピクセル出力電圧波形への影響を分かりやすく示している。
【００３７】
図９を参照すると、遷移電圧レベルである２Ｖより高い電圧区間で示される小さいＣintによって、本発明による単位ピクセルは低照度(１０Lux)で感度が向上していることが分かる。また、図１０を参照すると、光の強度が強い５００Luxの場合、遷移電圧レベルである２Ｖより低い電圧区間で示される大きいＣintによって、出力電圧の減衰が鈍化されていることが分かる。このような結果により、本発明による単位ピクセルはダイナミックレンジが既存構造より向上していることを確認することができる。
【００３８】
また、本発明によるイメージセンサの単位ピクセルは、リセットレベルを増加させて低電圧動作で出力電圧のダイナミックレンジを向上させるため、リセットトランジスタをＰＭＯＳで構成することができる。この場合、ソースフォロワトランジスタはピクセルに含まれた閾値電圧が０ＶであるＮＭＯＳまたはＰＭＯＳで製作することができる。
【００３９】
以上図面と明細書から最適実施例を開示した。ここで特定の用語が使用されているが、これは単に本発明を説明するための目的から使われたものであり、意味限定や特許請求範囲に記載された本発明の範囲を制限するために使われたものではない。従って、本技術分野の通常の知識を有する者であれば、これから多様な変形及び均等な他の実施例ができることが理解できる。従って、本発明の技術的保護範囲は添付された特許請求範囲の技術的思想によって定めなければならない。
【図面の簡単な説明】
【００４０】
【図１】３−Ｔｒ単位ピクセルを示す回路図である。
【図２】本発明による能動単位ピクセルを示す回路図と非線型的キャパシタンス−電圧特性を示す図面である。
【図３】本発明による単位ピクセルのレイアウトを示す図面である。
【図４】本発明による単位ピクセルのフォトゲート電圧に対するキャパシタンス−電圧特性の測定結果を示す図面である。
【図５】本発明による単位ピクセルのフォトゲート電圧に対する感度の測定結果を示す図面である。
【図６】本発明による単位ピクセルのフォトゲート電圧に対するダイナミックレンジと電荷蓄積用量の測定結果を示す図面である。
【図７】本発明による単位ピクセルのフォトゲート電圧に対する暗電流の測定結果を示す図面である。
【図８】本発明による単位ピクセルのキャパシタンス−電圧特性の測定結果を示す図面である。
【図９】本発明によるピクセル単位のピクセル出力電圧波形を示す図面である。
【図１０】本発明によるピクセル単位のピクセル出力電圧波形を示す図面である。
【符号の説明】
【００４１】
201・・・駆動電圧、202・・・ソースフォロワ、203・・・ロウセレクタゲート、204・・・ピクセル出力ノード、205・・・第１フォトダイオード、206・・・第２フォトダイオード、207・・・フォトゲートノード、208・・・集積ノード、209・・・リセットゲート、210・・・ロウセレクトトランジスタ、211・・・リセットトランジスタ、212・・・フォトゲートトランジスタ。
【技術分野】
【０００１】
本発明は、イメージセンサの単位ピクセルに関し、特に、ＣＭＯＳイメージセンサの受光部を構成する単位ピクセルに関する。
【背景技術】
【０００２】
最近、ＣＭＯＳイメージセンサは、デジタルカメラ及び携帯電話などに広く用いられている。このようなＣＭＯＳイメージセンサの受光部である単位ピクセルには３−Ｔｒ単位ピクセル及び４−Ｔｒ単位ピクセルがある。
【０００３】
４−Ｔｒ単位ピクセルは、フォトダイオードより相対的に小さなキャパシタンスを持つＦＤ（電荷検出部）ノードで電荷を伝達するから、小さな強度の光に対して電圧変換效率が大きい(high sensitivity)という長所がある。また、読み取り方式(readout method)としてＣＤＳ(correlated double sampling)を完全に適用することができ、ピクセルのリセットノイズを完全に取り除くことができるという点から最近よく使われている。
【０００４】
４−Ｔｒ単位ピクセルの構造は４個のトランジスタを含むので、相対的にフォトダイオードの面積が小さくて実際に光を吸収する面積が相対的に小さい(low fill factor)。また、４−Ｔｒに使われるピンフォトダイオード(pinned photodiode)の特性上、光を受けることができる容量(ウェルキャパシティ：well capacity)が小さいから、ダイナミックレンジが小さいという短所がある。さらに、ピンフォトダイオードという低い暗電流特性を持つ特殊なダイオードを要するから、高い工程費用がかかる。また、ピンフォトダイオードの電圧ピンニング(voltage pinning)のために、２．８Ｖ以上の最小駆動電圧が必要であることから、低電圧による動作が困難であるという問題点がある。
【０００５】
３−Ｔｒ単位ピクセルの構造は３個のトランジスタを含むので、４−Ｔｒ単位ピクセルより相対的にフォトダイオードの面積を大きくすることができ、実際に光を吸収する面積が相対的に大きい(high fill factor)。よって、ウェルキャパシティが大きく、ダイナミックレンジが相対的に大きい。しかし、相対的に大きいフォトダイオードキャパシタンスを持つので、小さな強度の光に対して電圧変換效率が小さくて感度が低い(low sensitivity)という問題がある。
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明は、上記従来技術の問題点を解決するためになされたもので、その目的は、小さな強度の光に対して高い感度を持つとともに、ウェルキャパシティとダイナミックレンジの大きな特性を持つ単位ピクセルを提供することである。
【課題を解決するための手段】
【０００７】
上記の目的を達成するため、本発明によるＣＭＯＳイメージセンサの単位ピクセルは、第１フォトダイオードを具備するＣＭＯＳイメージセンサの単位ピックセルにおいて、上記第１フォトダイオードのカソードにソースが接続されたフォトゲートトランジスタ；及び上記フォトゲートトランジスタのドレインにカソードが接続された第２フォトダイオードを更に具備し、フォトゲートに印加される正の定電圧(ＶPG)を制御し、上記第１フォトダイオードのキャパシタンス(ＣPD)及び第２フォトダイオードのキャパシタンス(ＣPG)の組合せによる非線型集積キャパシタンス(Cint)を調節可能であり、上記フォトゲートに印加される正の定電圧(ＶPG)を制御し、上記集積キャパシタンス(Ｃint)が第１及び第２フォトダイオードのキャパシタンスの和(ＣPD＋ＣPG)から第１フォトダイオードのキャパシタンス(ＣPD)に変わる遷移電圧レベル(transition voltage level:ＶPG−ＶTH)である上記フォトゲートに印加する電圧(ＶPG)と上記フォトゲートの閾値電圧(ＶTH)の差を調節可能であることを特徴とする。
また、第１フォトダイオード；ロウセレクタトランジスタ；ソースフォロワトランジスタ；及びリセットトランジスタを具備するＣＭＯＳイメージセンサの単位ピクセルにおいて、上記第１フォトダイオードのカソードにソースが接続されたフォトゲートトランジスタ；及び上記フォトゲートトランジスタのドレインにカソードが接続された第２フォトダイオードを更に備え、フォトゲートに印加される電圧(ＶPG)を制御して上記第１フォトダイオードのキャパシタンス(ＣPD)及び第２フォトダイオードのキャパシタンス(ＣPG)の組合せによる非線型集積キャパシタンス(Ｃint)を調節可能であり、上記フォトゲートに印加される電圧(ＶPG)を制御して、上記集積キャパシタンス(Ｃint)が第１及び第２フォトダイオードのキャパシタンスの和(ＣPD＋ＣPG)から第１フォトダイオードのキャパシタンス(ＣPD)に変わる遷移電圧レベル(transition voltage level:ＶPG−ＶTH)である上記フォトゲートに印加する電圧(ＶPG)と上記フォトゲートの閾値電圧(ＶTH)の差を調節可能であることを特徴とする。
上記単位ピクセルに所定強度以下の光が入射された場合、上記フォトゲートに印加される正の定電圧が低いほど遷移電圧レベルが減少し、上記減少した遷移電圧レベル(transition voltage level:ＶPG−ＶTH)によって存在する集積キャパシタンス(Ｃint)により感度が増加できるようにすることを特徴とする。
上記フォトゲートに印加される電圧を０Ｖまたは負の電圧とすることによって、所定強度以下の光が入射する場合、所定大きさ以下の集積キャパシタンス(Ｃint)を維持できるようにすることを特徴とする。
上記単位ピクセルに所定強度以上の光が入射された場合、上記フォトゲートに印加される正の定電圧が高いほど遷移電圧レベルが増加し、上記増加した遷移電圧レベルによって、存在する増加した集積キャパシタンス(Ｃint)によってウェルキャパシティが増加してダイナミックレンジが増加できるようにすることを特徴とする。
上記印加される正の定電圧は、駆動電圧以上であることを特徴とする。
上記非線型集積キャパシタンス(Ｃint)の特性によるウェルキャパシティの値によって、所定照度以上の光に対してピクセルの出力電圧特性が飽和せず、上記遷移電圧レベルより高集積ノード電圧(Ｖint)区間で存在する集積キャパシタンス(Ｃint)を持つ特性によって、所定強度以下の光が入射される時にピクセル出力電圧特性によって、所定照度以下の光に対する感度とダイナミックレンジを同時に向上させるために、上記フォトゲートに印加される正の定電圧を制御できることを特徴とする。
上記ピクセルに入射される光の強度によるピクセル出力電圧の程度に対する情報をフィードバックすることにより、上記フォトゲートに印加される電圧を自動的に調節して、感度とダイナミックレンジを自動的に調節可能であることを特徴とする。
リセットレベルを増加させて低電圧動作で出力電圧のダイナミックレンジを向上させるために、上記リセットトランジスタをＰＭＯＳで構成することを特徴とする。
上記ピクセル出力電圧のダイナミックレンジを増加させるために、上記ソースフォロワトランジスタは、上記ピクセルに含まれた閾値電圧が０ＶのＮＭＯＳであることを特徴とする。
上記ピクセル出力電圧のダイナミックレンジを増加させるため、上記ソースフォロワトランジスタは、上記ピクセルに含まれた閾値電圧が０ＶのＰＭＯＳであることを特徴とする。
【発明の効果】
【０００８】
本発明によるＣＭＯＳイメージセンサの単位ピクセルは、フォトゲートに印加される電圧を制御し、非線型的Ｃ−Ｖ特性によってＣＭＯＳイメージセンサの性能指数である感度とダイナミックレンジを同時に改善することができる。
また、本発明による単位ピクセルは、暗電流が既存構造に比べて５０%以上低減し、フォトゲートがフォトセンシング領域に使われているから、既存３−Ｔｒ構造に比べてＦＦ（フィルファクター）損失はなく、既存４−Ｔｒ構造に比べてＦＦが向上する。
また、本発明では工程の変化なく、フォトゲートをレイアウト上に含ませる簡単な作業だけで上記のような效果が得られる。すなわち本発明による単位ピクセルは既存の４−Ｔｒの工程費用に比べて、標準工程のみを使用することができるという長所がある。従って、本発明による単位ピクセルはＣＭＯＳイメージセンサの価格競争力を更に向上させることができる。
ＣＭＯＳ技術がディープサブミクロン(deep-submicron)に行きつつあり、４−Ｔｒ構造の光特性とＦＦを改善することが難しい。その理由は、工程が発達するほどドーピング密度(doping density)が高くなり、供給電圧が低くなるからである。すなわち、工程技術の発達と共に、既存の４−Ｔｒは低電圧動作が不可能になり、光特性も劣化するようになる。しかし、本発明により提案されたピクセル単位は比較的工程の発達に影響されない。その理由は、提案された構造は電気的に性能を最適化することができ、電気的な特性は工程の発達とともにほとんど維持することができるからである。従って、工程技術の発達と共に本発明により提案された構造は更に注目されようになる。
【発明を実施するための最良の形態】
【０００９】
以下、本発明の構成及び作用を添付した図面を参照して詳しく説明する。
各図面に図示された同一参照符号は、同一機能を遂行する構成要素を意味している。
【００１０】
図１は、３−Ｔｒ単位ピクセルを示す回路図である。３−Ｔｒ単位ピクセルは、フォトダイオードと三つのトランジスタを含む。図１に示すように、フォトダイオードに蓄積された電荷をゲートに入力し、電気信号として出力する、ドレインに電源電圧(ＶDD)が印加されるソースフォロワトランジスタ(source follower transistor：ＭＤ)、ソースフォロワトランジスタ(ＭＤ)のソースと単位画素出力端の間に接続されてスイッチングでアドレシングを行なう選択トランジスタ(select transistor：ＭＳ)、ソースフォロワトランジスタ(ＭＤ)とフォトダイオードの間に接続されて次の信号検出のためにフォトダイオードの電荷をリセットするためのリセットトランジスタ(reset transistor：ＭＲ)を含む。 図面でＣpはフォトダイオードのキャパシタンスであり、説明されないもう１つトランジスタは、バイアス電圧によって駆動されるピクセル単位に含まれない周辺回路である。
【００１１】
図２は、本発明による能動単位ピクセルを示す回路図と非線型的なキャパシタンス−電圧特性を示す図面である。
本発明は、第１フォトダイオードを具備するＣＭＯＳイメージの単位ピクセルにおいて、第１フォトダイオードのカソードにソースが接続されたフォトゲートトランジスタ；及びフォトゲートトランジスタのドレインにカソードが接続された第２フォトダイオードを更に具備する。第１フォトダイオード及び第２フォトダイオードから発生するキャパシタンスの組合せによって、非線型な集積キャパシタンス(integration capacitance：Ｃint)が発生する。集積キャパシタンス(Ｃint)は、フォトゲートに印加される電圧の高低によって制御可能である。
【００１２】
図２Ａに示すように、本発明による単位ピクセルは、第１フォトダイオード(205)、ロウセレクタトランジスタ(210)、ソースフォロワトランジスタ(202)及びリセットトランジスタ(211)を具備する３−Ｔｒ単位ピクセルを基に、第１フォトダイオード(205)のカソードにソースが接続されたフォトゲートトランジスタ(212)、及びフォトゲートトランジスタ(212)のドレインにカソードが接続された第２フォトダイオード(206)を更に具備している。
【００１３】
本発明による単位ピクセルおいて、キャパシタンスの和は、第１フォトダイオード(205)のキャパシタンス(ＣPD)と第２フォトダイオードのキャパシタンス(ＣPG)の組合せ(Ｃint)から図２Ｂに示されるように同様に非線型的になる(図８参照)。図２Ｂに示すように、フォトゲート(図３の314参照)に印加される電圧を変化させて、フォトゲート(図３の314参照)に印加する電圧(ＶPG)とフォトゲート(図３の314参照)の閾値電圧(ＶTH)との差異すなわち遷移電圧レベルを調整して非線型な集積キャパシタンス(Ｃint)を調節することができる。図２Ｂに示すように、集積キャパシタンス(Ｃint)が第１及び第２フォトダイオードから発生するキャパシタンスの和(ＣPD＋ＣPG)から第１フォトダイオードから発生するキャパシタンス(ＣPD)に変わるところの電圧は、遷移電圧レベルであることが分かる。本発明による単位ピクセルによれば、フォトゲートに印加する電圧を制御し、遷移電圧レベルを調節することができる。
【００１４】
本発明による単位ピクセルは、既存の３−Ｔｒ単位ピクセルと同一なレイアウト方式にて駆動されるが、フォトゲート(図３の314)に正の電圧が印加されるという点で相違する。
【００１５】
集積ノード(integration node：208)には、リセットゲートノード(209)に印加されるリセットパルスによって、リセット電圧レベル(Ｖreset)が印加される。フォトゲート(207)に印加される電圧(ＶPG)は、０＜ＶPG＜(Ｖreset−ＶTH)の条件を満足するように設定する。ここでＶTHは、フォトゲート(図３の314)の閾値電圧である。
【００１６】
リセット動作後、ピクセルの動作は、集積フェーズ(integration phase)へ入るようになる。集積フェーズが進行する集積タイム(tint)の間にピクセルの集積ノード電圧レベル(Ｖint)は、ピクセルに入射される光の強度に比例する程度、リセット電圧レベル(Ｖreset)以下に電圧降下が発生する。この時、集積ノード電圧レベル(Ｖint)がＶPG−ＶTH(遷移電圧レベル)より高い水準にある場合、ピンチオフ(pinch off)によってフォトゲートチャンネルが集積ノード(208)に接続されることができない。従って、図２Ａに示されたＣPG(depletion-layer capacitance of the photodiode 206)と接続されることができない。このため、図２ＢのＣ−Ｖ特性曲線に示されているように、Ｃint＝ＣPDになる。
【００１７】
一方、Ｖintが遷移電圧レベル(ＶPG−ＶTH)より低い水準に到逹する場合、フォトゲートのチャンネルが集積ノード(207)に接続されるので、ＣPGはＣPDに接続される。このため、図２ＢのＣ−Ｖ特性曲線のように集積キャパシタンス(Ｃint)は、ＣPG＋ＣPDという大きな値になる。
【００１８】
このように、図２Ｂに示されているＣ−Ｖ特性曲線と共にＶPG−ＶTHの遷移電圧レベルを有する非線型的ダイナミックなＣ−Ｖ特性が得られる。また、フォトゲート(図３の314)に印加する電圧が高くなるほど遷移電圧レベル(ＶPG−ＶTH)が増加するので、フォトゲート(図３の314)に印加する電圧を制御してＣ−Ｖ特性を電気的に変化させることができる。この場合、ピクセルに入射される光の強度によってピクセル出力電圧の程度に対する情報をフィードバックすることで、フォトゲートに印加される電圧を自動的に調節できるように構成することができる。
【００１９】
また、本発明による単位ピクセルによれば、フォトゲートに印加される電圧を０Ｖまたは負の電圧にすることによって、所定の大きさ以下の集積キャパシタンス(Ｃint)を維持することができる。
【００２０】
【数１】
【００２１】
上記数式１に示すように、感度(Ｓ)は、集積キャパシタンス(Ｃint)と反比例関係を持っている。図２に示されているように、遷移電圧レベル(ＶPG−ＶTH)からリセット電圧レベル(Ｖreset)まで小さいＣintを有するので、小さい強度の光に対して高い感度を持つことになる。また、フォトゲート(図３の314)に印加する電圧を低く維持するほど小さいＣintの区間が広くなることにより、広い区間で高い感度を持つことが数式１によって分かる。このように、本発明による単位ピクセルは、フォトゲート(図３の314)に印加する電圧を調節することによって、感度を電気的に調節することができる。
【００２２】
【数２】
【００２３】
フォトゲート(314)に印加する電圧(ＶPG)を増加させることにより、図２Ｂに示されているように遷移電圧レベルが増加することになり、その結果Ｃintの大きい区間が広くなりつつ、ウェルキャパシティ(ＱWELL)を増加させることができることが、数式２によって分かる（図６参照)。
【００２４】
【数３】
【００２５】
数式２に示されているウェルキャパシティ(ＱWELL)が増加した場合に、数式３に示されているように、ダイナミックレンジ（ＤＲ）が増加することになる。本発明によるピクセル単位において、フォトゲート(図３の314)はフォトダイオードを囲む構造に設計されている(図７参照)。これは、暗電流(ＩDARK)の主な要因になるフィールドオキサイド(field oxide)及びＳＴＩ(Shallow Trench Isolation)からフォトダイオードを隔離するためである。従って、本発明による単位ピクセルの暗電流が減少することになる。数式３により、暗電流の減少はダイナミックレンジを向上させるもうひとつの要素になることが分かる。
【００２６】
また、フォトゲート(図３の314)に駆動電圧以上の電圧を印加することによって、ダイナミックレンジが増加するように本発明を具現することができる。
本発明による単位ピクセルによると、フォトゲート(図３の314)に印加される正の定電圧を適切な水準にした場合、非線型的な集積キャパシタンス(Ｃint)によって既存の３−Ｔｒ構造に比べてウェルキャパシティ(ＱWELL)が増加されて高照度（強い）光に対してピクセル出力電圧特性が飽和しない(図１０参照)。一方、遷移電圧レベルより高い集積ノード電圧(Ｖint)区間で存在する既存の３−Ｔｒ構造に比べて減少した集積キャパシタンス(Ｃint)を持つ特性により、低照度（弱い）光が入射される時のピクセル出力電圧特性が既存の３−Ｔｒ構造に比べて大きな傾きを持つようになる(図９参照)。従って、フォトゲート(図３の314)に印加される正の定電圧を適切な水準にすることで、低照度の感度とダイナミックレンジとを同時に増加させるように具現することができる。
【００２７】
図３は、本発明による単位ピクセルのレイアウトを示す図面である。図３に示すように、フォトセンシングエリア(photosensing area)は、フォトダイオード(311)とフォトゲート(314)からなる。従って、本発明による単位ピクセルはフォトダイオードのみからなる既存の３−Ｔｒ単位ピクセルと同一のフィルファクター(fill factor)を持つ。
【００２８】
また、本発明による単位ピクセルは、既存の３−Ｔｒ単位ピクセルと同一のリードアウト方式で駆動される。本発明による単位ピクセルはフォトゲート(314)に正の電圧が印加されるという点で既存の３−Ｔｒ単位ピクセルと異なるが、フォトゲートに０Ｖ又は負の電圧を印加することにより、所定の大きさ以下の集積キャパシタンス(Ｃint)が維持できるように具現される(図２の説明参照)。
【００２９】
遷移電圧レベルより高い電圧区間でピクセル単位の集積キャパシタンス(Ｃint)が小さい理由は、図３に示すように、単位ピクセルのフォトダイオードの面積が既存の構造より２倍以上小さいためである。また、遷移電圧レベルより低い電圧区間で集積キャパシタンス(Ｃint)が大きい理由は、フォトゲートによるＣPGの単位面積当たりのキャパシタンスがフォトダイオードのみ存在する既存構造の単位面積当たりのキャパシタンスより大きいためである(図８参照)。
【００３０】
図４は、本発明による単位ピクセルのフォトゲート電圧(ＶPG)に対する集積キャパシタンス−集積ノード電圧特性の測定結果を示す図面であって、既存構造の単位ピクセルのキャパシタンス−電圧特性の測定結果と比べて示すものである。この図を参照すると、フォトゲート電圧(ＶPG)の増加に応じて遷移電圧レベルが増加することを測定結果から確認できる。
【００３１】
図５は、本発明による単位ピクセルのフォトゲート電圧(ＶPG)に対する感度の測定結果を示す図面であって、既存構造の単位ピクセルの感度と比べて示している。入射された光の強度は１０Luxと１２２Luxである。この図から、フォトゲート電圧(ＶPG)を減少させることによって、本発明による単位ピクセルの感度が増加していることが分り、最大値が既存構造に比べて２倍程度増加していることが分かる。また、感度は、フォトゲート電圧(ＶPG)を変化させることにより、電気的に調節できるということが測定結果を通じて分かる。
【００３２】
図６は、本発明による単位ピクセルのフォトゲート電圧(ＶPG)に対するダイナミックレンジ及び電荷蓄積容量（ウェルキャパシティ）の測定結果を示す図面であり、既存構造の単位ピクセルのダイナミックレンジ及び電荷蓄積用量と比べて示している。この図から、フォトゲート電圧(ＶPG)の増加に応じて、ウェルキャパシティ(Ｑwell)及びダイナミックレンジが増加していることが分かる。また、本発明による単位ピクセルは、既存構造の単位ピクセルに比べて最大１０ｄＢ以上のダイナミックレンジを持つことが分かる。
【００３３】
図７は、本発明による単位ピクセルのフォトゲート電圧に対する暗電流の測定結果を示す図面であって、既存構造の単位ピクセルの暗電流と比べて示している。この図から、本発明による単位ピクセルは暗電流が既存構造に比べて５０%以上減少していることが分かる。このような結果は、前述したように、フォトゲートによって、暗電流の主な要因になるフィールドオキサイド及びＳＴＩからフォトダイオードを隔離したからである。また、前述したように、このような暗電流の減少はダイナミックレンジの増加の一要因になる(数式３ 参照)。
【００３４】
図８は、本発明による単位ピクセルのキャパシタンス−電圧特性の測定結果を示す図面であって、図４において、ＶPG＝２．７５Ｖである場合に該当するＣ−Ｖ特性曲線を示すものである。この図から、ＶPG＝２．７５Ｖである場合に遷移電圧レベルが２Ｖの値を持つことが分かる。また、Ｖint＝２Ｖを基準で既存構造のＣintに比べて２倍小さい値と１．５倍大きい値を持つ非線型的特性を示している。
【００３５】
Ｖint＝２Ｖより高い電圧区間で本発明による単位ピクセルのＣintが２倍以上小さい理由は、図３に示すように、ピクセル単位のフォトダイオードの面積が既存の構造より２倍以上小さいためである。一方、Ｖint＝２Ｖより低い電圧区間で集積キャパシタンス(Ｃint)の大きい理由は、フォトゲートによるＣPGの単位面積当たりのキャパシタンスがフォトダイオードのみ存在する既存構造の単位面積当たりのキャパシタンスより大きいためである。
【００３６】
図９及び図１０は、本発明による単位ピクセルのピクセル出力電圧波形を既存の構造の単位ピクセルと比べて示しており、ＶPG＝２．７５Ｖに該当するピクセル出力電圧の波形をＣ−Ｖ特性とともに示すことにより、本発明による非線型的Ｃ−Ｖ特性のピクセル出力電圧波形への影響を分かりやすく示している。
【００３７】
図９を参照すると、遷移電圧レベルである２Ｖより高い電圧区間で示される小さいＣintによって、本発明による単位ピクセルは低照度(１０Lux)で感度が向上していることが分かる。また、図１０を参照すると、光の強度が強い５００Luxの場合、遷移電圧レベルである２Ｖより低い電圧区間で示される大きいＣintによって、出力電圧の減衰が鈍化されていることが分かる。このような結果により、本発明による単位ピクセルはダイナミックレンジが既存構造より向上していることを確認することができる。
【００３８】
また、本発明によるイメージセンサの単位ピクセルは、リセットレベルを増加させて低電圧動作で出力電圧のダイナミックレンジを向上させるため、リセットトランジスタをＰＭＯＳで構成することができる。この場合、ソースフォロワトランジスタはピクセルに含まれた閾値電圧が０ＶであるＮＭＯＳまたはＰＭＯＳで製作することができる。
【００３９】
以上図面と明細書から最適実施例を開示した。ここで特定の用語が使用されているが、これは単に本発明を説明するための目的から使われたものであり、意味限定や特許請求範囲に記載された本発明の範囲を制限するために使われたものではない。従って、本技術分野の通常の知識を有する者であれば、これから多様な変形及び均等な他の実施例ができることが理解できる。従って、本発明の技術的保護範囲は添付された特許請求範囲の技術的思想によって定めなければならない。
【図面の簡単な説明】
【００４０】
【図１】３−Ｔｒ単位ピクセルを示す回路図である。
【図２】本発明による能動単位ピクセルを示す回路図と非線型的キャパシタンス−電圧特性を示す図面である。
【図３】本発明による単位ピクセルのレイアウトを示す図面である。
【図４】本発明による単位ピクセルのフォトゲート電圧に対するキャパシタンス−電圧特性の測定結果を示す図面である。
【図５】本発明による単位ピクセルのフォトゲート電圧に対する感度の測定結果を示す図面である。
【図６】本発明による単位ピクセルのフォトゲート電圧に対するダイナミックレンジと電荷蓄積用量の測定結果を示す図面である。
【図７】本発明による単位ピクセルのフォトゲート電圧に対する暗電流の測定結果を示す図面である。
【図８】本発明による単位ピクセルのキャパシタンス−電圧特性の測定結果を示す図面である。
【図９】本発明によるピクセル単位のピクセル出力電圧波形を示す図面である。
【図１０】本発明によるピクセル単位のピクセル出力電圧波形を示す図面である。
【符号の説明】
【００４１】
201・・・駆動電圧、202・・・ソースフォロワ、203・・・ロウセレクタゲート、204・・・ピクセル出力ノード、205・・・第１フォトダイオード、206・・・第２フォトダイオード、207・・・フォトゲートノード、208・・・集積ノード、209・・・リセットゲート、210・・・ロウセレクトトランジスタ、211・・・リセットトランジスタ、212・・・フォトゲートトランジスタ。
【特許請求の範囲】
【請求項１】
第１フォトダイオードを具備するＣＭＯＳイメージセンサの単位ピクセルにおいて、
上記第１フォトダイオードのカソードにソースが接続されたフォトゲートトランジスタ；及び上記フォトゲートトランジスタのドレインにカソードが接続された第２フォトダイオードを更に具備し、
フォトゲートに印加される正の定電圧(ＶPG)を制御して上記第１フォトダイオードのキャパシタンス(ＣPD) 及び第２フォトダイオードのキャパシタンス(ＣPG)の組合せによる非線型集積キャパシタンス(Ｃint)を調節でき、
上記フォトゲートに印加される上記正の定電圧(ＶPG)を制御し、上記集積キャパシタンス(Ｃint)が上記第１及び第２フォトダイオードのキャパシタンスの和(ＣPD＋ＣPG)から、上記第１フォトダイオードのキャパシタンス(ＣPD)に変わる遷移電圧レベルである上記フォトゲートに印加する電圧(ＶPG)と上記フォトゲートの閾値電圧(VTH)との差異を調節できることを特徴とするＣＭＯＳイメージセンサの単位ピクセル。
【請求項２】
第１フォトダイオード；ロウセレクタトランジスタ；ソースフォロワトランジスタ；
及びリセットトランジスタを具備するＣＭＯＳイメージセンサの単位ピクセルにおいて、
上記第１フォトダイオードのカソードにソースが接続されたフォトゲートトランジスタ；及び上記フォトゲートトランジスタのドレインにカソードが接続された第２フォトダイオードを更に具備し、
フォトゲートに印加される電圧(ＶPG)を制御して上記第１フォトダイオードのキャパシタンス(ＣPD) 及び上記第２フォトダイオードのキャパシタンス(ＣPG)の組合せによる非線型集積キャパシタンス(Ｃint)を調節でき、
上記フォトゲートに印加される電圧(ＶPG)を制御して、上記集積キャパシタンス(Ｃint)が上記第１及び第２フォトダイオードのキャパシタンスの和(ＣPD＋ＣPG)から上記第１フォトダイオードのキャパシタンス(ＣPD)に変わる遷移電圧レベルである上記フォトゲートに印加する電圧(ＶPG)と上記フォトゲートの閾値電圧(ＶTH)との差異を調節できることを特徴とするＣＭＯＳイメージセンサの単位ピクセル。
【請求項３】
請求項２記載のＣＭＯＳイメージセンサの単位ピクセルにおいて、
所定強度以下の光が入射された場合、上記フォトゲートに印加される正の定電圧が低いほど遷移電圧レベルが減少し、上記減少した遷移電圧レベルにより存在する集積キャパシタンス(Ｃint)によって感度が増加できるようにすることを特徴とするＣＭＯＳイメージセンサの単位ピクセル。
【請求項４】
請求項２記載のＣＭＯＳイメージセンサの単位ピクセルにおいて、
上記フォトゲートに印加される電圧を０Ｖまたは負の電圧にすることによって、所定強度以下の光が入射された場合、所定大きさ以下の集積キャパシタンス(Ｃint)が維持できるようにすることを特徴とするＣＭＯＳイメージセンサの単位ピクセル。
【請求項５】
請求項２記載のＣＭＯＳイメージセンサの単位ピクセルにおいて、
所定強度以上の光が入射された場合、上記フォトゲートに印加される正の定電圧が高いほど上記遷移電圧レベルが増加し、上記増加した遷移電圧レベルより存在する増加された集積キャパシタンス(Ｃint)によって、ウェルキャパシティが増加し、ダイナミックレンジが増加できるようにすることを特徴とするＣＭＯＳイメージセンサの単位ピクセル。
【請求項６】
請求項５記載のＣＭＯＳイメージセンサの単位ピクセルにおいて、
上記印加される正の定電圧は、駆動電圧以上であることを特徴とするＣＭＯＳイメージセンサの単位ピクセル。
【請求項７】
請求項２記載のＣＭＯＳイメージセンサの単位ピクセルにおいて、
上記非線型的集積キャパシタンス(Ｃint)の特性によるウェルキャパシティの値によって所定照度以上の光に対して、ピクセルの出力電圧特性が飽和せず、上記遷移電圧レベルより高い集積ノード電圧(Ｖinr)区間で存在する集積キャパシタンス(Ｃint)の持つ特性に応じて、所定強度以下の光が入射される時のピクセル出力電圧特性により所定照度以下の光に対する感度とダイナミックレンジを同時に向上させるために上記フォトゲートに印加される正の定電圧を制御できることを特徴とするＣＭＯＳイメージセンサの単位ピックセル。
【請求項８】
請求項２記載のＣＭＯＳイメージセンサの単位ピクセルにおいて、
上記ピクセルに入射される光の強度によるピクセル出力電圧の程度に対する情報をフィードバックすることにより、上記フォトゲートに印加される電圧を自動的に調節することで、感度とダイナミックレンジを自動的に調節できることを特徴とするＣＭＯＳイメージセンサの単位ピクセル。
【請求項９】
請求項１乃至６のいずれかに記載のＣＭＯＳイメージセンサの単位ピクセルにおいて、
リセットレベルを増加させて所定大きさ以下の電圧動作で出力電圧のダイナミックレンジを向上させるために、上記リセットトランジスタをＰＭＯＳで構成したことを特徴とするＣＭＯＳイメージセンサの単位ピクセル。
【請求項１０】
請求項９記載のＣＭＯＳイメージセンサの単位ピクセルにおいて、
上記ピクセル出力電圧のダイナミックレンジを増加させるため、上記ソースフォロワトランジスタは、上記ピクセルに含まれた閾値電圧が０ＶのＮＭＯＳであることを特徴とするＣＭＯＳイメージセンサの単位ピクセル
【請求項１１】
請求項９記載のＣＭＯＳイメージセンサの単位ピクセルにおいて、
上記ピクセル出力電圧のダイナミックレンジを増加させるために、上記ソースフォロワトランジスタは、上記ピクセルに含まれた閾値電圧が０ＶのＰＭＯＳであることを特徴とするＣＭＯＳイメージセンサの単位ピクセル。
【請求項１】
第１フォトダイオードを具備するＣＭＯＳイメージセンサの単位ピクセルにおいて、
上記第１フォトダイオードのカソードにソースが接続されたフォトゲートトランジスタ；及び上記フォトゲートトランジスタのドレインにカソードが接続された第２フォトダイオードを更に具備し、
フォトゲートに印加される正の定電圧(ＶPG)を制御して上記第１フォトダイオードのキャパシタンス(ＣPD) 及び第２フォトダイオードのキャパシタンス(ＣPG)の組合せによる非線型集積キャパシタンス(Ｃint)を調節でき、
上記フォトゲートに印加される上記正の定電圧(ＶPG)を制御し、上記集積キャパシタンス(Ｃint)が上記第１及び第２フォトダイオードのキャパシタンスの和(ＣPD＋ＣPG)から、上記第１フォトダイオードのキャパシタンス(ＣPD)に変わる遷移電圧レベルである上記フォトゲートに印加する電圧(ＶPG)と上記フォトゲートの閾値電圧(VTH)との差異を調節できることを特徴とするＣＭＯＳイメージセンサの単位ピクセル。
【請求項２】
第１フォトダイオード；ロウセレクタトランジスタ；ソースフォロワトランジスタ；
及びリセットトランジスタを具備するＣＭＯＳイメージセンサの単位ピクセルにおいて、
上記第１フォトダイオードのカソードにソースが接続されたフォトゲートトランジスタ；及び上記フォトゲートトランジスタのドレインにカソードが接続された第２フォトダイオードを更に具備し、
フォトゲートに印加される電圧(ＶPG)を制御して上記第１フォトダイオードのキャパシタンス(ＣPD) 及び上記第２フォトダイオードのキャパシタンス(ＣPG)の組合せによる非線型集積キャパシタンス(Ｃint)を調節でき、
上記フォトゲートに印加される電圧(ＶPG)を制御して、上記集積キャパシタンス(Ｃint)が上記第１及び第２フォトダイオードのキャパシタンスの和(ＣPD＋ＣPG)から上記第１フォトダイオードのキャパシタンス(ＣPD)に変わる遷移電圧レベルである上記フォトゲートに印加する電圧(ＶPG)と上記フォトゲートの閾値電圧(ＶTH)との差異を調節できることを特徴とするＣＭＯＳイメージセンサの単位ピクセル。
【請求項３】
請求項２記載のＣＭＯＳイメージセンサの単位ピクセルにおいて、
所定強度以下の光が入射された場合、上記フォトゲートに印加される正の定電圧が低いほど遷移電圧レベルが減少し、上記減少した遷移電圧レベルにより存在する集積キャパシタンス(Ｃint)によって感度が増加できるようにすることを特徴とするＣＭＯＳイメージセンサの単位ピクセル。
【請求項４】
請求項２記載のＣＭＯＳイメージセンサの単位ピクセルにおいて、
上記フォトゲートに印加される電圧を０Ｖまたは負の電圧にすることによって、所定強度以下の光が入射された場合、所定大きさ以下の集積キャパシタンス(Ｃint)が維持できるようにすることを特徴とするＣＭＯＳイメージセンサの単位ピクセル。
【請求項５】
請求項２記載のＣＭＯＳイメージセンサの単位ピクセルにおいて、
所定強度以上の光が入射された場合、上記フォトゲートに印加される正の定電圧が高いほど上記遷移電圧レベルが増加し、上記増加した遷移電圧レベルより存在する増加された集積キャパシタンス(Ｃint)によって、ウェルキャパシティが増加し、ダイナミックレンジが増加できるようにすることを特徴とするＣＭＯＳイメージセンサの単位ピクセル。
【請求項６】
請求項５記載のＣＭＯＳイメージセンサの単位ピクセルにおいて、
上記印加される正の定電圧は、駆動電圧以上であることを特徴とするＣＭＯＳイメージセンサの単位ピクセル。
【請求項７】
請求項２記載のＣＭＯＳイメージセンサの単位ピクセルにおいて、
上記非線型的集積キャパシタンス(Ｃint)の特性によるウェルキャパシティの値によって所定照度以上の光に対して、ピクセルの出力電圧特性が飽和せず、上記遷移電圧レベルより高い集積ノード電圧(Ｖinr)区間で存在する集積キャパシタンス(Ｃint)の持つ特性に応じて、所定強度以下の光が入射される時のピクセル出力電圧特性により所定照度以下の光に対する感度とダイナミックレンジを同時に向上させるために上記フォトゲートに印加される正の定電圧を制御できることを特徴とするＣＭＯＳイメージセンサの単位ピックセル。
【請求項８】
請求項２記載のＣＭＯＳイメージセンサの単位ピクセルにおいて、
上記ピクセルに入射される光の強度によるピクセル出力電圧の程度に対する情報をフィードバックすることにより、上記フォトゲートに印加される電圧を自動的に調節することで、感度とダイナミックレンジを自動的に調節できることを特徴とするＣＭＯＳイメージセンサの単位ピクセル。
【請求項９】
請求項１乃至６のいずれかに記載のＣＭＯＳイメージセンサの単位ピクセルにおいて、
リセットレベルを増加させて所定大きさ以下の電圧動作で出力電圧のダイナミックレンジを向上させるために、上記リセットトランジスタをＰＭＯＳで構成したことを特徴とするＣＭＯＳイメージセンサの単位ピクセル。
【請求項１０】
請求項９記載のＣＭＯＳイメージセンサの単位ピクセルにおいて、
上記ピクセル出力電圧のダイナミックレンジを増加させるため、上記ソースフォロワトランジスタは、上記ピクセルに含まれた閾値電圧が０ＶのＮＭＯＳであることを特徴とするＣＭＯＳイメージセンサの単位ピクセル
【請求項１１】
請求項９記載のＣＭＯＳイメージセンサの単位ピクセルにおいて、
上記ピクセル出力電圧のダイナミックレンジを増加させるために、上記ソースフォロワトランジスタは、上記ピクセルに含まれた閾値電圧が０ＶのＰＭＯＳであることを特徴とするＣＭＯＳイメージセンサの単位ピクセル。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【公開番号】特開２００８−４２１５６（Ｐ２００８−４２１５６Ａ）
【公開日】平成２０年２月２１日（２００８．２．２１）
【国際特許分類】
【出願番号】特願２００６−３２２３３７（Ｐ２００６−３２２３３７）
【出願日】平成１８年１１月２９日（２００６．１１．２９）
【新規性喪失の例外の表示】特許法第３０条第１項適用申請有り 発行者名 ：Ｉｎｓｔｉｔｕｔｅ ｏｆ Ｅｌｅｃｔｒｉｃａｌ ａｎｄ Ｅｌｅｃｔｒｏｎｉｃｓ Ｅｎｇｉｎｅｅｒｓ，Ｉｎｃ．（インスティテュート オブ エレクトリカル アンド エレクトロニクス エンジニアズ インク） 刊行物名 ：「ＩＥＥＥ ＴＲＡＮＳＡＣＴＩＯＮＳ ＯＮ ＥＬＥＣＴＲＯＮ ＤＥＶＩＣＥＳ」（アイトリプルイー トランザクションズ オン エレクトロン ディバイスィズ） 巻数 ：第５３巻 号数 ：第７号 発行年月日：平成１８年７月
【出願人】（５９２１２７１４９）韓国科学技術院 (129)
【Ｆターム（参考）】
【公開日】平成２０年２月２１日（２００８．２．２１）
【国際特許分類】
【出願日】平成１８年１１月２９日（２００６．１１．２９）
【新規性喪失の例外の表示】特許法第３０条第１項適用申請有り 発行者名 ：Ｉｎｓｔｉｔｕｔｅ ｏｆ Ｅｌｅｃｔｒｉｃａｌ ａｎｄ Ｅｌｅｃｔｒｏｎｉｃｓ Ｅｎｇｉｎｅｅｒｓ，Ｉｎｃ．（インスティテュート オブ エレクトリカル アンド エレクトロニクス エンジニアズ インク） 刊行物名 ：「ＩＥＥＥ ＴＲＡＮＳＡＣＴＩＯＮＳ ＯＮ ＥＬＥＣＴＲＯＮ ＤＥＶＩＣＥＳ」（アイトリプルイー トランザクションズ オン エレクトロン ディバイスィズ） 巻数 ：第５３巻 号数 ：第７号 発行年月日：平成１８年７月
【出願人】（５９２１２７１４９）韓国科学技術院 (129)
【Ｆターム（参考）】
[ Back to top ]