ＰＷＭ制御回路

【課題】本発明の課題は、スイッチング電源の起動時の立上り時間に影響なく、負荷への大電流供給時の出力電圧の低下を改善し、装置搭載のCPUやチップセットでの誤動作を防止することにある。
【解決手段】ソフトスタート回路に出力電圧が変化したことを検出する検出回路とソフトスタート回路に補正をかける補正回路を具備することで、出力電圧が一時的に低下したことを検出した場合にスイッチングパルス幅を広げることで電圧低下（ディップ）を改善する。

【発明の詳細な説明】
【技術分野】
【０００１】
本発明はＰＷＭ制御回路に関する。
【背景技術】
【０００２】
スイッチング電源の起動時（出力開始時）はソフトスタート回路にてスイッチングパルス幅を徐徐に広げることで立上り時間の調整を行い、急激な立上りによる電圧オーバシュートの防止や使用時間内での立上り時間を確保している。
【０００３】
【特許文献１】特許第３５０４０１６号
【特許文献２】特開２０００−２２４８４３号
【発明の開示】
【発明が解決しようとする課題】
【０００４】
スイッチング電源に接続している負荷側にアルミ電解コンデンサ等を実装していると、出力開始時に大きな突入電流が流れる。スイッチング電源の起動時はソフトスタート回路でスイッチングパルス幅の抑制を行っている為当該パルス幅で可能なエネルギー供給量には制限があり、それを超過した場合には出力電圧が低下する。以上より起動時の立上り電圧に一時的な低下（ディップ）が発生し、装置リセットへの影響を与える。
【課題を解決するための手段】
【０００５】
ソフトスタート回路に出力電圧が変化したことを検出する検出回路とソフトスタート回路に補正をかける補正回路を具備することで、出力電圧が一時的に低下したことを検出した場合にスイッチングパルス幅を広げることで電圧低下（ディップ）を改善する。
【発明の効果】
【０００６】
スイッチング電源の起動時の立上り時間に影響なく、負荷への大電流供給時の出力電圧の低下を改善し、装置搭載のＣＰＵやチップセットでの誤動作を防止する。
【発明を実施するための最良の形態】
【０００７】
スイッチング電源の出力電圧を反転微分回路に入力し、前記反転微分回路の出力電圧をソフトスタート回路に使用している電圧積分回路に電圧加算を行う。
【実施例１】
【０００８】
図１はこの発明の実施例１を示すブロック図である。図１において、１は三角波形生成回路、２はエラーアンプ、３は電圧積分回路、４はコンパレータ、５はＰＷＭ制御回路、６は電圧加算回路、７は電源入力、８は電源回路、９は負荷を示す。
【０００９】
図２は図１に示した電源の動作の概略を示したものである。（Ａ）は三角波形生成回路１の出力電圧波形とエラーアンプ２の出力波形、電圧積分回路３の出力電圧を示した図、（Ｂ）はＰＷＭ回路５の出力電圧波形を示した図、（Ｃ）は電源回路の出力電圧波形を示した図、（Ｄ）は負荷の負荷電流を示した図である。
【００１０】
電源投入後、徐々にＰＷＭ回路のパルス幅が広がり、電源回路の出力電圧も上昇するが、負荷装置は出力電圧がある一定以上の電圧になると負荷を引き始め、（Ｃ）の点線で示すように出力電圧を下げようとするが、電圧加算回路６により電圧積分回路３の出力電圧を変化させることで、ＰＷＭ回路５のｈｉｇｈ側のパルス幅を増加させ、出力電圧の低下を防ぐ。
【実施例２】
【００１１】
図３はこの発明の実施例２を示すブロック図である。図１に電圧減算回路１０を追加したものである。
【００１２】
図４は図３に示した電源の動作の概略を示したものである。（Ｅ）は三角波形生成回路１の出力電圧波形とエラーアンプ２の出力波形、電圧積分回路３の出力電圧を示した図、（Ｆ）はＰＷＭ回路５の出力電圧波形を示した図、（Ｇ）は電源回路の出力電圧波形を示した図、（Ｈ）は負荷の負荷電流を示した図である。
【００１３】
実施例１において、電圧積分回路６に電圧加算したことによりＰＷＭ制御回路５のパルス幅が広められたことで、電源立上り時の負荷による出力電圧の落ち込みは無くなるが、ＰＷＭ回路の出力パルス幅を広げきってしまっているため、出力電圧立上り後に過渡的な過電圧異常を発生させる恐れがある。
【００１４】
そこで、電圧減算回路１０により電圧積分回路の出力を変化させることで、ＰＷＭ回路５の出力を減少させ、出力電圧の異常上昇を防ぐ。
【実施例３】
【００１５】
図５はこの発明の実施例３を示す図である。
【００１６】
１１は検知回路、１２は反転微分回路、１３はスイッチング素子、１４は転流用素子、１５はコイル、１６は平滑用コンデンサを示す。
【００１７】
電源回路８内の平滑コンデンサ１６の電圧を検出する検知回路１１に反転微分回路１２を内蔵し、電源投入時に負荷９により電源出力が一時的に低下した場合、反転微分回路１２の出力を電圧積分回路３に加算し、ＰＷＭ回路５のスイッチングパルス幅を広げることで電圧低下を防止する。
【図面の簡単な説明】
【００１８】
【図１】本発明の実施例１を示す図である。
【図２】本発明の実施例１の動作を示す図である。
【図３】本発明の実施例２を示す図である。
【図４】本発明の実施例２の動作を示す図である。
【図５】本発明の実施例３を示す図である。
【符号の説明】
【００１９】
…１三角波形生成回路、２…エラーアンプ、３…電圧積分回路、４…コンパレータ、５…ＰＷＭ回路、６…電圧加算回路、７…電源入力、８…電源回路、９…負荷、１０…電圧減算回路、１１…検知回路、１２…反転微分回路、１３…スイッチング素子、１４…転流用素子、１５…コイル、１６…平滑用コンデンサ、１７…トランス。

【特許請求の範囲】
【請求項１】
三角波形生成回路とエラーアンプと電圧積分回路を備え、前記三角波形生成回路と前記エラーアンプ出力電圧と前記電圧積分回路の出力電圧を入力とするコンパレータを備え、前記コンパレータ出力よりパルス波形を生成するＰＷＭ制御において、前記電圧積分回路の出力電圧を変化させるべく電圧加算回路を具備し、前記パルス波形のパルス幅リミット値を増加することを特徴とするＰＷＭ制御回路。
【請求項２】
前記請求項１において、電圧積分回路の出力電圧を変化させるべく電圧減算回路を具備し、前記パルス波形のパルス幅リミット値を減少することを特徴とするＰＷＭ制御回路。
【請求項３】
前記請求項１のＰＷＭ制御回路とスイッチング素子とコイルと転流用素子と平滑コンデンサを具備したスイッチング電源において、前記平滑コンデンサの電圧を検出する検出回路に反転微分回路を具備し、前記請求項１の電圧積分回路の出力電圧を変化させるべく前記反転微分回路の出力を前記電圧積分回路に加算し、パルス波形のパルス幅リミット値を増加することを特徴とするスイッチング電源。

【図１】