【課題】寄生バイポーラトランジスタのゲインを低下することにより、誤動作や動作特性の変動が少ない半導体装置及びその製造方法を得る。
【解決手段】シリコン層３の上面上には、シリコン酸化膜６が部分的に形成されている。シリコン酸化膜６上には、ポリシリコンから成るゲート電極７が部分的に形成されている。ゲート電極７の下方に存在する部分のシリコン酸化膜６は、ゲート絶縁膜として機能する。ゲート電極７の側面には、シリコン酸化膜８を挟んで、シリコン窒化膜９が形成されている。シリコン酸化膜８及びシリコン窒化膜９は、シリコン酸化膜６上に形成されている。ゲート長方向に関するシリコン酸化膜８の幅Ｗ１は、シリコン酸化膜６の膜厚Ｔ１よりも大きい。 （もっと読む）

【課題】相変化メモリを低電圧動作および高温の動作又は放置させる場合に、記録保持信頼性を向上させる技術を提供する。
【解決手段】読み出し電圧をセット電圧およびリセット電圧以上として高速動作させ、読み出し後に読み出し前の状態を再書込みする、いわゆる破壊読出しを行う。または、複数個のセルを用いて１ビットの情報を記録する、いわゆるオアセルを用いて、高温時の動作又は放置のける信頼性を向上させる。破壊読出しおよびオアセルを用いた相変化メモリに必要な、回路構成および動作方法を用いる。 （もっと読む）

【課題】トレーニング中の初期化シンボルの一部が破損していた場合であっても、受信データを正常にデコードする。
【解決手段】受信装置は、初期化信号を生成する初期化信号生成部９と、初期化信号により初期化されるデスクランブラにより受信データをデスクランブルするデスクランブル回路１０とを有する。受信データは、高速シリアル通信の接続を確立するための、１以上のＴＳｎオーダーセットを含むトレーニング用データセットを有し、ＴＳｎオーダーセットは、１以上のＣＯＭシンボルと１以上のＣＯＭシンボル以外のデータとからなる。初期化信号生成部９は、トレーニング用データセットに含まれる最終のＴＳｎオーダーセットを構成するＣＯＭシンボルのうち少なくとも最終のＣＯＭシンボルがデスクランブル回路１０に入力される初期化最終タイミングでデスクランブル回路１０を初期化する初期化信号を生成する。 （もっと読む）

【課題】メモリセルの保持電流が基準電流以上（データの誤りが発生しない）の場合において、消費電流の発生を削減する。
【解決手段】メモリセルが正しいデータを保持できなくなる限界を示す第１基準電流と、第１基準電流より基準値を高くした第２基準電流とを切り替えていずれか一方を基準電流として、メモリセルの保持電流と前記基準電流とを比較することによってデータを読み出すメモリセルアレイ１と、メモリセルアレイ１から読み出されたデータの誤り検出を行う誤り検出回路２と、保持電流が第２基準電流を下回るまで、所定の期間毎にデータの誤り検出を行うように誤り検出回路２を制御する制御部（ホスト機器４、誤り検出動作要求回路５）と、誤り検出回路２が誤りを検出した場合、メモリセルアレイ１より読み出されたデータに対して誤り訂正処理を施す誤り訂正回路３と、を備える。 （もっと読む）

【課題】生産性がより良く、より安定したツェナーダイオード及びその製造方法を提供する。
【解決手段】ツェナーダイオードは、基板１１とベース拡散層１２と第１ポリシリコン層１４ａと第２ポリシリコン層１４ｂとを具備している。基板１１は第１導電型である。ベース拡散層１２は、基板１１の表面近傍に設けられ、第２導電型である。第１ポリシリコン層１４ａは、ベース拡散層１２上に設けられ、第２導電型である。第２ポリシリコン層１４ｂは、第１ポリシリコン層１４ａ上に設けられ、第２導電型である。第１ポリシリコン層１４ａの第２導電型の不純物濃度は、第２ポリシリコン層１４ｂの第２導電型の不純物濃度よりも高い。 （もっと読む）

【課題】分岐点が連続する場合でも、曲がるべき分岐点を瞬時に判断することができる、経路案内装置、経路案内装置の動作方法、及び制御プログラムが提供する。
【解決手段】現在地から目的地までの経路を探索する経路探索部と、前記経路上に存在する分岐点群により複数の区間に分割するデータ分割部と、分割後データを生成するデータ分割部と、各分岐点における進行方向を生成する分岐点判定部と、前記分割後データに基づき、各区間ごとの長さの対応関係を示すグラフデータを生成するグラフ作成部と、前記グラフデータを表示する表示部とを具備し、前記グラフデータは、各区間に対応する複数のバーを有する棒グラフデータを含み、前記グラフ作成部は、前記進行方向データに基づいて、右左折するべき区間を示すバーを右左折バーとして特定し、特定したバーが他の区間を示すバーとは異なる色で表示されるように、前記棒グラフデータを生成する。 （もっと読む）

【課題】アナログ・ディジタル変換回路ブロックを備えた半導体集積回路装置において、信頼性の高い断線検出を実現する。
【解決手段】例えば、入力ポートＡ［ｋ］とアナログ・ディジタル変換回路ＡＤＣの入力端子Ａｉｎの間に設けられＰＭＯＳトランジスタＭＰ１，ＭＰ２，ＭＰｃおよびＮＭＯＳトランジスタＭＮ１，ＭＮ２，ＭＮｃを含んだＴ型スイッチ回路ＴＳ［ｋ］と、Ａｉｎを電源電圧ＶＣＣＡにプリチャージするＰＭＯＳトランジスタＭＰｕを備える。Ａ［ｋ］から信号入力端子Ｖｉｎｔ［ｋ］までの断線有無を検出する際に、まず、ＭＰｕを介してＡｉｎをＶＣＣＡにプリチャージすると共に、ＭＮ２，ＭＰ２をオンに、ＭＮ１，ＭＰ１，ＭＰｃ，ＭＮｃをオフに駆動する。次いで、ＭＰｕをオフに制御すると共に、ＭＮ１，ＭＮ２，ＭＰ１，ＭＰ２をオンに、ＭＰｃ，ＭＮｃをオフに制御する。 （もっと読む）

【課題】統計的ＳＴＡの実行時間を短縮できるタイミング解析システムを提供する。
【解決手段】本発明のタイミング解析システムは、ばらつき要素をばらつき要素マージ部に入力するばらつき要素入力部と、２種類のばらつき要素のばらつきを、１種類のばらつき要素のばらつきにマージするばらつき要素マージ部と、マージしたばらつき要素を使用して統計的ＳＴＡを実行する統計的ＳＴＡ実行部とを備える。 （もっと読む）

【課題】電源分離回路への電源供給を制御する複数の電源スイッチから、不良スイッチを特定する。
【解決手段】電源スイッチ群２１は、第１電源１０１と複数の電源供給端子１０３〜１０５との間の接続を制御する複数の電源スイッチ１２０〜１２２を備える。電源分離回路１１は、複数の電源供給端子１０３〜１０５の各々に対応して接続される複数の内部回路１４０〜１４２を備える。スイッチング素子１３１、１３２は、通常動作モードにおいて、複数の電源供給端子１０３〜１０５のそれぞれの間を短絡し、テストモードにおいて、複数の電源供給端子１０３〜１０５のそれぞれの間を分離する。複数の電源供給端子１０３〜１０５における電圧ＶＳＤは、複数のモニタ端子１６１〜１６３に監視可能に出力される。 （もっと読む）

【課題】ＬＳＩのレイアウト設計において、ＴＡＴ（Ｔｕｒｎ Ａｒｏｕｎｄ Ｔｉｍｅ）を増加させることなくタイミング収束を実現する。
【解決手段】ＬＳＩのレイアウト設計方法は、レイアウト対象の集積回路のネットリストに基づいて、前記集積回路をクロックドメインに分けることでクロックドメイン回路集合体に区分する工程と、前記クロックドメイン回路集合体の各々に対するタイミング制約を作成する工程と、所定の基準に基づいて前記クロックドメイン回路集合体間の配置順序を決定する工程と、前記クロックドメイン回路集合体を前記配置順序に従って配置し配線することにより前記集積回路のレイアウトを作成する工程とを備える。レイアウト設計後のタイミング収束のＴＡＴを短縮することが可能となる。 （もっと読む）