【課題】半導体装置の製造方法において、半導体基板に欠陥が入るのを防止すること。
【解決手段】シリコン基板２０に素子分離溝２０ａを形成する工程と、素子分離溝２０ａ内に素子分離絶縁膜２３を形成する工程と、素子分離絶縁膜２３を形成した後、シリコン基板２０に不純物を注入する工程と、不純物を注入した後、素子分離絶縁膜２３とシリコン基板２０のそれぞれの上面に、シリコン基板２０の反りを抑制するカバー膜２６を形成する工程と、カバー膜２６が形成された状態で、シリコン基板２０をアニールする工程とを有する半導体装置の製造方法による。 （もっと読む）

【課題】ＣＰＵのパフォーマンスに影響を及ぼすことなく、故障診断を行うことを可能にする半導体集積回路を提供する。
【解決手段】通常動作において利用される第１のバスＢＵＳＡ、及びそれとは異なる第２のバスＢＵＳＡに接続されたＣＰＵ１から第２のバスを介して出力される診断情報に基づいて、診断マクロ６が誤り検出情報を求め、プログラムの実行に応じて求められた最終の誤り検出情報と保持している１つの期待値との比較によりＣＰＵが故障しているか否かを判定するようにして、通常動作に利用される第１のバスの負荷を増加させずに、故障診断を行えるようにする。 （もっと読む）

【課題】時間差の大きなマルチパスを含む環境において正しい遅延プロファイルを取得可能な復調回路を提供する。
【解決手段】復調回路は、受信信号にＦＦＴを施し複数のキャリアの信号を出力するＦＦＴ部と、前記ＦＦＴ部が出力する前記複数のキャリアの信号から第１の変調方式で変調された第１の信号と第２の変調方式で変調された第２の信号とを含む少なくとも２つの信号を選択して出力する出力選択部と、前記出力選択部が出力する前記第１の信号の信号値に応じて得られる第１の伝送路特性値と前記出力選択部が出力する前記第２の信号の信号値に応じて得られる第２の伝送路特性値とを含む伝送路特性値をＩＦＦＴするＩＦＦＴ部と、前記伝送路特性をＩＦＦＴして得られた信号に応じて前記ＦＦＴの窓の位置を制御するＦＦＴ窓制御部を含む。 （もっと読む）

【課題】 半導体メモリのアクセス効率を向上し、システムの性能を向上する。
【解決手段】 並べ替え判定部は、半導体メモリのアクセス単位である少なくとも１つのメモリブロックをラップアクセスするためのアクセス要求アドレスが、メモリブロックの先頭アドレスと異なるときに並べ替え信号を活性化する。アドレス変換部は、並べ替え信号が活性化されたときに、メモリブロックの先頭アドレスをアクセス開始アドレスに設定する。リードデータ並び替え部は、並べ替え信号が活性化されたときに、アクセス開始アドレスに応じて半導体メモリから順次に読み出されるリードデータを、アクセス要求アドレスに対応するリードデータを先頭にして並び替える。バス出力部は、並び替えられたリードデータを外部リードバスに出力する。この結果、半導体メモリのアクセス効率を向上でき、システムの性能を向上できる。 （もっと読む）

【課題】膜の膨れによる欠陥の発生を防止することで半導体装置の品質向上と歩留まりの向上を図る半導体装置の製造方法を提供する。
【解決手段】シリコン基板の上方に第２層間絶縁膜を形成し（ステップＳ１００）、第１熱処理を行い（ステップＳ１１０）、その後に基板洗浄を行う（ステップＳ１２０）。下部電極密着膜及び第１導電性膜を形成したら、第１導電性膜に表面処理して不純物を除去し（ステップＳ１７０）、第１導電性膜を大気に晒すことなく第１誘電体膜を形成する（ステップＳ１８０）。さらに、第１誘電体膜を表面処理して不純物を除去し（ステップＳ２００）、第１誘電体膜を大気に晒すことなく第２誘電体膜を形成する（ステップＳ２１０）。 （もっと読む）

【課題】ストレージ拡散層を介したリーク電流の抑制が図られたメモリセルの作製に適した、半導体装置の製造方法を提供する。
【解決手段】半導体装置の製造方法は、第１導電型領域上に、ゲート絶縁膜とゲート電極の積層構造、及びキャパシタ絶縁膜とキャパシタ電極の積層構造を有する半導体基板を準備する工程と、ゲート電極とキャパシタ電極とを覆って半導体基板上に絶縁膜を形成する工程と、ゲート電極とキャパシタ電極との間の第２領域、及びゲート電極に対しキャパシタ電極と反対側の第３領域に、絶縁膜を通して第１導電型と反対の第２導電型の不純物を注入する工程と、絶縁膜をエッチングしてゲート電極側壁上にサイドウォールを残す工程と、第２領域上にマスク部材を形成する工程と、ゲート電極と、キャパシタ電極と、マスク部材と、ゲート電極側壁上のサイドウォールをマスクとし、第３領域に第２導電型不純物を注入する工程とを有する。 （もっと読む）

【課題】詳細な各基本素子に関する情報を論理シミュレーションの処理結果として出力することなく、回路の様々な動作モードに応じた消費電流解析を可能とする論理シミュレーションの手段を提供する。
【解決手段】ネットリストに埋め込む基本素子の動作モデルとして所定のハードウェア記述言語により記述され、前記ネットリストの回路に対する計算機による論理シミュレーションにおいて前記基本素子として動作するプログラムは、前記基本素子の論理動作を規定する論理動作部と、前記基本素子の入出力端子における信号レベルの変化を検出する変化検出部と、前記信号レベルの変化の組み合わせに応じた位置のデータが読み出されるデータ格納部とを含むことを特徴とする。 （もっと読む）

【課題】列以上のＬＥＤ列を高速の調光ＰＷＭ信号で駆動できる低消費電力のＬＥＤ駆動回路の実現。
【解決手段】LED11,LED12を駆動するＬＥＤ駆動回路であって、ＬＥＤに供給する電圧を生成し、出力電圧が可変である駆動電圧発生回路20と、ＬＥＤの他端に接続され、ＬＥＤに流れる電流をＰＷＭ制御するスイッチ回路SW11,SW12と、ＬＥＤがオン時にＬＥＤの駆動に必要な電圧が印加されているかを監視する電圧監視回路22と、電圧監視回路の監視結果に基づいて駆動電圧発生回路の出力電圧を変化させ、ＬＥＤの駆動に必要な電圧が印加される出力電圧を維持する出力電圧設定回路23と、を備える。 （もっと読む）

【課題】配線基板上にフリップチップ実装された半導体チップ上に放熱体を半田付けする際に、飛散した溶融半田液滴を捕獲して固定する手段を提供する。
【解決手段】半導体装置２０は、基板２１と、前記基板の主面上にフリップチップ状態で配設された半導体素子２２と、前記基板の主面上の前記半導体素子周囲に配設された受動部品２６と、前記基板の主面上の前記半導体素子及び前記受動素子上に配設された放熱部材２４と、を含み、前記基板の主面２１ａの表出部には、熱可塑性樹脂、または熱可塑性樹脂を含む熱硬化性樹脂よりなる樹脂層２７が形成されていることを特徴とする。 （もっと読む）

【課題】割り込み処理に伴うオーバーヘッドを削減することのできる割り込み通知制御装置および半導体集積回路の提供を図る。
【解決手段】複数の割り込み源３１〜３４からの割り込み要求ＩＲ１〜ＩＲ４を受け取り、該受け取った割り込み要求を纏めてプロセッサに通知する割り込み通知制御装置であって、前記割り込み要求の相互関係を判断し、前記プロセッサに対して前記割り込み要求を纏めて通知するタイミングを制御するように構成する。 （もっと読む）