【課題】電力線の接続状態に応じて電力線を終端すること。
【解決手段】通信装置１０は、電力線Ｄ１が接続される電源端子Ｐ１と、電力線Ｄ２が接続される電源端子Ｐ２を有する。通信回路２１は、電力線を介して通信されるデータに基づいて、電源端子Ｐ２又は抵抗Ｒ１を電源端子Ｐ１に接続する。従って、通信回路２１は、通信されるデータに基づいて、電力線Ｄ１と電力線Ｄ２とを接離し、電力線Ｄ１から電力線Ｄ２を切り離したときに終端回路に含まれる抵抗Ｒ１を電力線Ｄ１に接続してその電力線Ｄ１を終端する。 （もっと読む）

【課題】 ＬＤＤ構造を有するＭＩＳＦＥＴの低濃度部を形成するためのサイドウォールスペーサが、ゲート電極同士を近づけて配置する妨げになる。
【解決手段】 活性領域の上に、ゲート絶縁膜とゲート電極とを含むゲート積層構造を形成する。ゲート積層構造をマスクとして第１不純物を導入する。ゲート積層構造を、絶縁材料の第１の膜で覆う。第１の膜の上に、絶縁材料の第２の膜を形成する。第２の膜及び第１の膜を異方性エッチングして第１の活性領域を露出させ、ゲート積層構造の側面上に、第１の膜と第２の膜との少なくとも２層を含むサイドウォールを残す。ゲート積層構造及びサイドウォールをマスクとして、第２不純物を導入する。サイドウォールを構成する２層のうち、第２の膜を選択的に除去する。ゲート積層構造、残存する第１の膜、及び活性領域を覆うように、層間絶縁膜を形成する。層間絶縁膜内に、活性領域に電気的に接続される導電プラグを形成する。 （もっと読む）

【課題】半導体装置の所望部を容易に測定するために、半導体装置内の配線層と接続する配線構造を提供すること。
【解決手段】本明細書に開示する半導体装置３０は、リード線１１と、リード線１１が接続された面Ｐ１の対向面Ｐ２が半導体装置本体２０の外面に接着された接続部１３と、少なくとも一部が半導体装置本体２０の外面上に形成され、一端１２ａが半導体装置本体２０内の配線層２１に接続され、他端１２ｂが接続部１３に接続される配線１２と、接続部１３を半導体装置本体２０の外面に接着して立設する接着部１４と、を有する。 （もっと読む）

【課題】
低負荷状態でも高い電力効率で電圧変換を行うことができる電源装置を提供する。
【解決手段】
入力電圧を所定の出力電圧に変換する電源装置において入力電圧端子と基準電源との間に直列に接続された第１のスイッチM1及び第２のスイッチM2と，第１，第２のスイッチの接続ノードLXと出力端子Outとの間に設けられたインダクタLoutと，出力端子の出力電圧に応じて第１，第２のスイッチを交互にオン，オフ制御する制御ユニット１と，接続ノードの電圧が基準電源の電圧以上になる第１の状態と，接続ノードの電圧が基準電源の電圧より低い比較電圧以上になる第２の状態とを検出するコンパレータユニット１５とを有する。そして，制御ユニットは，コンパレータユニットによる第２の状態の検出に応答して，第２のスイッチの抵抗を増加させ，コンパレータユニットによる第１の状態の検出に応答して，第２のスイッチをオフにする。 （もっと読む）

【課題】部分回路に関する相関のない複数種類の特性情報がそれぞれの特性の規格値を遵守し、部分回路の改善を図ること。
【解決手段】設計支援装置５００は、検出部５０２により設計対象回路２００から部分回路を構成する任意のデータパスとデータパスに対応するクロックパスを検出し、選択部５０３により検出されたデータパスおよびクロックパス上のセル群から対象セルを選択し、対象セルを、置換部５０４により当該対象セルと同一機能で特性が異なるセルに置換する。置換された後のセルの特性に基づいて当該対象セルを含むパスの複数種類の特性分布を取得部５０５により取得し、判断部５０７により複数種類の特性分布がそれぞれの制約に違反しているか否かを判断する。 （もっと読む）

【課題】一方のクロック信号に対して他方のクロック信号の立ち上がりを遅延させる遅延時間を制御するため、例えば電波状況に応じて、輻射ノイズの低下を図るクロック生成回路、電源供給システム及び遅延時間調整部を提供すること。
【解決手段】コントロール部１６は、ワンセグ受信機２から受信したＢＥＲデータＤＢに基づいて、ワンセグ受信機２のビットエラーレートを最も小さくするような、第１及び第２基準クロック信号Ｃｋ１，Ｃｋ２の周波数の設定周波数データＤｆ、及び、第１基準クロック信号Ｃｋ１に対する第２基準クロック信号Ｃｋ２の立ち上がりの遅延時間の設定遅延時間データＤｔに設定し、その設定周波数データＤｆ及び設定遅延時間データＤｔを基準クロック生成回路２１に出力する。基準クロック生成回路２１は、入力された設定周波数データＤｆ及び設定遅延時間データＤｔに基づいて、第１及び第２基準クロック信号Ｃｋ１，Ｃｋ２を生成する。 （もっと読む）

【課題】論理シミュレーション前に、順序回路セルの前段に接続されている多入力セルがグリッチ発生回路であるか否かを判定することにより、設計検証の効率化を図ること。
【解決手段】検証対象回路のネットリストＮＬから、まだ選択されていない順序回路セルを選択し、その前段に接続されている多入力セルを探索する。選択された順序回路セルのタイミング値と、探索された多入力セルの最小パス遅延値を比較し、探索された多入力セルがグリッチ発生回路であるか否かを判定する。ネットリストＮＬの全ての順序回路セルが選択され、ネットリストＮＬ内の全てのグリッチ発生回路を検出した後に、判定結果６０７の全てを出力する。判定結果として、グリッチ発生回路の識別情報、および選択された順序回路セルの識別情報を出力する。また、判定結果として、選択された順序回路セルを含む回路ブロックの最終段のセルまたは論理回路の出力端子の識別情報を出力する。 （もっと読む）

【課題】同期喪失によって発生するデータ転送の中断時間を短縮することのできるネットワークの再接続方法を提供する。
【解決手段】ポートの同期喪失が検出された場合に（ステップＳ２でＹＥＳ）、ポートをアクティブステートからサスペンドステートに遷移させる。続いて、上記同期喪失の検出から所定時間経過後に、他ノードからのバイアス電圧を検出した場合に（ステップＳ４でＹＥＳ）、リジュームステートにて再同期化を実行させる（ステップＳ３５）。この再同期化に成功すると（ステップＳ６でＹＥＳ）、ポートをリジュームステートからアクティブステートに復帰させる（ステップＳ７）。 （もっと読む）

【課題】 シャロートレンチアイソレーション法により素子分離絶縁膜を形成した後に、従来の方法で自然酸化膜除去のための水素熱処理を行うと、所望のトランジスタ特性が得られない場合がある。
【解決手段】 シリコン基板を、水素を含む還元性雰囲気中で、温度が９３０℃〜１０３０℃の範囲内であり、時間が０秒よりも長くかつ３０秒以下の条件で第１の熱処理を行う。第１の熱処理後、水素を含む還元性雰囲気中に配置したまま、温度が第１の熱処理時の基板温度よりも低く、かつ９００℃〜９８０℃の範囲の基板温度に、０秒よりも長くかつ３０秒よりも短い時間維持して第２の熱処理を行う。 （もっと読む）

【課題】微細なピッチで形成された接続パッドを有する配線基板上に、フリップチップ法により半導体素子を実装する際に、溶融はんだのはみ出しによる短絡を回避する。
【解決手段】表面に可溶性金属層１０６が被覆された導電パターン１０３を具備する配線基板１０１上に、凸状の外部接続端子２０３を具備する半導体素子２０１を実装する半導体装置の製造方法に於いて、前記配線基板を、前記可溶性金属層の融点以下の第１の温度をもって加熱する段階、次いで、前記半導体素子に於ける凸状の外部接続端子を前記導電パターン表面の可溶性金属層に接触させ、当該可溶性金属層をその融点以下であって且つ前記第１の温度よりも高い温度をもって加熱する段階、しかる後、前記半導体素子に於ける凸状の外部接続端子を前記導電パターン表面の可溶性金属層に接触させた状態に於いて、当該可溶性金属層をその融点以上の温度に加熱する段階を具備する。 （もっと読む）