【課題】小規模の回路でＩＣＩのキャンセルが可能な半導体集積回路を提供する。
【解決手段】伝送路推定部１１が、フーリエ変換後の受信信号に含まれるパイロット信号をもとに、伝送路推定値Ｖ_n^sを生成し、仮判定値生成部１２が、受信信号Ｙ及び伝送路推定値Ｖ_n^sから、送信信号の仮判定値Ｘｂ_nを生成し、ＩＣＩレプリカ生成部１４が、ＩＣＩの被影響キャリアとサブキャリア間のキャリア間隔に応じた重み値のうち虚数成分のみと、仮判定値Ｘｂ_nと、現在のシンボルの伝送路推定値Ｖ_n^s及び１つ前のシンボルの伝送路推定値Ｖ_n^s-1とをもとに、ＩＣＩレプリカを生成し、加減算部１５が、受信信号ＹからＩＣＩレプリカを減算する。 （もっと読む）

【課題】微細なピッチで形成された接続パッドを有する配線基板上に、フリップチップ法により半導体素子を実装する際に、溶融はんだのはみ出しによる短絡を回避する。
【解決手段】表面に可溶性金属層１０６が被覆された導電パターン１０３を具備する配線基板１０１上に、凸状の外部接続端子２０３を具備する半導体素子２０１を実装する半導体装置の製造方法に於いて、前記配線基板を、前記可溶性金属層の融点以下の第１の温度をもって加熱する段階、次いで、前記半導体素子に於ける凸状の外部接続端子を前記導電パターン表面の可溶性金属層に接触させ、当該可溶性金属層をその融点以下であって且つ前記第１の温度よりも高い温度をもって加熱する段階、しかる後、前記半導体素子に於ける凸状の外部接続端子を前記導電パターン表面の可溶性金属層に接触させた状態に於いて、当該可溶性金属層をその融点以上の温度に加熱する段階を具備する。 （もっと読む）

【課題】データ書き込み時のノイズ発生に起因するデータの損失を、少ない消費電力で防止可能な半導体記憶装置及びその制御方法を提供する。
【解決手段】電源供給部２が、メモリセルアレイ１のメモリセルのＭＯＳ型キャパシタのゲート電極に接続されるプレート線ＰＬに、プレート電圧Ｖｐｌを供給し、スイッチ（ｎＭＯＳＱ７）が、メモリセルアレイ１へのアクセス発生時に、プレート線ＰＬを第１電源線に接続することで、データ書き込み時のノイズの影響を除去する。 （もっと読む）

【課題】 本発明は電源制御装置、電源装置、及び電源制御方法に関するものであり、入力電圧と出力電圧との電位差に応じて、出力電圧をスイッチング制御する制御信号の生成を指示する周期信号を制御する電源制御装置、電源装置及び電源制御方法に関するものである。
【解決手段】 本発明は出力電圧と第１基準電圧との差分と、第２基準電圧とを比較し、差分が第２基準電圧を上回る場合、出力電圧をスイッチング制御する制御信号の生成を指示する周期信号を生成し、差分が第２基準電圧を下回る場合、周期信号の生成を停止する信号生成部と、入力電圧と出力電圧との差によって、第２基準電圧を調整する調整部とを備え構成されている。 （もっと読む）

【課題】高品質な検証処理を効率的に実行させること。
【解決手段】検証支援装置では、ステップＳ１０１〜Ｓ１０９によって従来技術と同様に、設定されたＳｅｅｄ番号に応じて発生させたランダムなテストパターンによる通常のシミュレーションを実行させる。その後、未検証箇所を抽出し、これらの条件についての検証結果を得るため、ステップＳ１１０〜Ｓ１１９の処理を利用して、検証したい条件と類似する条件を検証した場合のシミュレーション結果を流用して、効率的に所望する条件の検証結果を得る。 （もっと読む）

【課題】消費電力が小さく小規模の回路でＩＣＩのキャンセルが可能な半導体集積回路を提供する。
【解決手段】伝送路推定部１２が、フーリエ変換後の受信信号に含まれるパイロット信号をもとに、伝送路推定値を生成し、仮判定値生成部１３が、受信信号に含まれる差動変調信号を復調し、復調結果をシンボルごとに順次排他的論理和した値と基準信号との排他的論理和により、シンボルごとに、送信信号の仮判定値を生成し、ＩＣＩレプリカ生成部１７が、ＩＣＩの被影響キャリアとサブキャリア間のキャリア間隔に応じた重み値と、仮判定値と、現在のシンボルの伝送路推定値及び１つ前のシンボルの伝送路推定値とをもとに、ＩＣＩレプリカを生成し、加減算部１８が、受信信号からＩＣＩレプリカを減算する。 （もっと読む）

【課題】遅延量が大きいマルチパスを伴ったレイリー環境の場合に適切な等化を行うことができる受信装置を提供することを課題とする。
【解決手段】フーリエ変換部によりフーリエ変換された信号を基に伝送路応答を推定し、推定された伝送路応答を基にフーリエ変換された信号を等化する伝送路等化部（１０５）と、受信信号内の全キャリア周波数の伝送路応答をシンボル毎に逆フーリエ変換することによりインパル応答を生成する第１の逆フーリエ変換部（２１２）と、インパルス応答の中で少なくとも１番目に大きい第１のインパルス応答又は２番目に大きい第２のインパルス応答が遅延時間設定範囲内に存在するシンボル数をカウントし、カウントされたシンボル数がシンボル数閾値より多いときには、遅延量が大きいマルチパスを伴ったレイリー環境であると判定するレイリー判定部（２１８）とを有する受信装置が提供される。 （もっと読む）

【課題】厚さが薄く小型の電子部品内蔵基板を製造可能な電子部品内蔵基板の製造方法を提供する。
【解決手段】基板１０上に層間接続ビア１１を形成するとともに、電子部品１３を、接続端子１３ａが配列された端子面を上側にして基板１０上に搭載し、接続用電極２０ｂ−１，２０ｂ−２，２０ｃ−１，２０ｃ−２が形成された基板２０上に、熱により流動性を示す絶縁層２１を形成し、基板１０と基板２０を、端子面と絶縁層２１とを対向させて、加熱及び加圧して貼り合わせ、接続端子１３ａ及び層間接続ビア１１を、接続用電極２０ｂ−２，２０ｃ−２に電気的に接続する。 （もっと読む）

【課題】 半導体メモリの動作マージンを向上する。
【解決手段】 ワードリピータ回路はワード線の途中に配置され、ワード線の高レベル電圧を抑える第１負荷回路を有する。第１ダミーリピータ回路は、ワード線に沿って配置された第１ダミーワード線の途中に配置され、ワードリピータ回路の第１負荷回路と同じ構成の第２負荷回路を有する。カラムリピータ回路は、ワード線に沿って配置されたカラム選択線の途中に配置され、第１ダミーリピータ回路に入力される第１ダミーワード線信号に同期して、受けたカラム選択信号をカラムスイッチに出力する。カラム選択信号を、第１ダミーワード信号に同期して出力することにより、カラム選択信号をワード線信号の伝達タイミングに合わせて伝達できる。ワード線に多数のメモリセルが接続される場合にも、カラムリピータ回路毎にカラム選択信号のタイミングを調整できる。 （もっと読む）

【課題】ドップラー周波数を精度よく算出する。
【解決手段】逆フーリエ変換部１２はパイロット信号から第１のインパルス応答を算出し、逆フーリエ変換部２１は、データ信号から求められる伝送路応答値とパイロット信号から第２のインパルス応答を算出する。マルチパス判定部２４により第２のインパルス応答に所定長以上のマルチパスが判定された場合、主波位置特定部２５は第２のインパルス応答の最大値の位置をもとに、第１のインパルス応答における主波位置を特定する。位相差補正部１６は、主波位置とフーリエ変換窓位置との間の遅延量をもとに、シンボル間におけるパイロット信号の周波数の違いに起因した位相差を補正する。位相偏差算出部１７は、補正された第１のインパルス応答と、異なるシンボルにおける第１のインパルス応答との間の位相回転量を算出し、ドップラー周波数算出部１８は、位相回転量をもとにドップラー周波数を算出する。 （もっと読む）