多くの個別入力電極(24、34、44)を有する限られたスペースしかない電子装置(20、30)において、一群の個別電極(24、34、44)を並列的に動的に結合し、近接検査及び/又は接触検査を行うことで、比較的大きな面積の近接検出処理部と等価な機能を提供する。並列的な一群の電極は、1つの大きな電極のように機能し、大きく隔たった距離において強い感度とともに近接検出を可能にする。マルチプレクサ(74)は、個別的な入力電極(24、34、44)を自動的に結合し、並列的な一群の電極を近接(又は接触)センサ(46、66)とし、人間の反応時間よりも短い時間で個別的及び集合的にスキャン及び検出することで、あたかも大きな面積の電極が別途も受けられているかのように、近接検出機能を発揮できる。近接性の空間検出精度は、いくつかの電極(24、34、44)を駆動シールドとして使用し、位置の曖昧さを排除することで向上する。
（もっと読む）

【課題】出力トランジスタの立ち上がりを円滑にし、電圧の低下を抑制するためのドライバ回路を提供する。
【解決手段】モータドライバ１１のトランジスタ１１１には、プリドライバ２０のバッファ２２に接続される。モータドライバ１１の外部端子ＴＭ１には、レギュレータ２６に接続され、トランジスタ２３１，２３２に電圧を供給する。トランジスタ２３１，２３２のゲート端子は、それぞれトランジスタ２３２，２３１のドレイン端子に接続される。トランジスタ２３１は、入力信号が供給されるトランジスタ２３７に接続され、トランジスタ２３３は、入力信号の反転信号が供給されるトランジスタ２３８に接続される。そして、外部端子ＴＭ１には、トランジスタ２１のゲート端子に接続される。このトランジスタ２１のソース端子は、トランジスタ２３４を介してバッファ２２に接続され、ドレイン端子はレギュレータ２６に接続される。 （もっと読む）

メモリコントローラ１２は複数のメモリデバイス２４，２６，２８，３０の各々に読取テストを実行して各メモリデバイスの読取遅延時間を生成する。プライムメモリデバイス２４とメモリデバイスのサブセット２６，２８，３０とが存在する。サブセットの各メモリデバイスについて、プライムメモリデバイス２４の読取遅延時間をサブセットのメモリデバイス２６，２８，３０の各メモリデバイスの読取遅延時間と比較してサブセットの各メモリデバイスの遅延差を生成する。各サブセットメモリデバイスについて、プライムメモリデバイスの書込テスト開始時間を各メモリデバイスの遅延差と結合して各メモリデバイスの書込テスト開始時間を生成する。各メモリデバイスの書込テストでは各メモリデバイスの書込テスト開始時間が用いられ、各サブセットメモリデバイスの書込起動時間が生成される。
（もっと読む）

【課題】チャージポンプを用いずに、出力周波数の精度を高くすることのできる自動調整発振器を提供する。
【解決手段】発振器１０は、発振回路１１、第１電圧供給回路１３、第２電圧供給回路１４及び調整値生成回路１６を備えている。第１電圧供給回路１３は、基準時間で第１電圧Ｖ１が基準電圧Ｖrefに到達するような時定数となる抵抗値の抵抗器Ｒ１とキャパシタン
スのキャパシタＣ１とを備える。第２電圧供給回路１４は、発振回路１１の周波数に応じたパルス信号Ｓ１，Ｓ２によってスイッチングを行なう第１及び第２スイッチング手段ＳＷ１，ＳＷ２によって第２電圧Ｖ２を上昇させる。調整値生成回路１６は、第２電圧Ｖ２が第１電圧Ｖ１よりも先に基準電圧Ｖrefになった場合には、周波数を低くする調整値を
発振回路１１に供給し、第２電圧Ｖ２が第１電圧Ｖ１よりも遅れて基準電圧Ｖrefになっ
た場合には、周波数を高くする調整値を発振回路１１に供給する。 （もっと読む）

【課題】バッテリ充電器において、短時間にバッテリパックの装着状態を検知するための充電制御回路及びこの充電制御回路を備えたバッテリ充電器を提供する。
【解決手段】バッテリ充電器２０は、バッテリパック１０への充電を開始する。そして、バッテリ充電器２０は、１回目の温度評価処理、２回目の温度評価処理を実行する。次に、バッテリ充電器２０は、第１装着検知処理を実行し、バッテリが接続されていると判定された場合、３回目の温度評価処理を実行する。更に、バッテリ充電器２０は、第２装着検知処理を実行する。そして、バッテリが接続されていると判定された場合、バッテリ充電器２０は、４回目の温度評価処理を実行する。更に、バッテリ充電器２０は、第３装着検知処理を実行し、バッテリが接続されていると判定された場合、１つの温度スキャンを終了し、１回目の温度評価処理から繰り返す。 （もっと読む）

メモリ(14)をテストする方法は、テストアドレス(46)のような複数のアドレスを生成し(62、66)、複数のアドレス各々の中身にアクセスしてそれらをストレージ回路(32、34)に保存し(64、68)、複数のアドレスについてテストを実行し(70)、アクセスアドレスをスヌープ回路(36)に送ることでメモリテスト回路にアクセスし(84、86)、複数のアドレスの内の少なくとも1つにアクセスアドレスが合致しているか否かを判定し、それに応じて少なくとも1つのヒットインジケータ(52、54)を生成し(88)、スヌープミスインジケータ(27)を生成し(92)、それがミスを示しているか否かを判定し、ミスを示していた場合、アクセスアドレスに応じてメモリにアクセスし(96)、ミスを示していなかった場合、ストレージ回路の内の選択された部分に相互接続マスタ(12)のスヌープデータを格納する、或いは相互接続マスタに対するストレージ回路の選択された部分からスヌープデータを読み取る(98)。
（もっと読む）

システムが、第１のプロセッサ１２、第２のプロセッサ１４、第１のプロセッサに接続された第１のクロック５４、第１のプロセッサおよび第２のプロセッサに接続された第３のクロック５６を含む。第１のプロセッサが、第３のクロックを受けるために接続されたデバッグ回路６８、第１のクロックを受けるために接続された同期化回路を含み、ここで、同期化回路がデバッグモードに入るための第１の要求を受信し、第１の同期化デバッグ開始要求信号５１または２５を与え、そして、第１の同期化デバッグ開始要求信号は第１のクロックに対して同期化された。第１のプロセッサが、第２のプロセッサから第２の同期化デバッグ開始要求信号２７を受信するための入力をさらに含み、ここで、第１のプロセッサが、第１の同期化デバッグ開始要求及び第２の同期化デバッグ開始要求信号が両方アサートされたまでにデバッグモードに入るために待機する。
（もっと読む）

デバイス１１０は、駆動ノード３４，３６および感知ノード４２，４４を有する感知素子２６を備えている。駆動ノード３４および感知ノード４２との間には寄生容量２２が存在する。同様に、駆動ノード３６と感知ノード４４との間には寄生容量２４が存在する。駆動信号５６が駆動ノード３４、３６との間に印加されると、駆動ノード３４と感知ノード４２との間の寄生電流７０および駆動ノード３６と感知ノード４４との間の寄生電流７２が寄生容量２２，２４のおかげで生成される。容量性ネットワーク１１２を介して寄生電流７０を打ち消す補正電流１３４を生成するために、駆動ノード３６と感知ノード４２との間に容量ネットワーク１１２が接続される。同様に、容量性ネットワーク１１２を介して寄生電流７２を打ち消す補正電流１３８を生成するために、駆動ノード３４と感知ノード４４との間に容量性ネットワーク１１４が接続される。
（もっと読む）

【課題】チップサイズを小さくするとともに、出力電流の低下を抑制することができる電流駆動回路を提供する。
【解決手段】電流駆動回路１０の出力端子には、抵抗Ｒ３が接続される。この抵抗Ｒ３には、抵抗Ｒ２及びトランジスタＭ６のドレイン端子が接続されている。トランジスタＭ６のゲート端子には、トランジスタＭ２のゲート端子、接地された電流源ＣＳ２、トランジスタＭ４のソース端子が接続される。電源線には、電流源ＣＳ１、トランジスタＭ４が接続される。電流源ＣＳ１は、トランジスタＭ４のゲート端子、トランジスタＭ３のドレイン端子、トランジスタＭ１のドレイン端子、抵抗Ｒ１に接続される。電圧Ｖｄが下がってきた場合には、トランジスタＭ３のオン抵抗が上昇し、トランジスタＭ１がトランジスタＭ２に直列となり、トランジスタＭ６のゲート電圧を引き上げる。 （もっと読む）

トランスデューサ２０は、垂直な集積構造を形成するために相互に接続されたセンサ２８、３０を備えている。センサ２８は、基板３６の表面３４に可動に接続され、離間配置された試験質量３２を備える。センサ３０は、基板５６の表面６０に可動に接続され、離間配置された試験質量５８を備える。基板３６、５６は、基板５６の表面６０が基板３６の表面３４に向き合った状態で接続される。したがって、試験質量５８が試験質量３２に対面する。センサ２８、３０は別に組み立てられ、異なるマイクロ機械技術を利用して形成されてよい。センサ２８、３０は続いて、トランスデューサ２０を形成するためのウェハー接合技術を利用して接続される。トランスデューサ２０の実施形態は、１つ、２つ、または３つの直交軸に沿っての感知を含んでよく、異なる加速度感知範囲における移動を検知するように適合されてよい。
（もっと読む）