説明

インテル・コーポレーションにより出願された特許

81 - 90 / 1,101


【課題】 ユニファイドコンテンツポスティング機構を提供する方法、装置、およびシステムを提供する。
【解決手段】 方法は、1以上の遠隔サーバにポスティングする単一のバージョンのコンテンツを受信する段階と、1以上の遠隔サーバへのポスティングに関する1以上の所定の基準に従い、受信されたコンテンツをフォーマットする段階と、1以上のポストサービスを介して1以上の遠隔サーバ上に、フォーマットされたコンテンツをポスティングする段階と、を備える。方法は、標準化且つ簡素化されたウェブサイトにコンテンツをポスティングする処理方法に関する。 (もっと読む)


【課題】先行技術は、加工時間の増加によりスループットが低くなることがあり、さらには、ビアおよび配線生成工程を多数利用する必要が出てきて、それら工程が複合的アライメント誤りを生じ得るので、特に目下のアライメント予算内では役に立たないであることがある。
【解決手段】基板に金属パネルをレーザ投影パターニングすることと、金属パネル上に誘電体層をラミネートすることと、基板の複数のビアを形成すべく基板をレーザ照射することと、基板のシードコートをレーザ活性化することと、基板のパターニングされていない部分からシードコートを洗浄することと、基板に、パターニングされたビルドアップ層を形成することと、複数の金属突起を形成すべく金属めっきをエッチングで除去することによりプリント回路を形成する。 (もっと読む)


【課題】トラステッドなシステムにおいて、共通の市販のオペレーティングシステムおよびアプリケーションソフトウェアでの同時利用ができるようにする。
【解決手段】セキュアなエンター命令を実行する第1のプロセッサ202と、チップセット240と、第1のプロセッサ202をチップセット240に連結するポイントツーポイントファブリック230と、ポイントツーポイントファブリック230によりチップセット240に連結される第2のプロセッサ212、222と、を含むシステムにおいて、チップセット240はセキュアなエンター命令の実行中に、第2のプロセッサ212、222を休止状態に入らせ、チップセット240が、第2のプロセッサ212、222に休止状態に入らせる信号を送信した後、第2のプロセッサ212、222は、第2のプロセッサ212、222が休止状態に入ったことを知らせる信号をチップセット240に送信する。 (もっと読む)


【課題】パッケージ基板またはインターポーザ基板などの基板などの集積回路パッケージの基板で、焼結セラミックベース構造の上にキャパシタ構造が形成された集積回路パッケージの基板を提供する。
【解決手段】ベース構造12は、複数のビア開口22P、22G、22Sをそこに備える未加工の物質12から形成される。未加工の物質は、焼結セラミック物質になりおよび複数のビア開口を備えるベース構造が焼結セラミックベース構造になるように焼結される。導電性ビア14P、14G、14Sは、焼結セラミックベース構造のそれぞれのビア開口の中に形成される。キャパシタ構造16は、焼結セラミックベース構造の上に形成される。キャパシタ構造の複数の電源24Pおよびグランドプレーン26は、複数のビアに接続される。複数のシリコン基板などのもろい複数の基板内に複数のビア開口をドリルで開ける必要なしに複数のビアに接続されることができる。 (もっと読む)


【課題】高い効率の応答特性を備えた、動的な位相調節を有する多相コンバータを提供する。
【解決手段】多相電圧レギュレータは、VR制御部102、ドライバ−フィルタ回路104、及びフィードバック回路106を含み、調整済み電圧供給源VRを負荷110に与える。VR制御部は、ドライバ−フィルタ回路104内の位相レグにパルス幅変調された駆動信号P1:PNを供給する論理及び回路を含む。フィードバック回路は、VRノードと、ドライバ−フィルタ回路104に結合されてVR制御部102に電圧及び電流フィードバック信号を供給して、それにより、出力電圧VRを調整し、また、異なるように位相がずらされた位相レグを動的に制御して所望の動作効率を維持する。 (もっと読む)


【課題】マルチプロセッサのコアクロック周波数をプロセッサ毎に変更できるので、全てのプロセッサに共通な動作電圧とコア周波数との組み合わせによってはプロセッサの損傷あるいはプロセッサの動作の信頼性低下を引き起こしうることを防止する。
【解決手段】1つのプロセッサの動作電圧を動的に調整する一方で、前記プロセッサが前記プロセッサのコア/バス周波数比との関係において有害である1つの動作電圧状態に1人のユーザによって置かれることを防止するための手法。より具体的には、プロセッサの動作電圧をプロセッサのバスおよび/あるいはコアクロック周波数の1つの関数として制御するための1つの手法に関する。 (もっと読む)


【課題】仮想マシン(VM)環境におけるマネージド・ランタイム・アプリケーションの性能を最適化するために、下層のプロセッサの機能を使用可能にする。
【解決手段】1つ以上のプロセッサ命令に関連するプロセッサ命令スタブ(PIPS)が生成される。この「スタブ」は、プログラムの実行時に種々のタスクを実行するために提供される、動的に生成されるコードの一部を指す。そして、生成されたPIPSに基づいて、1つ以上のプロセッサ命令を実行するために最適化アプリケーション・プログラム・インタフェースが生成される。 (もっと読む)


【課題】第1のプラットフォームに対応付けられている複数のストレージデバイスに格納されているデータに対するアクセスを制御するための方法を提供する。
【解決手段】第1のプラットフォームにアクセスするユーザを認証する段階を備え、第1のプラットフォームは、第1および第2のストレージデバイス180、172と、チップセット暗号化ハードウェア150と、メモリとを有する。ストレージデバイスに格納されているデータは暗号化されており、第1のストレージデバイス180に格納されている第1のデータは、チップセット暗号化ハードウェアによって暗号化されており、第2のストレージデバイス172に格納されている第2のデータは、別の暗号化メカニズムによって暗号化されている。データは、復号化されて、第1のデータおよび第2のデータに対するアクセスがユーザに許可される。 (もっと読む)


【課題】仮想マシンにおける効率的なアドレス変換が可能な手法を提供する。
【解決手段】プロセッサ318は、仮想化に基づくシステムのゲストの物理アドレス(ゲスト物理アドレス)から仮想化に基づくシステムのホストの物理アドレス(ホスト物理アドレス)までの翻訳ルックアサイドバッファ(TLB)323に格納されたマッピングを仮想化に基づくシステムの拡張ページングテーブル(EPT)328に格納された対応するマッピングを同期させる命令を実行するロジック322を含む。 (もっと読む)


【課題】様々なタイプの脅威からコンピュータの実行の保全性を保証できるようにする。
【解決手段】検証実施命令を記憶するための不揮発性メモリと、安全区分223を有するシステム・メモリ220と、前記不揮発性メモリと前記システム・メモリ220に結合されたプロセッサ210とを備え、前記プロセッサ210は、ブートストラップ安全ロジック241を含むオンチップBIOS215と、前記オンチップBIOS215と前記システム・メモリ220に結合された実施ユニット211であって、前記ブートストラップ安全ロジック241により特定されるオペレーションを実施するように構成された前記実施ユニット211とを備え、前記オペレーションは前記不揮発性メモリから前記安全区分223へ前記検証実施命令242をコピーするステップと前記検証実施命令242の信頼性を検証するステップとを含む。 (もっと読む)


81 - 90 / 1,101