【目的】配線レイアウトの関係で他の配線層の電位に起因して発生する虞のあるリーク電流を回避し得る半導体サイリスタ装置を提供する。
【構成】半導体基板と、各々が互いに接合型を異にし該半導体基板内で隣接して設けられることによって１つのサイリスタ素子を構成する２つのトランジスタと、該半導体基板上に設けられて該トランジスタの一方に接地電位を供給するための第１配線層と、該半導体基板上に設けられて該トランジスタの他方に電源電位を供給するための第２配線層と、を含む半導体サイリスタ装置であり、該第１配線層は、該半導体基板のうちで該２つのトランジスタが隣接し合う領域を被覆している。 （もっと読む）

【課題】検査に要する時間を短縮するとともに、水晶発振回路単独の特性を検査すること。
【解決手段】ＣＭＯＳインバータ１１２を含む発振増幅回路１０４を備えていて、ＣＭＯＳインバータに並列に水晶振動子が接続されることにより発振する水晶発振回路１００の発振確認検査をするに当たり、発振増幅回路の出力端子ＸＴを接地し、及び、発振増幅回路１０４の入力端子ＸＴＢを電気的に浮遊させ、出力端子を流れる電流量を測定する。 （もっと読む）

【課題】閾値の測定を一つの端子で行うことができる半導体装置及び半導体装置の入力回路の閾値の測定方法を提供する。
【解決手段】ＴＥＳＴ信号入力端子４０から入力される信号が「Ｈ」レベルのときに、スイッチ回路３０がＯＮし、入力回路１２の出力（ノードＮ２）と入力端子２０（ノードＮ１）とがショートした状態になる。測定装置５０の定電圧器５４の出力電圧（入力端子の入力電圧）を上昇または下降させながら、流れる電流の向きを電流測定器５２でモニタリングし、向きが変化したときの入力電圧を、入力閾値電圧として測定する。 （もっと読む）

【課題】入力電圧ＶＩＮが低い場合でもレベルシフタを構成するトランジスタの閾値のばらつきの影響を抑制して動作するようにし、かつ、出力電圧ＶＯＵＴの立ち上がりが速く、所望の出力電圧に達した後はレベルシフタによる消費電力を抑制することができる昇圧回路を提供する。
【解決手段】電源電圧ＶＤＤレベルのクロック信号ＣＫ３，ＣＫ４を出力電圧ＶＯＵＴレベルにシフトするレベルシフト部２０Ａ，２０Ｂに、出力電圧ＶＯＵＴが低くても正常に動作するレベルシフタ３０と、出力電圧ＶＯＵＴが高い時に低消費電流で動作するレベルシフタ４０を設け、動作開始から出力電圧ＶＯＵＴが所定の電圧に上昇すると想定されるまでレベルシフタ３０を選択し、その後、レベルシフタ４０に切り替えて昇圧動作を継続する。 （もっと読む）

【課題】従来に比して少ない素子数および小さなレイアウトサイズで、出力電圧を監視しつつ安定した電圧を出力する電圧監視付きのレギュレータを提供。
【解決手段】所定の電圧に保たれた出力電圧信号Vregを出力するとともに、出力電圧信号Vregの電圧を監視した結果を電圧監視信号Coutとして出力する電圧監視付きレギュレータ10は、出力電圧信号Vregを供給する出力を有する増幅器16と、増幅器16に流れる電流I1の大きさを所定の値と比較して、その比較結果に応じて電圧監視信号Coutを出力する比較器62を有する。 （もっと読む）

【課題】位相余裕を拡大すると共に、高スルーレート化することができる出力回路を備えた駆動装置を提供する。
【解決手段】出力の極性が互いに逆相になるオペアンプ回路１２１及び１２２において、オペアンプ回路１２１は、容量Ｃａ１を、位相補償用容量Ｃ１１と並行かつ、ゲートＰＧ１及びＮＧ１とオペアンプ回路１２２の出力との間に設ける。また、同様にオペアンプ回路１２２は、容量Ｃａ２を、位相補償用容量Ｃ１２と並行かつ、ゲートＰＧ２及びＮＧ２とオペアンプ回路１２１の出力との間に設ける。 （もっと読む）

【課題】外部から与えられる電磁波を整流して内部回路用の電源を生成するときに、受信電力が小さくても比較的高い電源電圧が得られる電源回路を提供する。
【解決手段】コイル１とコンデンサ２による共振回路の一端のノードＮ１と接地電位ＧＮＤとの間に、ダイオード接続したＤＭＯＳ５とＮＭＯＳ６を直列に接続し、このＮＭＯＳ６のゲートを電源電圧ＶＣＬが出力されるノードＮ２に接続する。これにより、コンデンサ３に蓄積された電源電圧ＶＣＬがＮＭＯＳ６の閾値電圧ＶＴＮを越えると、このＮＭＯＳ６が常にオン状態となり、ダイオード接続されたＤＭＯＳ５による半波整流が行われる。ＤＭＯＳ５は、閾値電圧の絶対値が小さいので導通時の電圧降下が小さく、より高い電源電圧ＶＣＬを得ることができる。 （もっと読む）

【課題】レイアウト面積を増加させることなく、また定常的に流れる電流を増加させることなく、遅延量の異なる信号を生成する半導体装置を提供する。
【解決手段】与えられた電圧に応答して遅延時間を変化させる複数の遅延回路部（４ａ、４ｂ）を含むパルス発生部と、そのパルス発生部が出力したそれぞれのパルス信号に応答して異なる電圧を発生させる基準電圧発生回路部２とを設け、基準電圧発生回路部２が発生した電圧をパルス発生部の遅延回路部（４ａ、４ｂ）に与えて遅延量の異なる信号を生成するようにした。 （もっと読む）

【課題】 近年の高性能な表示装置であっても出力回路のオフセットをキャンセルすることが可能な出力回路、及び、オフセットキャンセル方法を提供する。
【解決手段】
本発明の出力回路は、第１の入力端子と、第２の入力端子と、第１の出力端子と、第１の入力端子と第２の入力端子の極性を反転させる切り換え回路と、を備えた増幅回路と、データ入力端子と第１の入力端子との接続を制御する第１のスイッチと、第１の出力端子と第１の入力端子との接続を制御する第２のスイッチと、データ出力端子と第１の出力との接続を制御する第３のスイッチと、第１の出力端子と第２の入力端子との接続を制御する第４のスイッチと、オフセット補償容量の一端と第２の入力端子との接続を制御する第５のスイッチと、オフセット補償容量の一端と第１の出力端子との接続を制御すると共に、第５のスイッチよりオン抵抗が高い第６のスイッチと、を備える。 （もっと読む）

【課題】 近年の高性能な表示装置であっても出力回路のオフセットをキャンセルすることが可能な出力回路をより小面積で提供する。
【解決手段】
本発明の表示用駆動装置は、出力に対応するドライバセルを複数備えた表示用駆動装置であって、ドライバセルは、デコーダと出力回路を備え、出力回路は、増幅回路と、オフセットキャンセル用容量と、オフセットキャンセル用容量と増幅器の接続関係を制御するスイッチ群と、スイッチ群を制御する制御回路とを備え、制御回路は、増幅器とスイッチ群との間に配置され、スイッチ群は、オフセットキャンセル用容量と制御回路との間に配置され、オフセットキャンセル用容量は、デコーダとスイッチ群との間に配置される。 （もっと読む）