【課題】 近年の高性能な表示装置であっても出力回路のオフセットをキャンセルすることが可能な出力回路をより高精度で提供する。
【解決手段】
本発明の表示用駆動装置は、出力に対応するドライバセルを複数備えた表示用駆動装置であって、ドライバセルは、デコーダと出力回路を備え、出力回路は、増幅回路と、オフセットキャンセル用容量と、オフセットキャンセル用容量と増幅器の接続関係を制御するスイッチ群と、スイッチ群を制御する制御回路とを備え、スイッチ群の電源配線と増幅回路の電源配線は、個別形成されている。 （もっと読む）

【課題】液晶表示パネル内に形成された各液晶画素に対する映像データの書き込みを高速かつ高精度に行うことが可能な液晶表示パネルの駆動装置を提供する。
【解決手段】
映像入力信号に応じた階調信号を生成し、これを各信号線を通じて液晶画素に供給する液晶表示パネルの液晶画素に供給する液晶表示パネルの駆動装置において、階調信号を生成する階調信号生成回路は、階調信号の各々の電圧レベルに対応した複数の階調電圧を生成する階調電圧生成回路と、階調電圧が一方の差動入力端子に入力され且つ階調信号線上の階調アンプの出力端子とは反対側の遠端部の電圧が帰還電圧として帰還信号線を経由して他方の差動入力端子に入力された階調アンプと、階調アンプの出力端子の直近部と帰還信号線との間に設けられて駆動信号に応じてオンオフする帰還経路切り替えスイッチと、を有する。 （もっと読む）

【課題】ＣＭＯＳオペアンプ回路において、パワーダウン状態の解除後に定常状態に安定するまでの動作速度を高速化することができるオペアンプ回路及びオペアンプ回路の制御方法を提供する。
【解決手段】パワーダウン時はＳＷ１により電圧ＶＤＤ２をノードＮ１に印加し、出力端ＯＵＴ１から電圧ＶＤＤ２が出力されるため、位相補償用コンデンサＣ１の両電極に電位差が生じ、電荷が蓄積され、定常状態に切り替わると蓄積されていた電荷が放電され、Ｎチャネル型ＭＯＳトランジスタＴＮ３のゲートがＯＮするため、瞬時に出力端ＯＵＴ２の出力値が引き下げられた後、安定状態に落ち着く。 （もっと読む）

【課題】半導体集積回路の内部の論理回路をＥＳＤサージから効果的に保護する。
【解決手段】入力パッド１にＥＳＤサージ等の異常電圧が印加されると、ノードＮ１１とノードＮ１２の間にダイオード接続されたゲート保護用のＮＭＯＳ１２Ａ１が先にブレークダウンし、ノードＮ１２の電位が上昇する。これにより、端子保護用のＮＭＯＳ１３がオン状態となり、ブレークダウンの状態よりも低い内部抵抗で入力パッド１とＥＳＤ保護用の接地線ＧＬ２の間が接続される。これにより、入力パッド１とノードＮ１１の電位上昇が抑制され、入力ゲート２０等の内部の論理回路を異常電圧から効果的に保護することができる （もっと読む）

【課題】制御電圧に応じて所望のデューティ比を設定することができるデューティ比調整回路を提供する。
【解決手段】入力信号ＩＮは、バッファ用のインバータ１１を介して抵抗１２及びキャパシタ１３からなる時定数Ｔ１０のＣＲ積分回路で積分され、接続点Ｎ１から信号Ｓ１０として比較器３０の反転入力端子に与えられる。比較器３０の出力信号ＯＵＴは、時定数Ｔ１０よりも大きな時定数Ｔ２０を有する積分器２０によって積分され、制御電圧ＶＣに応じた信号Ｓ２０として比較器３０の非反転入力端子に与えられる。比較器３０は、信号Ｓ１０が信号Ｓ２０よりも高いときに、接地電圧ＧＮＤの出力信号ＯＵＴを出力し、逆の時には電源電圧ＶＤＤの出力信号ＯＵＴを出力する。この帰還動作により、出力信号ＯＵＴの平均レベル（即ち、デューティ比）が、制御電圧ＶＣに応じた値に制御される。 （もっと読む）

【課題】周波数補正精度を向上し、更に、回路構成の簡単化により回路規模の小型化と低消費電力化を図る。
【解決手段】周波数補正回路５において、カウンタ１０は、入力される周波数ｆｉのクロック信号ＣＫを１／ｉ（但し、ｉ；２以上の整数）分周することにより周波数ｆａの信号を生成し、且つ、補正信号Ｓｃｐによりその周波数ｆａの信号のパルス数を補正して分周信号Ｄａを出力する。分周回路２０は、信号Ｄａを分周して周波数ｆ０の単位時間信号Ｓｏと複数の周波数ｆｂからなる分周信号Ｄｂとを出力する。補正タイミング生成回路３０は、信号Ｄａ及びＤｂをデコードしてその信号Ｄａの補正タイミングを検出し、タイミングの異なる複数の補正タイミング信号ＴＭＧを生成する。補正信号生成回路４０は、信号ＴＭＧと補正値Ｖｃｐとに基づき、信号Ｓｃｐを生成してカウンタ１０に与える。 （もっと読む）

【課題】消費電流を低減すると共にクロック信号を早期に安定出力することができるクロック信号生成装置を提供する。
【解決手段】クロック信号生成装置は、水晶発振子からの発振信号を定電流値に応じて増幅して得られた増幅発振信号の振幅が閾値振幅を超過したと判別した場合に当該増幅発振信号に基づいてクロック信号を生成し、該クロック信号のクロックパルス総数が所定のパルス数を超過したと判別した場合に該定電流値を低減する。 （もっと読む）

【課題】同じ機能を有する半導体素子において実装形態が異なる場合であっても、より簡便にそれらに適用可能な半導体素子及びその製造方法を提供。
【解決手段】半導体素子１０００は、内部回路１４２、内部回路と電気的に接続された電極１４４、及び内部回路を覆い、電極を露出して設けられた第１の絶縁層１４０が設けられた第１の半導体素子部分１００と、電極と電気的に接続されるとともに第１の絶縁層上に形成され、第１のパッド２１１及び第２のパッド２１３を有する配線層２１０、及び第１のパッドと第２のパッドのいずれか一方を覆い、他方を露出させる第２の絶縁層２２０が設けられた第２の半導体素子部分２００と、を有する。 （もっと読む）

【課題】寄生抵抗の影響を受けることなくレギュレータ回路の真の能力を測定しつつ、時間をかけずにテストし、評価条件の抜け漏れもなくすことができるレギュレータ回路、集積回路、及び集積回路のテスト方法を得る。
【解決手段】ＳｔａｒｔＵｐ回路２２０が起動し、ＢＩＡＳ回路２４０を起動させ、ｎｏｄｅ４の基準電圧の安定後、ｎｏｄｅ６の電位が基準電圧と同レベルになり、レギュレータ出力電圧ｒｅｇｏｕｔが出力電圧ＶＤＤＬで安定後、内部ロジック回路の動作電源電流をテスタから入力し、レギュレータ回路１１０の出力電圧レベルを測定して出力電圧の安定性をテストする。予めスイッチ用ＮＭＯＳＦＥＴ（Ｎ７）、（Ｎ８）、（Ｎ９）、（Ｎ１０）のゲート信号ｔ１、ｔ２、ｔ３、ｔ４の電圧信号波形を切り替え設定することで、レギュレータ１１０の出力に対する負荷電流が発生し、レギュレータ１１０の出力負荷電流テストをファンクションテストで行う。 （もっと読む）

【課題】電源の遮断直後に再投入した場合でもパワーオンリセット信号を確実に生成・出力できるパワーオンリセット回路を提供する。
【解決手段】発振回路１１０は、制御電圧Ｖｃがローレベルのときに発振電圧Ｖ０を出力する。インバータ１２１は、蓄電制御信号Ｖ１を生成する。インバータ１２２は、蓄電制御信号Ｖ２を生成し、所定時間遅延させて出力する。ｐＭＯＳトランジスタ１３１，１３２は、ゲートから信号Ｖ１，Ｖ２を入力する。キャパシタ１４０は、ｐＭＯＳトランジスタ１３２のドレインと電源ラインｖｓｓとの間に配置される。インバータ１５１〜１５３は、発振制御電圧Ｖｃおよび出力電圧ｐｏｒを生成する。発振制御回路２００は、電源投入後にインバータ１５２の入力をハイレベルに強制設定することで、発振制御信号Ｖｃをローレベルに強制設定する。 （もっと読む）