【課題】寄生容量を十分に低減できる構成を備えた半導体装置を提供することを課題の一とする。また、駆動回路に用いる薄膜トランジスタの動作速度の高速化を図ることを課題の一とする。
【解決手段】酸化物絶縁層がチャネル形成領域において酸化物半導体層と接したボトムゲート構造の薄膜トランジスタにおいて、ソース電極層及びドレイン電極層がゲート電極層と重ならないように形成することにより、ソース電極層及びドレイン電極層とゲート電極層との間の距離を大きくし、寄生容量の低減を図ることができる。 （もっと読む）

【課題】配線間の寄生容量を十分に低減できる構成を備えた半導体装置を提供することを課題の一とする。
【解決手段】酸化物半導体層を用いるボトムゲート構造の薄膜トランジスタにおいて、ゲート電極層と重なる酸化物半導体層の一部上に接するチャネル保護層となる酸化物絶縁層を形成し、該酸化物絶縁層の形成時に酸化物半導体層の積層の周縁部（側面を含む）を覆う酸化物絶縁層を形成する。また、チャネル保護層に重ならないようにソース電極層及びドレイン電極層を形成し、ソース電極層及びドレイン電極層上の絶縁層が酸化物半導体層と接する構成とする。 （もっと読む）

【課題】配線間の寄生容量を十分に低減できる構成を備えた半導体装置を提供することを課題の一とする。
【解決手段】金属薄膜の一部または全部を酸化させた第１の層と酸化物半導体層の積層を用いるボトムゲート構造の薄膜トランジスタにおいて、ゲート電極層と重なる酸化物半導体層の一部上に接するチャネル保護層となる酸化物絶縁層を形成し、その絶縁層の形成時に酸化物半導体層の積層の周縁部（側面を含む）を覆う酸化物絶縁層を形成する。 （もっと読む）

【課題】消費電力を抑えつつ、走査線へ十分な振幅の信号を供給することができる半導体装置の提供を課題の一とする。また、消費電力を抑えつつ、走査線に供給する信号のなまりを抑制し、立ち上がり時間又は立ち下がり時間を短くすることができる半導体装置の提供を課題の一とする。
【解決手段】表示素子及び少なくとも１つの第１トランジスタをそれぞれ有する複数の画素と、複数の画素を選択するための信号を走査線に供給する走査線駆動回路とを有し、表示素子の画素電極層と、第１トランジスタのゲート電極層、ソース電極層及びドレイン電極層と、走査線とは、透光性を有する導電膜を用いており、走査線駆動回路は、第２トランジスタと、第２トランジスタのゲート電極層とソース電極層の間の電圧を保持する容量素子と、を有しており、第２トランジスタのソース電極層は走査線に接続されている半導体装置。 （もっと読む）

【課題】各種回路に配置される薄膜トランジスタの構造を、回路の機能に応じて適切なものとすることにより、半導体装置の動作特性および信頼性を向上させ、かつ、低消費電力化を図ると共に、工程数を削減して製造コストの低減および歩留まりの向上を実現することを目的とする。
【解決手段】薄膜トランジスタのＬＤＤ領域を、テーパー部を有するゲート電極及びテーパー部を有するゲート絶縁膜に対応させて設ける。具体的には、第１のＬＤＤ領域はゲート電極のテーパー部の下に設けられ、第２のＬＤＤ領域はゲート絶縁膜のテーパー部の下に設けられる。 （もっと読む）

【課題】オフ電流が低く、オン電流及び電界効果移動度が高い薄膜トランジスタを提供する。
【解決手段】逆スタガ型の薄膜トランジスタにおいて、ゲート絶縁層として窒化シリコン層と当該窒化シリコン層が酸化された酸化シリコン層を積層して形成し、該ゲート絶縁層の酸化シリコン層との界面直上から結晶成長した微結晶半導体層を形成する。ゲート絶縁層の直上から結晶成長するため、結晶性の高いオン電流及び電界効果移動度が高い薄膜トランジスタとすることができる。また、バッファ層を設けてオフ電流を低減させる。 （もっと読む）

【課題】安定した電気特性を有する薄膜トランジスタを有する、信頼性のよい半導体装置を作製し、提供することを課題の一とする。
【解決手段】チャネル形成領域を含む半導体層を酸化物半導体膜とする薄膜トランジスタを有する半導体装置の作製方法において、酸化物半導体膜前にゲート絶縁層内に存在する水分などの不純物を低減した後、酸化物半導体膜の純度を高め、不純物である水分などを低減する加熱処理（脱水化または脱水素化のための加熱処理）を行った後、酸素雰囲気下において徐冷する。ゲート絶縁層中、及び酸化物半導体膜中に加え、上下に接して設けられる膜と酸化物半導体膜の界面に存在する水分などの不純物を低減する。 （もっと読む）

【課題】オフ電流が小さく、電位保持特性が優れており、消費電力が低いと共に、動作速度も速い低温ポリシリコントランジスタを含む薄膜トランジスタ、この薄膜トランジスタの製造方法及びそれを使用した液晶表示装置を提供する。
【解決手段】ガラス基板１０上にゲート電極１１、ゲート絶縁膜１２、チャネル領域、ソース・ドレイン電極１５ａ，１５ｂを形成した逆スタガ構造の薄膜トランジスタである。このチャネル領域は、ポリシリコン膜１３と、このポリシリコン膜１３の上面及び側面を覆うａ−Ｓｉ：Ｈ膜１４とから構成されている。 （もっと読む）

【課題】薄膜トランジスタにおけるオン電流の向上とリーク電流の低減を図る。
【解決手段】微結晶シリコン領域５１の両端側が非晶質シリコン領域５２となっている半導体膜５ｂを備えるスイッチトランジスタ５において、チャネル保護膜５ｄが、半導体膜５ｂにおける微結晶シリコン領域５１を覆いつつ、そのチャネル保護膜５ｄの両端側で、微結晶シリコン領域５１側の非晶質シリコン領域５２の一部を覆い、また、ソース・ドレイン領域となる不純物半導体膜５ｆ，５ｇが、微結晶シリコン領域５１と直接接触せず、半導体膜５ｂにおける非晶質シリコン領域５２と接することで、ドレイン電極５ｈとソース電極５ｉとが不純物半導体膜５ｆ，５ｇを介して半導体膜５ｂと電気的に接続することで、微結晶シリコンに起因するホールエレクトロンペアの発生を抑えて、リーク電流の低減を図った。 （もっと読む）

【課題】半導体装置の表示領域と駆動回路に設けられたＴＦＴの構造を機能に応じて適切なものとするとき、ｐチャネル型ＴＦＴにおいて、チャネル形成領域と、不純物領域との接合に欠陥が形成され、オフ電流が増加することを防止する。
【解決手段】表示領域に第１のｎチャネル型ＴＦＴが配置され、駆動回路に第２のｎチャネル型ＴＦＴ及びｐチャネル型ＴＦＴが配置された半導体装置であって、ｐチャネル型ＴＦＴはチャネル形成領域と、これに隣接した不純物領域を有し、不純物領域にはｎチャネル型ＴＦＴのために添加された不純物元素を含ませない。そのために、ｐチャネル型ＴＦＴのチャネル長はｎチャネル型ＴＦＴのチャネル長より短くなる。 （もっと読む）

【課題】安定した電気特性を有する薄膜トランジスタを有する、信頼性のよい半導体装置を提供することを課題の一とする。また、高信頼性の半導体装置を低コストで生産性よく作製することを課題の一とする。
【解決手段】チャネル形成領域として酸化物半導体層を用いる薄膜トランジスタを有する半導体装置の作製方法において、酸化物半導体層を窒素雰囲気下で加熱して低抵抗化し、低抵抗な酸化物半導体層を形成する。また、低抵抗な酸化物半導体層においてゲート電極層と重なる領域を選択的に高抵抗化して高抵抗な酸化物半導体領域を形成する。酸化物半導体層の高抵抗化は、該酸化物半導体層に接して、スパッタ法により酸化珪素を形成することによって行う。 （もっと読む）

【課題】半導体層をゲート電極によって遮光したボトムゲート型薄膜トランジスタのオフ電流を低減する。
【解決手段】ゲート電極層と、第１の半導体層と、前記第１の半導体層上に接して設けられた前記第１の半導体層よりもキャリア移動度が低い第２の半導体層と、前記ゲート電極層と前記第１の半導体層との間に接して設けられたゲート絶縁層と、前記第２の半導体層に接して設けられた不純物半導体層と、前記不純物半導体層及び前記第１及び第２の半導体層に一部が接して設けられたソース電極及びドレイン電極層と、を有し、前記第１の半導体層のゲート電極層側は全面が前記ゲート電極層によって覆われており、前記第１の半導体層と前記ソース電極及びドレイン電極層が接する部分のポテンシャル障壁は０．５ｅＶ以上である薄膜トランジスタを提供する。 （もっと読む）

【課題】狭額縁化が可能であり、表示特性に優れた表示装置を提供する。
【解決手段】第１の逆スタガ型薄膜トランジスタ及び第２の逆スタガ型薄膜トランジスタにより構成されるＥＤＭＯＳ回路を有する論理回路部を有し、第１の逆スタガ型薄膜トランジスタは、第１のゲート電極、ゲート絶縁層、第１の半導体層、第１の一対の不純物半導体層、及び第１の一対の配線を有し、第１の半導体層は、ドナーとなる不純物元素を含む微結晶半導体層と、混合領域と、非晶質半導体を含む層とが積層され、第２の逆スタガ型薄膜トランジスタは、第２のゲート電極、ゲート絶縁層、第２の半導体層、第２の一対の不純物半導体層、及び第２の一対の配線を有し、第２の半導体層は、微結晶半導体層と、非晶質半導体層とが積層されている表示装置。 （もっと読む）

【課題】アクティブマトリクス型の表示装置においては、回路を構成する薄膜トランジスタの電気特性が重要であり、この電気特性が表示装置の性能を左右する。従って、逆スタガ型の薄膜トランジスタに水素を徹底的に排除した酸化物半導体膜を用い、電気特性のバラツキを低減する。
【解決手段】課題を解決するため、大気に触れることなくゲート絶縁膜と、酸化物半導体層と、チャネル保護膜との三層をスパッタ法により連続成膜を行う。また、酸化物半導体層の成膜は、酸素が流量比で５０％以上１００％以下含まれる雰囲気中で行う。また、酸化物半導体層のチャネル形成領域の上層及び下層が、窒素含有量が３原子％以上３０原子％以下の酸化窒化珪素膜であることを特徴的な構造とする。 （もっと読む）

【課題】ブルー相を呈する液晶を用い、新規な構成を有する液晶表示装置及びその作製方法を提供する。
【解決手段】同一基板上に、複数の構造体（リブ、突起、凸部とも呼ぶ）を形成し、その上に画素電極とその画素電極に対応する電極（固定電位の共通電極）を形成する。画素電極に傾斜をつけ、その画素電極に対応する電極にも傾斜をつけることにより、ブルー相を呈する液晶層に電界をかける構造とする。隣り合う構造体の間隔を狭くすることにより、液晶層に強い電界を印加することができ、液晶を駆動させるための消費電力を少なくすることができる。 （もっと読む）

【課題】オン電流が高く、特性シフトが低減された薄膜トランジスタを提供する。
【解決手段】基板上に、活性層としてのＩｎ、Ｇａ、及びＺｎを含む酸化物半導体膜と、ゲート電極と、ゲート絶縁膜と、ソース電極と、ドレイン電極と、を有し、
前記酸化物半導体膜のモル比〔Ｉｎ：Ｇａ：Ｚｎ〕を２．０−ｘ：ｘ：ｙ（但し、０．０＜ｘ＜２．０、０．０＜ｙ）で表したとき、前記酸化物半導体膜の膜厚方向についての前記ｙの分布において、前記基板に近い側の膜面、及び、前記基板から離れた側の膜面よりも、前記ｙが大きい領域が存在する。 （もっと読む）

【課題】閾値電圧シフトが小さく、かつオン特性に優れた薄膜トランジスタ、及びその製造方法を提供する。
【解決手段】本発明に係る薄膜トランジスタの製造方法は、ゲート電極２、ゲート絶縁膜３、第１の半導体層１０、オーミックコンタクト層として機能する第２の半導体層、ソース電極５及びドレイン電極６をこの順に形成する工程を備え、第１の半導体層１０を形成する工程は、実質的にイントリンシックな微結晶シリコン層からなる微結晶層１１を形成し、少なくともソース電極５、ドレイン電極６と対向配置される領域に、微結晶層１１ａの表面の結晶欠陥を低減するように、低濃度のＰ（リン）が添加された非晶質シリコン層からなる欠陥修復層１２ａを形成し、その後、実質的にイントリンシックな非晶質シリコン層からなる非晶質層１３ａを形成する。 （もっと読む）

【課題】同一基板上に、結晶粒の平均粒径が互いに異なり、各々優れたキャリア移動度を有する２種類の結晶質半導体膜を形成し、それら２種類の結晶質半導体膜を用いて異なる電気特性が要求される各半導体素子に所望の電気特性を得る。
【解決手段】基板１１上に非晶質半導体膜２４を成膜する非晶質膜成膜工程と、非晶質半導体膜２４の一部を溶融固化して結晶化することで第１結晶質半導体膜２４Ａを形成する第１結晶化工程と、残部の非晶質半導体膜２４を固相成長させることで第１結晶質半導体膜２４Ａよりも結晶粒の平均粒径が大きい第２結晶質半導体膜２４Ｂを形成する第２結晶化工程と、第１結晶質半導体膜２４Ａの結晶粒の平均粒径が第２結晶質半導体膜２４Ｂの結晶粒の平均粒径よりも小さい状態を維持しながら第１及び第２結晶質半導体膜２４Ｂを溶融固化することで再結晶化する再結晶化工程とを含む。 （もっと読む）

【課題】Ｉｎ、Ｇａ及びＺｎを含むアモルファス酸化物からなる半導体層にダメージを与えず、また、オフ電流の小さい薄膜トランジスタを提供する。
【解決手段】Ｉｎ、Ｇａ及びＺｎを含むアモルファス酸化物からなる半導体層を備え、ゲート電極から見てソース領域又はドレイン領域の手前側にソース電極又はドレイン電極が形成されてなるボトムゲート型薄膜トランジスタを構成する。このような構造を持つ薄膜トランジスタではドレイン電極等の金属層のエッチングによって半導体層がダメージを受けることはない。また、裏面照射によって紫外線の照射された半導体層部分を高導電率化するものであるため、半導体層へのダメージが生じないため信頼性が向上する。また、ソース電極又はドレイン電極によって紫外線が遮光された半導体層の領域は照射前の導電率と同じとなるため、オフ電流の値を小さくすることができる。 （もっと読む）

【課題】櫛型状の電極を採用してジグザグ状のチャネル領域を形成したａ−ＳｉＴＦＴに
おいて、帯状凸部の形成数を抑制してもチャネル幅を長く形成することができ、それによ
り高速駆動が可能で、かつ電極の断線が抑制された信頼性の高いａ−ＳｉＴＦＴを提供す
ること。
【解決手段】ソース電極Ｓを、半導体層ａ−Ｓｉの表面において複数の凹凸部を描きなが
らジグザグに連なる１本の線形状に形成し、ドレイン電極Ｄを、半導体層ａ−Ｓｉと非重
畳の基幹部Ｄ_Ｎと、基幹部から分岐されて半導体層ａ−Ｓｉの側端部を乗り超えて半導体
層ａ−Ｓｉの表面に配置されると共に、ソース電極Ｓの電極の凹部にその先端部が挿入さ
れるように配置された複数の帯状凸部Ｄ_Ｔと、からなる櫛型状に形成する。 （もっと読む）