半導体装置
【課題】半導体装置の表示領域と駆動回路に設けられたＴＦＴの構造を機能に応じて適切なものとするとき、ｐチャネル型ＴＦＴにおいて、チャネル形成領域と、不純物領域との接合に欠陥が形成され、オフ電流が増加することを防止する。
【解決手段】表示領域に第１のｎチャネル型ＴＦＴが配置され、駆動回路に第２のｎチャネル型ＴＦＴ及びｐチャネル型ＴＦＴが配置された半導体装置であって、ｐチャネル型ＴＦＴはチャネル形成領域と、これに隣接した不純物領域を有し、不純物領域にはｎチャネル型ＴＦＴのために添加された不純物元素を含ませない。そのために、ｐチャネル型ＴＦＴのチャネル長はｎチャネル型ＴＦＴのチャネル長より短くなる。
【解決手段】表示領域に第１のｎチャネル型ＴＦＴが配置され、駆動回路に第２のｎチャネル型ＴＦＴ及びｐチャネル型ＴＦＴが配置された半導体装置であって、ｐチャネル型ＴＦＴはチャネル形成領域と、これに隣接した不純物領域を有し、不純物領域にはｎチャネル型ＴＦＴのために添加された不純物元素を含ませない。そのために、ｐチャネル型ＴＦＴのチャネル長はｎチャネル型ＴＦＴのチャネル長より短くなる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は絶縁表面を有する基板上に薄膜トランジスタ（以下、ＴＦＴと記す）
で構成された回路を有する半導体装置の作製方法に関する。特に本発明は、 表示領域に設けた画素ＴＦＴと、該表示領域の周辺に設けた駆動回路とを同一の基板上に設けた液晶表示装置に代表される電気光学装置、およびそのような電気光学装置を搭載した電子機器に好適に利用できる。尚、本願明細書において半導体装置とは、半導体特性を利用することで機能する装置全般を指し、上記電気光学装置およびその電気光学装置を搭載した電子機器をその範疇に含んでいる。
【背景技術】
【０００２】
絶縁表面を有する基板上に、結晶質シリコン膜で活性層を形成したＴＦＴ（以下、結晶質シリコンＴＦＴと記す）は電界効果移動度が高いことから、いろいろな機能回路を形成することが可能であり、そのような機能回路を同一基板上に一体形成した上記電気光学装置が開発されている。アクティブマトリクス型液晶表示装置はその代表例としてよく知られている。
【０００３】
結晶質シリコンＴＦＴを用いたアクティブマトリクス型液晶表示装置は、画像表示領域の各画素に画素ＴＦＴが形成され、画像表示領域の周辺には駆動回路が設けられている。駆動回路はＣＭＯＳ回路を基本として形成されるシフトレジスタ回路、レベルシフタ回路、バッファ回路、サンプリング回路などから構成され、このような回路が同一基板上に形成され、一体となって表示装置が完成する。
【０００４】
画素ＴＦＴや駆動回路の動作条件は必ずしも同一ではないので、そのことからＴＦＴに要求される特性も少なからず異なっている。例えば、画素ＴＦＴは液晶に電圧を印加するためのスイッチ素子としての機能が要求されている。液晶は交流で駆動させるので、フレーム反転駆動と呼ばれる方式が多く採用されている。
この方式では保持容量の電荷を保持するために、画素ＴＦＴに要求される特性は、オフ電流値（ＴＦＴがオフ動作時に流れるドレイン電流）を十分低くすることであった。一方、駆動回路のバッファ回路は高い駆動電圧が印加されるため、高電圧が印加されても壊れないようにＴＦＴの耐圧を高めておく必要があった。また電流駆動能力を高めるために、オン電流値（ＴＦＴがオン動作時に流れるドレイン電流）を十分確保する必要があった。
【０００５】
しかし、結晶質シリコンＴＦＴのオフ電流値は高くなりやすいといった問題点があった。また、ＩＣなどで使われるＭＯＳトランジスタと同様に、結晶質シリコンＴＦＴにはオン電流値の低下といった劣化現象が観測される。その主たる原因はホットキャリア注入であり、ドレイン近傍の高電界によぅて発生したホットキャリアが劣化現象を引き起こすものと考えられている。
【０００６】
オフ電流値を低減するためのＴＦＴの構造として、低濃度ドレイン（ＬＤＤ：Lightly Doped Drain）構造が知られている。この構造はチャネル形成領域と、高濃度に不純物元素を添加して形成するソース領域またはドレイン領域との間に低濃度に不純物元素を添加した領域を設けたものであり、この領域をＬＤＤ領域と呼んでいる。
【０００７】
ＬＤＤ領域を有するＴＦＴの作製方法に関し、例えば特許第２５６４７２５号には、ゲート絶縁膜をゲート電極よりチャネル幅方向に広く形成し、さらにそのゲート絶縁膜より薄い絶縁膜をその横に形成して、該絶縁膜とゲート絶縁膜との厚みの差を利用してゲート電極の端部とソースまたはドレイン領域との間の半導体膜にＬＤＤ領域を形成する方法が開示されている。
【０００８】
また、ホットキャリアによる劣化を防ぐための手段として、ＬＤＤ領域をゲート絶縁膜を介してゲート電極と重なるように配置させた、いわゆるＧＯＬＤ（Gate-drain Overlapped LDD）構造が知られている。このような構造とすることで、ドレイン近傍の高電界が緩和されてホットキャリア注入を防ぎ、劣化現象の防止に有効である。例えば、「Mutuko Hatano, Hajime Akimoto and Takeshi Sakai,IEDM97 TECHNICAL DIGEST,p523-526,1997」では、シリコンで形成したサイドウオールにより形成したＧＯＬＤ構造を開示しているが、他の構造のＴＦＴと比べ、きわめて優れた信頼性が得られることが確認されている。
【０００９】
このような構造のＴＦＴのソース領域やドレイン領域、およびＬＤＤ領域などの不純物領域を形成するための半導体層への不純物元素の導入は、半導体層上に設けたゲート電極やマスク用の絶縁膜を用いて自己整合的に行う方法で行うことが望ましかった。さらに、マスク数を削減するために一旦、ゲート電極やマスク用の絶縁膜を用いて全面に一導電型の不純物元素を導入し、それより高濃度でｐチャネル型ＴＦＴまたはｎチャネル型ＴＦＴのいずれか一方のＴＦＴの不純物領域に一導電型とは反対の導電型の不純物元素を導入する方法（本明細書中ではクロスドープ法と記す）がとられていた。
【発明の概要】
【発明が解決しようとする課題】
【００１０】
しかしながら、画素ＴＦＴと、シフトレジスタ回路やバッファ回路などの駆動回路のＴＦＴとでは、その要求される特性は必ずしも同じではない。例えば、画素ＴＦＴにおいてはゲートに大きな逆バイアス（ｎチャネル型ＴＦＴでは負の電圧）が印加されるが、駆動回路のＴＦＴは基本的に逆バイアス状態で動作することはない。また、動作速度に関しても、画素ＴＦＴは駆動回路のＴＦＴの１／１００以下で良かった。
【００１１】
ＧＯＬＤ構造はオン電流値の劣化を防ぐ効果は高いが、その反面、通常のＬＤＤ構造と比べてオフ電流値が大きくなってしまう問題があった。従って、画素ＴＦＴに適用するには好ましい構造ではなかった。逆に通常のＬＤＤ構造はオフ電流値を抑える効果は高いが、ドレイン近傍の電界を緩和してホットキャリア注入による劣化を防ぐ効果は低かった。このように、アクティブマトリクス型液晶表示装置のような動作条件の異なる複数の集積回路を有する半導体装置において、全てのＴＦＴを同じ構造で形成することは必ずしも好ましくなかった。このような問題点は、特に結晶質シリコンＴＦＴにおいて、その特性が高まり、またアクティブマトリクス型液晶表示装置に要求される性能が高まるほど顕在化してきた。
【００１２】
また、ＴＦＴのオフ電流値を低減するための手段はいくつかあるが、チャネル形成領域と不純物領域（ＬＤＤ領域、ソース領域またはドレイン領域）との接合を良好に形成することが必要であった。そのためには、チャネル形成領域とそれに接する不純物領域との界面における不純物元素の分布を精密に制御する必要があった。しかし、前述のクロスドープ法を実施した場合、一方のＴＦＴの不純物領域には一導電型の不純物元素と、それとは反対の導電型の不純物元素が導入されていて、界面における不純物元素の分布を精密に制御することは困難であった。
【００１３】
このようなＬＤＤ構造はｎチャネル型ＴＦＴの特性を重点的に考慮して形成されていた。ＣＭＯＳ回路などを形成するために同一基板上に形成されるｐチャネル型ＴＦＴは、マスク数を可能な限り少なくするためにシングルドレイン構造で形成することが多かった。しかし、その場合、ｐチャネル型ＴＦＴのソースまたはドレイン領域にｎチャネル型ＴＦＴのＬＤＤ形成用のリン（Ｐ）がドーピングされて、チャネル形成領域との接合に欠陥が形成され、オフ電流値が増加してしまう問題があった。
【００１４】
本発明はこのような問題点を解決するための技術であり、半導体装置の各回路に配置されるＴＦＴの構造を、回路の機能に応じて適切なものとすることにより、半導体装置の動作特性および信頼性を向上させることを目的とする。
【課題を解決するための手段】
【００１５】
上記の課題を解決ずるために本発明の構成は、表示領域に設けた画素ＴＦＴと、該表示領域の周辺に設けた駆動回路のｎチャネル型ＴＦＴとｐチャネル型ＴＦＴを同一の基板に有する半導体装置において、前記画素ＴＦＴと前記駆動回路のＴＦＴとは、活性層と、該活性層に設けられたＬＤＤ領域と、該活性層と前記基板とのとの間に設けたゲート絶縁膜と、該ゲート絶縁膜と前記基板との間に設けたゲート電極とを有し、前記画素ＴＦＴと前記駆動回路のｎチャネル型ＴＦＴのＬＤＤ領域は、当該ゲート電極と少なくとも一部が重なるように配置され、前記駆動回路のｐチャネル型ＴＦＴのＬＤＤ領域は、当該ゲート電極と全てが重なるように配置されていることを特徴としている。また、前記画素ＴＦＴと前記駆動回路とのｎチャネル型ＴＦＴのＬＤＤ領域は、当該ＴＦＴに設けられたチャネル保護絶縁膜と重ならず、かつ、ゲート電極と少なくとも一部が重なるように配置され、前記駆動回路のｐチャネル型ＴＦＴのＬＤＤ領域は、当該ＴＦＴの保護絶縁膜と重なり、かつ、ゲート電極と重なるように配置されていることを特徴とする。
【００１６】
また、他の発明の構成は、前記駆動回路のｐチャネル型ＴＦＴは、ｐ型を付与する不純物元素とｎ型を付与する不純物元素との両方を含む不純物領域（Ａ）と、ｐ型を付与する不純物元素だけを含む不純物領域（Ｂ）とを有し、前記不純物領域（Ｂ）は、前記不純物領域（Ａ）と前記駆動回路のｐチャネル型ＴＦＴのＬＤＤ領域との間に形成されていることを特徴としている。
【００１７】
この構造は、マスク数を増加させることなくｐチャネル型ＴＦＴのソースまたはドレイン領域にドーピングされるリン（Ｐ）が、チャネル形成領域との接合部にはドーピングされない構造であり、オフ電流値の低減を目的としている。
【００１８】
前記画素ＴＦＴに接続する保持容量は、前記基板上に形成された容量配線と、該容量配線上に形成された絶縁膜と、該絶縁膜上に形成された半導体層とから形成されていること、或いは、前記画素ＴＦＴ上に有機樹脂膜が形成され、該有機樹脂膜上に形成された遮光膜と、該遮光膜に密接して形成された誘電体膜と、一部が前記遮光膜と重なるように設けられ前記画素ＴＦＴに接続する画素電極とから、容量が形成されていることを特徴としている。
【００１９】
上記課題を解決するために、本発明の半導体装置の作製方法は、表示領域に設けた画素ＴＦＴと、該表示領域の周辺に設けた駆動回路のｎチャネル型ＴＦＴとｐチャネル型ＴＦＴとを同一の基板上に有する半導体装置の作製方法において、前記画素ＴＦＴと前記ｎチャネル型ＴＦＴに、当該ゲート電極と少なくとも一部が重なるＬＤＤ領域を形成する工程と、前記駆動回路のｐチャネル型ＴＦＴに、当該ゲート電極と全てが重なるＬＤＤ領域を形成する工程とを有することを特徴としている。また、前記画素ＴＦＴと前記ｎチャネル型ＴＦＴに、当該ＴＦＴのチャネル保護絶縁膜と重ならず、かつ、ゲート電極と少なくとも一部が重なるＬＤＤ領域を形成する工程と、前記駆動回路のｐチャネル型ＴＦＴに、当該ＴＦＴのチャネル保護絶縁膜と全てが重なり、かつ、当該ゲート電極と重なるＬＤＤ領域を形成する工程とを有していちことを特徴とする。
【００２０】
上記半導体装置の作製方法において、前記駆動回路のｐチャネル型ＴＦＴに、ｐ型を付与する不純物元素とｎ型を付与する不純物元素との両方を含む不純物領域（Ａ）と、ｐ型を付与する不純物元素を含む不純物領域（Ｂ）とを形成する工程を有し、前記不純物領域（Ｂ）は、前記不純物領域（Ａ）と前記駆動回路のｐチャネル型ＴＦＴのＬＤＤ領域との間に形成することが望ましい。
【００２１】
また、他の発明の構成は、表示領域に設けた画素ＴＦＴと、該表示領域の周辺に設けた駆動回路のｎチャネル型ＴＦＴとｐチャネル型ＴＦＴとを同一の基板上に有する半導体装置の作製方法において、基板上にゲート電極を形成する第１の工程と、前記ゲート電極上にゲート絶縁膜を形成する第２の工程と、前記ゲート絶縁膜上に第１および第２の半導体層を形成する第３の工程と、前記第１および第２の半導体層上にチャネル保護膜を形成する第４の工程と、前記第１の半導体層にｎ型を付与する不純物元素を導入して、前記チャネル保護膜に重ならないｎチャネル型ＴＦＴのＬＤＤ領域を形成する第５の工程と、前記第１の半導体層にｎ型を付与する不純物元素を導入して、ｎチャネル型ＴＦＴのソース領域またはドレイン領域を形成する第６の工程と、前記第２の半導体層に、ｐ型を付与する不純物元素を導入して、前記チャネル保護膜に重なるｐチャネル型ＴＦＴのＬＤＤ領域とソース領域またはドレイン領域を形成する第７の工程とを有することを特徴としている。
【００２２】
上記本発明の半導体装置の作製方法において、前記基板上に容量配線を形成する工程と、該容量配線上に絶縁層を形成する工程と、該絶縁層上に半導体層を形成する工程と、から前記画素ＴＦＴに接続する保持容量を形成する工程、或いは、前記画素ＴＦＴ上に有機樹脂層を形成する工程と、該有機樹脂上に遮光膜を形成する工程と、該遮光膜に密接して誘電体膜を形成する工程と、一部が前記遮光膜と重なるように設けられ前記画素ＴＦＴに接続する画素電極を形成する工程とから容量を形成することを特徴としている。前記遮光膜は、アルミニウム、タンタル、チタンから選ばれた一種または複数種を含む材料で形成し、前記誘電体膜は、前記遮光膜を形成する材料の酸化物で形成することが好ましく、該酸化物を形成する方法として陽極酸化法を用いることが最も好ましい。
【発明の効果】
【００２３】
本発明を用いることで、同一の基板上に複数の機能回路が形成された半導体装置（ここでは具体的には電気光学装置）において、その機能回路が要求する仕様に応じて適切な性能のＴＦＴを配置することが可能となり、その動作特性や信頼性を大幅に向上させることができる。
【００２４】
特に、ＬＤＤ領域が設けられたボトムゲート型または逆スタガ型のＴＦＴにおいて、画素ＴＦＴのＬＤＤ領域をｎ-の濃度でかつＬoffを形成することにより、大幅にオフ電流値を低減でき、画素ＴＦＴの低消費電力化に寄与することができる。また、駆動回路のｎチャネル型ＴＦＴのＬＤＤ領域をｎ-の濃度でかつＬov＋Ｌoffを形成することにより、電流駆動能力を高め、かつ、ホットキャリアによる劣化を防ぎ、オン電流値の劣化を低減することができる。
【００２５】
さらに、駆動回路のｐチャネル型ＴＦＴにおいて、ｐ型を付与する不純物元素とｎ型を付与する不純物元素との両方を含む不純物領域（Ｂ）と、ｐ型を付与する不純物元素を含む不純物領域（Ａ）とを有し、前記不純物領域（Ａ）は、前記不純物領域（Ａ）と前記駆動回路のｐチャネル型ＴＦＴのＬＤＤ領域との間に形成されていることにより、チャネル形成領域とそれに接するＬＤＤ領域、さらにＬＤＤ領域とソース領域またはドレイン領域との接合形成が確実なものとなり、ｐチャネル型ＴＦＴの特性を良好に保つことができる。
【００２６】
また、そのような電気光学装置を表示媒体として有する半導体装置（ここでは具体的に電子機器）の動作性能と信頼性も向上させることができる。
【図面の簡単な説明】
【００２７】
【図１】画素ＴＦＴおよび駆動回路のＴＦＴの作製工程を示す図。
【図２】画素ＴＦＴおよび駆動回路のＴＦＴの作製工程を示す図。
【図３】画素ＴＦＴおよび駆動回路のＴＦＴの作製工程を示す図。
【図４】画素ＴＦＴおよび駆動回路のＴＦＴの作製工程を示す図。
【図５】結晶質半導体膜の作製工程を示す図。
【図６】保持容量の断面構造の一例を示す図。
【図７】保持容量の断面構造の一例を示す図。
【図８】アクティブマトリクス型液晶表示装置の断面構造を示す図。
【図９】アクティブマトリクス型液晶表示装置の斜視図。
【図１０】画素の上面図。
【図１１】半導体装置の一例を示す図。
【図１２】画素ＴＦＴおよび駆動回路のＴＦＴの作製工程を示す図。
【図１３】画素ＴＦＴおよび駆動回路のＴＦＴの作製工程を示す図。
【発明を実施するための形態】
【００２８】
本発明の実施の形態について、以下に示す実施例により詳細な説明を行う。
【実施例１】
【００２９】
本発明の実施例を図１〜図３を用いて説明する。ここでは、表示領域の画素ＴＦＴと、表示領域の周辺に設けられる駆動回路のＴＦＴを同時に作製する方法について工程に従って詳細に説明する。
【００３０】
（ゲート電極、ゲート絶縁膜、結晶質半導体膜の形成：図１（Ａ））
図１（Ａ）において、基板１０１には低アルカリガラス基板や石英基板を用いることができる。この基板１０１のＴＦＴを形成する表面には、酸化シリコン膜、窒化シリコン膜または窒化酸化シリコン膜などの絶縁膜を形成しておいても良い（図示せず）。ゲート電極１０２〜１０４と容量配線１０５とは、タンタル（Ｔａ）、チタン（Ｔｉ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）から選ばれた元素またはいずれかを主成分とする材料を用い、スパッタ法や真空蒸着法などの公知の成膜法を用いて被膜を形成した後、端面がテーパ形状となるようにエッチング処理してパターン形成した。例えば、スパッタ法でＴａ膜を２００ｎｍの厚さに形成し、所定の形状にレジストマスクを形成した後、ＣＦ4とＯ2の混合ガスでプラズマエッチング処理をすれば所望の形状に加工することができる。また、ゲート電極は窒化タンタル（ＴａＮ）とＴａまたは窒化タングステン（ＷＮ）とＷの２層構造としても良い（図示せず）。ここでは図示はしてないがゲート電極に接続するゲート配線も同時に形成する。
【００３１】
ゲート絶縁膜１０６は酸化シリコン、窒化シリコンを成分とする材料で、１０〜２００ｎｍ、好ましくは５０〜１５０ｎｍの厚さで形成する。例えばプラズマＣＶＤ法で、ＳｉＨ4、ＮＨ3、Ｎ2を原料とした窒化シリコン膜１０６ａを５０ｎｍ、ＳｉＨ4とＮ2Ｏを原料とした窒化酸化シリコン膜１０６ｂを７５ｎｍの厚さに積層形成してゲート絶縁膜としても良い。勿論、窒化シリコン膜や酸化シリコン膜からなる一層としても何ら差し支えない。また、清浄な表面を得るために、ゲート絶縁膜の成膜の前にプラズマ水素処理を施すと良かった。
【００３２】
次に、ＴＦＴの活性層となる結晶質半導体膜の形成を行った。結晶質半導体膜の材料にはシリコンを用いた。まず、ゲート絶縁膜１０６に密接して、２０〜１５０ｎｍの厚さで非晶質シリコン膜をプラズマＣＶＤ法やスパッタ法などの公知の成膜法で形成した。非晶質シリコン膜の作製条件に限定されるものはないが、膜中に含まれる酸素、窒素の不純物元素を５×１０18ｃｍ-3以下に低減させておくことが望ましい。また、ゲート絶縁膜と非晶質シリコン膜とは同じ成膜法で形成することが可能なので、両者を連続形成しても良い。ゲート絶縁膜を形成した後、一旦大気雰囲気に晒さないことでその表面の汚染を防ぐことが可能となり、作製するＴＦＴの特性バラツキやしきい値電圧の変動を低減させることができる。そして公知の結晶化技術を使用して結晶質シリコン膜１０７を形成する。例えば、レーザー結晶化法や、熱結晶化法（固相成長法）、または特開平７−１３０６５２号公報で開示された技術に従って、触媒元素を用いる結晶化法で結晶質シリコン膜１０７を形成しても良い。
【００３３】
結晶質シリコン膜１０７のｎチャネル型ＴＦＴが形成される領域には、しきい値電圧を制御する目的で１×１０16〜５×１０17ｃｍ-3程度のボロン（Ｂ）を添加しておいても良い。ボロン（Ｂ）の添加はイオンドープ法で実施しても良いし、非晶質シリコン膜を成膜するときに同時に添加しておくこともできる。
【００３４】
（マスク絶縁膜形成、ｎ-領域の形成：図１（Ｂ））
次に、ｎチャネル型ＴＦＴのＬＤＤ領域を形成するために、ｎ型を付与する不純物元素の添加を行った。まず、結晶質シリコン膜１０７の表面に酸化シリコン膜や窒化シリコン膜から成るマスク絶縁膜１０８を１００〜２００ｎｍ、代表的には１２０ｎｍの厚さに形成した。この表面にフォトレジスト膜を全面に形成した後、基板１０１の裏面からの露光法によりゲート電極１０２〜１０４をマスクとしてフォトレジスト膜を感光させ、ゲート電極上にレジストマスク１０９〜１１２を形成した。この方法により、ゲート電極上であってゲート電極の内側にレジストマスクを形成することができた。
【００３５】
そして、マスク絶縁膜１０８を介してその下側にある結晶質シリコン膜にｎ型を付与する不純物元素をイオンドープ法（イオン注入法でも良い）で添加した。
半導体の技術分野においてｎ型を付与する不純物元素には、周期律表第１５族の元素からリン（Ｐ）、砒素（Ａｓ）、アンチモン（Ｓｂ）などが適用され、ここではリン（Ｐ）を用いた。形成した不純物領域１１３〜１１８のリン（Ｐ）濃度は１×１０17〜５×１０18ｃｍ-3の範囲とすることが望ましく、ここでは、５×１０17ｃｍ-3とした。本明細書中では、不純物領域１１３〜１１８に含まれるｎ型を付与する不純物元素の濃度を（ｎ-）と表す。
【００３６】
（チャネル保護膜形成：図１（Ｃ））
次に、このレジストマスクを使用してマスク絶縁膜１０８をエッチング除去し、チャネル保護膜１１９〜１２２を形成した。下地となる結晶質シリコン膜１０７に対して選択性良くマスク絶縁膜１０８をエッチングするために、ここではフッ酸系の溶液を用いたウエットエッチング法を採用した。勿論、ドライエッチング法で実施しても良く、例えばＣＨＦ3ガスで絶縁膜１０８をエッチングすることができる。いずれにしてもこの工程ではオーバーエッチングして、レジストマスク１０９〜１１２の端面より内側にチャネル保護膜１１９〜１２２が形成されるようにした。
【００３７】
（ｎ+領域の形成：図２（Ａ））
次にｎチャネル型ＴＦＴにおいて、ソース領域またはドレイン領域として機能する不純物領域の形成を形成する工程を行った。ここでは、通常の露光法でレジストによるマスク１２３〜１２５を形成した。そして、このレジストマスクを用いて容量配線１０５上のチャネル保護膜１２２をエッチングして除去した。次いで、結晶質シリコン膜１０７にｎ型を付与する不純物元素が添加された不純物領域１２６〜１３０をイオンドープ法（イオン注入法でも良い）で形成した。不純物領域１２６〜１３０には１×１０20〜１×１０21ｃｍ-3とすれば良く、ここでは５×１０20ｃｍ-3の濃度で不純物元素を含ませた。この濃度を本明細書中では（ｎ+）と表す。
【００３８】
（ｐ+領域の形成：図２（Ｂ））
次に、駆動回路のｐチャネル型ＴＦＴのソース領域およびドレイン領域を形成するために、ｐ型を付与する不純物元素を添加する工程を行った。半導体の技術分野においてｐ型を付与する不純物元素には、周期律表第１３族の元素からボロン（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）などが適用され、ここではボロン（Ｂ）を用いた。チャネル保護膜１１９上の内側に位置するようにマスク１３１を形成し、ｎチャネル型ＴＦＴを形成する領域はすべてレジストマスク１３２、１３３で覆った。そして、ジボラン（Ｂ2Ｈ6）を用いたイオンドープ法（イオン注入法を用いても良い）で不純物領域１３４〜１３６を形成した。不純物領域１３５ａ、１３５ｂ、１３６ａ、１３６ｂは結晶質シリコン膜の表面から不純物元素が添加され、この領域のボロン（Ｂ）濃度を１．５×１０20〜３×１０21ｃｍ-3の範囲とし、ここでは２×１０21ｃｍ-3とした。本明細書中では、ここで形成された不純物領域１３５ａ、１３５ｂ、１３６ａ、１３６ｂに含まれるｐ型を付与する不純物元素の濃度を（ｐ+）と表す。一方、不純物領域１３４はチャネル保護膜１１９を介して結晶質シリコン膜に不純物元素が添加されるため、この領域のボロン（Ｂ）濃度は１×１０16〜１×１０18ｃｍ-3となった。本明細書中では、ここで形成された不純物領域１３４に含まれるｐ型を付与する不純物元素の濃度を（ｐ-）と表す。
【００３９】
図１（Ｂ）〜図２（Ａ）で示したように、不純物領域１３５ｂ、１３６ｂには前の工程でリン（Ｐ）が添加されているにで、ボロン（Ｂ）とリン（Ｐ）が混在した領域が形成されるが、この工程で添加するボロン（Ｂ）濃度をその１．５〜３倍とすることでｐ型の導電性が確保され、ＴＦＴの特性に何ら影響を与えることはなかった。本明細書中ではこの領域を不純物領域（Ｂ）とする。そして、不純物領域（Ｂ）１３５ｂ、１３６ｂのチャネル形成領域側にある不純物領域１３５ａ、１３６ａはボロン（Ｂ）のみを含む領域であり、本明細書中ではこの領域を不純物領域（Ａ）とする。また、ゲート電極１０３に重なり、かつ、チャネル保護膜１２０とも重なる不純物領域１３４もボロン（Ｂ）のみを含む領域として形成し、この領域はＬＤＤ領域として機能する。
【００４０】
（第１の層間絶縁膜の形成、熱活性化の工程、水素化の工程：図２（Ｃ））
結晶質シリコン膜にそれぞれの不純物元素を選択的に添加したら、結晶質シリコン膜をエッチング処理して島状に分割し、後に第１の層間絶縁膜の一部となる保護絶縁膜１３７を形成した。保護絶縁膜１３７は窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜またはそれらを組み合わせた積層膜で形成すれば良い。また、膜厚は１００〜４００ｎｍとすれば良い。
【００４１】
その後、それぞれの濃度で添加されたｎ型またはｐ型を付与する不純物元素を活性化するために熱処理工程を行った。この工程はファーネスアニール法、レーザーアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）などで行うことができる。ここではファーネスアニール法で活性化工程を行った。加熱処理は、窒素雰囲気中において３００〜６５０℃、好ましくは５００〜５５０℃、ここでは５２５℃で４時間の熱処理を行った。さらに、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行い、活性層を水素化する工程を行った。この工程は熱的に励起された水素により活性層のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。
【００４２】
活性層となる結晶質シリコン膜１０７を、非晶質シリコン膜から触媒元素を用いる結晶化の方法で作製した場合、結晶質シリコン膜１０７中にはおよそ１×１０17〜５×１０19ｃｍ-3の触媒元素が残留した。勿論、そのような状態でもＴＦＴを完成させ動作させることに問題はないが、残留する触媒元素を少なくともチャネル形成領域から除去する方がより好ましかった。この触媒元素を除去する手段の一つにリン（Ｐ）によるゲッタリング作用を利用する手段があった。ゲッタリングに必要なリン（Ｐ）の濃度は図２（Ｂ）で形成した不純物領域（ｎ+）と同程度であり、ここで実施される活性化工程の熱処理により、ｎチャネル型ＴＦＴおよびｐチャネル型ＴＦＴのチャネル形成領域から、リン（Ｐ）が添加されている周辺の不純物領域へ触媒元素をゲッタリングをすることができた。その結果チャネル形成領域の触媒元素濃度を５×１０17ｃｍ-3以下とすることが可能となり、前記不純物領域には１×１０18〜５×１０20ｃｍ-3の触媒元素が偏析した。
【００４３】
（層間絶縁膜の形成、ソース・ドレイン配線の形成、パッシベーション膜の形成、画素電極の形成：図３）
活性化工程を終えたら、保護絶縁膜１３７の上に５００〜１５００ｎｍの厚さの層間絶縁膜１３８を形成した。前記保護絶縁膜１３７と層間絶縁膜１３８とでなる積層膜を第１の層間絶縁膜とした。その後、それぞれのＴＦＴのソース領域またはドレイン領域に達するコンタクトホールを形成して、ソース配線１３９〜１４１と、ドレイン配線１４２、１４３を形成した。図示していないが、本実施例ではこの電極を、Ｔｉ膜を１００ｎｍ、Ｔｉを含むアルミニウム膜３００ｎｍ、Ｔｉ膜１５０ｎｍをスパッタ法で連続して形成した３層構造の積層膜とした。
【００４４】
保護絶縁膜１３７と層間絶縁膜１３８とは、窒化シリコン膜、酸化シリコン膜または窒化酸化シリコン膜などで形成すれば良いが、いずれにしても膜の内部応力を圧縮応力としておくと良かった。
【００４５】
次に、窒化シリコン膜、酸化シリコン膜、または窒化酸化シリコン膜を用い、パッシベーション膜１４４を５０〜５００ｎｍ（代表的には１００〜３００ｎｍ）の厚さで形成した。その後、この状態で水素化処理を行うとＴＦＴの特性向上に対して好ましい結果が得られた。例えば、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行うと良く、あるいはプラズマ水素化法を用いても同様の効果が得られた。なお、ここで後に画素電極とドレイン配線を接続するためのコンタクトホールを形成する位置において、パッシベーション膜１４４に開口部を形成しておいても良い。
【００４６】
その後、有機樹脂膜からなる第２の層間絶縁膜１４５を約１μｍの厚さに形成した。適用できる有機樹脂材料としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、ＢＣＢ（ベンゾシクロブテン）等を使用することができる。
ここでは、基板に塗布後、熱重合するタイプのポリイミドを用い、３００℃で焼成して形成した。そして、第２の層間絶縁膜１４５、パッシベーション膜１４４にドレイン配線１４３に達するコンタクトホールを形成し、画素電極１４６を設けた。画素電極１４６は、透過型液晶表示装置とする場合には透明導電膜を用い、反射型の液晶表示装置とする場合には金属膜を用いれば良い。ここでは透過型の液晶表示装置とするために、酸化インジウム・スズ（ＩＴＯ）膜を１００ｎｍの厚さにスパッタ法で形成した。画素電極１９０は隣接する画素の電極である。
【００４７】
以上の工程で、同一の基板上に表示領域の画素ＴＦＴと、表示領域の周辺に設けた駆動回路のＴＦＴとを形成することができた。駆動回路には、ｎチャネル型ＴＦＴ１６８とｐチャネル型ＴＦＴ１６７が形成され、ＣＭＯＳ回路を基本としたロジック回路を形成することを可能とした。画素ＴＦＴ１６９はｎチャネル型ＴＦＴであり、さらに容量配線１０５と半導体層１６６と、その間に形成されている絶縁膜とから保持容量１７０が画素ＴＦＴ１６９に接続している。
【００４８】
駆動回路のｐチャネル型ＴＦＴ１６７は、チャネル形成領域１４７、ソース領域１５０ａ、１５０ｂ、ドレイン領域１５１ａ、１５１ｂおよびＬＤＤ領域１４８、１４９を有している。ソース領域１５０ｂおよびドレイン領域１５１ｂは不純物領域（Ｂ）で形成され、この領域のボロン（Ｂ）濃度はリン（Ｐ）濃度の１．５〜３倍にしてある。その不純物領域（Ｂ）の内側、即ちチャネル形成領域１４７の側に形成したソース領域１５０ａおよびドレイン領域１５１ａは不純物領域（Ａ）であり、不純物領域（Ｂ）と同じ濃度でボロン（Ｂ）のみを含む領域である。また、ゲート電極１０３に重なり、かつ、チャネル保護膜１２０とも重なるＬＤＤ領域１４８、１４９もボロン（Ｂ）のみを含む領域として形成する。このように、不純物領域（Ｂ）をチャネル形成領域から遠ざけることで、チャネル形成領域とそれに接するＬＤＤ領域、さらにＬＤＤ領域とソース領域またはドレイン領域との接合形成が確実なものとなり、ｐチャネル型ＴＦＴの特性を良好に保つことができた。
【００４９】
駆動回路のｎチャネル型ＴＦＴ１６８は、チャネル形成領域１５２と、ソース領域１５５およびドレイン領域１５６と、ＬＤＤ領域１５３、１５４とを有している。画素ＴＦＴ１６９には、チャネル形成領域１５７、１５８と、ソース領域またはドレイン領域１６３〜１６５と、ＬＤＤ領域１５９〜１６２とを有している。駆動回路のｎチャネル型ＴＦＴのＬＤＤ領域は、ドレイン近傍の高電界を緩和してホットキャリア注入によるオン電流値の劣化を防ぐことを主な目的として設けるものであり、そのために適したｎ型を付与する不純物元素の濃度は５×１０17〜５×１０18ｃｍ-3とすれば良かった。一方、画素ＴＦＴのＬＤＤ領域は、オフ電流値を低減することを主たる目的とするために設けられ、その不純物元素の濃度は駆動回路のｎチャネル型ＴＦＴのＬＤＤ領域の濃度と同じとしても良いが、その濃度の１／２〜１／１０としても良い。図３では画素ＴＦＴ１６９をダブルゲート構造として完成したが、シングルゲート構造でも良いし、複数のゲート電極を設けたマルチゲート構造としても差し支えない。
【００５０】
以上の様に本発明は、画素ＴＦＴおよび駆動回路が要求する仕様に応じて各回路を構成するＴＦＴの構造を最適化し、半導体装置の動作性能と信頼性を向上させることを可能とすることができた。
【実施例２】
【００５１】
本実施例を図４を用い、実施例１とは異なる構造で画素ＴＦＴに接続する保持容量を設ける例について説明する。駆動回路のｐチャネル型ＴＦＴ１６７、ｎチャネル型ＴＦＴ１６８、および画素ＴＦＴ１６９は実施例１と同様に作製した。
以下、実施例１との相違点について説明する。
【００５２】
少なくとも画素ＴＦＴ上には、第２の層間絶縁膜１４５上に遮光膜１７１を形成した。遮光膜１７１はＡｌ、Ｔｉ、Ｔａから選ばれた一種または複数種の元素を主成分とする膜で、１００〜３００ｎｍの厚さで成膜をし、所定の形状にパターン形成した。さらに、この上に第２の層間絶縁膜と同様に有機樹脂膜を用いて第３の層間絶縁膜１７２を形成した。第３の層間絶縁膜１７２の厚さは０．５〜１μｍとした。そして、第３の層間絶縁膜１７２、第２の層間絶縁膜１４５、パッシベーション膜１４４にドレイン配線１４３に達するコンタクトホールを形成し、画素電極１７３を設けた。画素電極１７３は、透過型液晶表示装置とする場合には透明導電膜を用い、反射型の液晶表示装置とする場合には金属膜を用いれば良い。ここでは透過型の液晶表示装置とするために、酸化インジウム・スズ（ＩＴＯ）膜を１００ｎｍの厚さにスパッタ法で形成した。このようにして、画素ＴＦＴ１６９に接続する保持容量１７４を、遮光膜１７１と第３の層間絶縁膜１７２と画素電極１７３とから形成することができた。
【実施例３】
【００５３】
本実施例では実施例１と実施例２で示したＴＦＴの活性層となる結晶質半導体膜を形成する工程について図５を用いて説明する。まず、基板（本実施例ではガラス基板）１１０１上に１００〜４００ｎｍの厚さのゲート電極１１０２、１１０３を形成する。ゲート電極はＡｌ、Ｔｉ、Ｔａ、Ｍｏ、Ｗから選ばれた一種または複数種の元素を含む材料から形成し、端面がテーパー形状となるようにパターン形成する。また、図示していないが、前記材料の積層構造としても良い。例えば、基板側から窒化タンタル（ＴａＮ）とＴａの２層構造としても良い。さらに、ゲート電極の表面に陽極酸化法などで酸化物を被覆形成しておいても良い。
ゲート絶縁膜１１０４は、窒化シリコン膜、酸化シリコン膜または窒酸化シリコン膜で形成し、その厚さは２０〜２００ｎｍ、好ましくは７５〜１２５ｎｍで形成する。そして、ゲート絶縁膜１１０４上に５０ｎｍ厚の非晶質半導体膜（本実施例では非晶質シリコン膜）１１０５を大気解放しないで連続的に形成する。
【００５４】
次に、重量換算で１０ｐｐｍの触媒元素（本実施例ではニッケル）を含む水溶液（酢酸ニッケル水溶液）をスピンコート法で塗布して、触媒元素含有層１１０６を非晶質半導体膜１１０５の全面に形成する。ここで使用可能な触媒元素は、ニッケル（Ｎｉ）以外にも、ゲルマニウム（Ｇｅ）、鉄（Ｆｅ）、パラジウム（Ｐｄ）、スズ（Ｓｎ）、鉛（Ｐｂ）、コバルト（Ｃｏ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、といった元素がある。また、本実施例ではスピンコート法でニッケルを添加する方法を用いたが、蒸着法やスパッタ法などにより触媒元素でなる薄膜（本実施例の場合はニッケル膜）を非晶質半導体膜上に形成する手段をとっても良い。（図５（Ａ））
【００５５】
次に、結晶化の前に４００〜５００℃で１時間程度の熱処理工程を行い、水素を膜中から脱離させた後、５００〜６５０℃（好ましくは５５０〜５７０℃）で４〜１２時間（好ましくは４〜６時間）の熱処理を行う。本実施例では、５５０℃で４時間の熱処理を行い、結晶質半導体膜（本実施例では結晶質シリコン膜）
１１０７を形成する。(図５（Ｂ）)
【００５６】
以上のようにして形成された活性層１１０７は、結晶化を助長する触媒元素（ここではニッケル）を用いることによって、結晶性の優れた結晶質半導体膜を形成することができる。また、さらにその結晶性を高めるために、レーザー結晶化法を併用しても良い。例えば、ＸｅＦエキシマレーザー光（波長３０８ｎｍ）を用い、線状ビームを形成して、発振周波数５〜５０Ｈｚ、エネルギー密度１００〜５００ｍＪ／ｃｍ2として線状ビームのオーバーラップ割合を８０〜９８％として、図５（Ｂ）で作製された結晶質半導体膜１１０７に照射した。その結果、さらに結晶性の優れた結晶質半導体膜１１０８を形成することができた。（図５（Ｃ））
【００５７】
このようにして基板１１０１上に作製された結晶質半導体膜を用い、実施例１〜実施例２に示した手順でＴＦＴを作製すると良好な特性を得ることができる。
ＴＦＴの特性は、代表的には電界効果移動度で表すことができるが、本実施例のようにして作製する結晶質半導体膜から形成するＴＦＴの特性は、ｎチャネル型ＴＦＴで１５０〜２２０ｃｍ2／Ｖ・ｓｅｃ、ｐチャネル型ＴＦＴで９０〜１２０ｃｍ2／Ｖ・ｓｅｃが得られ、しかも連続動作させても初期値からの特性劣化は殆ど観測されず、信頼性の観点からも優れた特性が得られた。
【実施例４】
【００５８】
本実施例では画素ＴＦＴに接続される保持容量の他の構成について図６と図７を用いて説明する。ここで、図６および図７の作製工程は実施例１で説明した作製工程に従い、有機樹脂膜から成る第２の層間絶縁膜１４５を形成するところまでは同一であるので、そこまでの構造は図１〜図３で既に説明されている。従って、本実施例では実施例１と異なる点のみに注目して説明を行うこととする。
【００５９】
図６（Ａ）において、まず実施例１の工程に従って第２の層間絶縁膜１４５を形成したら、Ａｌ、Ｔａ、Ｔｉから選ばれた元素を含む材料で遮光膜３０１を形成する。そして、遮光膜３０１の表面に陽極酸化法により３０〜１５０ｎｍ（好ましくは５０〜７５ｎｍ）の厚さの誘電体膜３０２（遮光膜を形成する材料の酸化物）を形成する。
【００６０】
陽極酸化法で誘電体膜３０２を形成する場合には、まず十分にアルカリイオン濃度の小さい酒石酸エチレングリコール溶液を作製した。これは１５％の酒石酸アンモニウム水溶液とエチレングリコールとを２：８で混合した溶液であり、これにアンモニア水を加え、ｐＨが７±０．５となるように調節した。そして、この溶液中に陰極となる白金電極を設け、遮光膜３０１が形成されている基板を溶液に浸し、遮光膜３０１を陽極として、一定（数ｍＡ〜数十ｍＡ）の直流電流を流した。溶液中の陰極と陽極との間の電圧は酸化物の成長に従い時間と共に変化するが、電流が一定となるように電圧を調整し、１５０Ｖとなったところでその電圧を保持することなく、或いはその保持時間を数秒〜数十秒として陽極酸化処理を終了させた。こうすることにより、遮光膜３０１が第２の層間絶縁膜に接する面にまで誘電体膜を回り込ませることなく形成することができる。
【００６１】
ここでは遮光膜表面のみに誘電体膜を設ける構成としたが、誘電体膜をプラズマＣＶＤ法、熱ＣＶＤ法またはスパッタ法などの気相法によって形成しても良い。その場合も膜厚は３０〜１５０ｎｍ（好ましくは５０〜７５ｎｍ）とすることが好ましい。また、酸化シリコン膜、窒化シリコン膜、窒化酸化シリコン膜、ＤＬＣ（Diamond like carbon）膜または有機樹脂膜を用いても良い。さらに、これらを組み合わせた積層膜を用いても良い。
【００６２】
その後、実施例１と同様に画素電極３０３を形成する。こうして、遮光膜３０１と画素電極３０３が誘電体膜３０２を介して重なった領域で保持容量３０４が形成される。
【００６３】
図６（Ｂ）の構造は、図６（Ａ）と同様に遮光膜３０１、誘電体膜３０２を形成した後、有機樹脂でなるスペーサー３０５を形成する。有機樹脂膜としては、ポリイミド、ポリアミド、ポリイミドアミド、アクリル、ＢＣＢ（ベンゾシクロブテン）から選ばれた膜を用いることができる。その後、スペーサー３０５、第２の層間絶縁膜１４５、パッシベーション膜１４３をエッチングしてコンタクトホールを形成し、実施例１と同一の材料で画素電極３０６を形成する。こうして、遮光膜３０１と画素電極３０６が誘電体膜３０２を介して重なった領域において保持容量３０７が形成される。このようにスペーサー３０５を設けることにより、遮光膜３０１と画素電極３０６との間で発生するショート（短絡）を防止することができる。
【００６４】
図６（Ｃ）の構造は、図６（Ａ）と同様に遮光膜３０１を形成し、遮光膜３０１の端部を覆うようにして有機樹脂でなるスペーサー３０８を形成する。有機樹脂としては、ポリイミド、ポリアミド、ポリイミドアミド、アクリル、ＢＣＢ（ベンゾシクロブテン）から選ばれた膜を用いることができる。次に、陽極酸化法により遮光膜３０１の露出した表面に誘電体膜３０９を形成する。なお、スペーサー３０８と接した部分には誘電体膜は形成されない。そして、スペーサー３０８、第２の層間絶縁膜１４５、パッシベーション膜１４３をエッチングしてコンタクトホールを形成し、実施例１と同一の材料で画素電極３１０を形成する。こうして、遮光膜３０１と画素電極３１０が誘電体膜３０９を介して重なった領域において保持容量３１１が形成される。このようにスペーサー３０８を設けることにより、遮光膜３０１と画素電極３１０との間で発生するショート（短絡）を防止することができる。
【００６５】
図７（Ａ）では、まず実施例１の工程に従って第２の層間絶縁膜１４５を形成したら、その上に窒化シリコン膜、酸化シリコン膜または窒化酸化シリコン膜などの材料で絶縁膜３１２を形成する。絶縁膜３１２は公知の成膜法で形成するが、そのなかでもスパッタ法を用いると良かった。以降は図６（Ａ）と同様にして遮光膜、誘電体膜、画素電極を形成して保持容量３１３を設ける。絶縁膜３１２を設けることにより、遮光膜の下地との密着性が向上し、陽極酸化法で誘電体膜を形成するときに、遮光膜の下地との界面への誘電体膜の回り込み形成を防止できる。
【００６６】
図７（Ｂ）では、同様に絶縁膜と遮光膜を形成した後、絶縁膜の遮光膜と密接しない領域をエッチング除去して、遮光膜の下に重なるように絶縁膜３１４を形成した。そして、画素電極３１５を設けた。このような構成にすることにより、遮光膜の下地との密着性が向上し、陽極酸化法で誘電体膜を形成するときに、遮光膜の下地との界面への誘電体膜の回り込み形成を防止でき、また、遮光膜が形成される画素領域の光の透過率を向上させることができる。
【００６７】
図７（Ａ）と（Ｂ）で示した構成は、図６（Ｂ）と（Ｃ）で示したスペーサを設ける構成と組み合わせることも可能である。また、図６と図７で示した本実施例の構成は、実施例１または実施例２の構成と組み合わせることが可能である。
【実施例５】
【００６８】
実施例１および実施例２に記載した表示領域に形成される画素ＴＦＴと表示領域の周辺に設けられる駆動回路のＴＦＴを同一の基板上に備えた半導体装置の作製方法において、活性層とする結晶質半導体膜、ゲート絶縁膜や層間絶縁膜および下地膜などの絶縁膜、ゲート電極、ソース配線、ドレイン配線および画素電極などの導電膜はいずれもスパッタ法を用いて作製することができる。スパッタ法を用いることの利点は、導電膜などの成膜においてＤＣ（直流）放電方式が採用できるので大面積基板に均一な膜を形成するのに適している。また、非晶質シリコン膜や窒化シリコン膜などのシリコン系の材料を成膜するのに取り扱いに多大な注意を要するシラン（ＳｉＨ4）を使用しなくて済み、作業の安全性が確保される。このような点は、特に生産の現場において非常にメリットとして生かすことができる。以下に、スパッタ法を用いた作製工程を実施例１に従い説明する。
【００６９】
図１（Ａ）のゲート電極１０２〜１０４や容量配線１０５はＴａ、Ｔｉ、Ｗ、Ｍｏなどのターゲット材を用い、公知のスパッタ法で容易に形成できる。Ｗ−ＭｏやＴａ−Ｍｏなどの化合物材料とする場合には、同様に化合物のターゲットを用いれば良い。また、ＴａＮやＷＮを形成する場合には、スパッタ雰囲気中にアルゴン（Ａｒ）の他に窒素（Ｎ2）やアンモニア（ＮＨ3）を適宣添加すると作製することができる。また、スパッタ用のガスにＡｒに加えヘリウム（Ｈｅ）、クリプトン（Ｋｒ）、キセノン（Ｘｅ）を加え、作製する被膜の内部応力を制御する方法もある。
【００７０】
ゲート絶縁膜１０６に用いる窒化シリコン膜１０６ａは、シリコン（Ｓｉ）ターゲットを用い、Ａｒ、Ｎ2、水素（Ｈ2）、ＮＨ3を適宣混合すれば形成できる。または、窒化シリコンのターゲット材を用いても同様に形成することができる。窒化酸化シリコン膜１０６ｂは、Ｓｉターゲットを用い、Ａｒ、Ｎ2、Ｈ2、Ｎ2Ｏを適宣混合してスパッタすることにより作製する。
【００７１】
非晶質シリコン膜も同様に、Ｓｉターゲットを用い、Ａｒ、Ｈ2をスパッタガスに用い作製する。また、非晶質シリコン膜中に微量にボロン（Ｂ）を添加したい場合には、あらかじめターゲット中に数十ｐｐｍ〜数千ｐｐｍのボロン（Ｂ）
を添加しておいても良いし、スパッタガス中にジボラン（Ｂ2Ｈ6）を添加することもできる。
【００７２】
チャネル保護膜１１９〜１２２に適用できる酸化シリコン膜は、酸化シリコン（または石英）をターゲット材にして、ＡｒまたはＡｒと酸素（Ｏ2）の混合ガスでスパッタすることにより作製できる。保護絶縁膜１３７、層間絶縁膜１３８、パッシベーション膜１４４に用いる窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜は前述のように作製すれば良い。
【００７３】
ソース配線１３９〜１４１、及びドレイン配線１４２、１４３において、Ａｌを用いる場合にはＴｉ、Ｓｉ、スカンジウム（Ｓｃ）、バナジウム（Ｖ）、Ｃｕなどを０．０１〜５重量％程度含有させるとヒロックの防止に効果的である。遮光膜１７１に用いるＴｉ、Ｔａ、Ａｌ等や、画素電極１４６に用いるＩＴＯ、ＺｎＯ、ＳｎＯ2などはいずれも公知のスパッタ法で成膜すれば良い。
【００７４】
このように、有機樹脂からなる第２の層間絶縁膜１４５と第３の層間絶縁膜１７２以外はいずれもスパッタ法を用いて膜形成が可能である。尚、詳細な実験条件は実施者が適宣決定すれば良い。
【実施例６】
【００７５】
本実施例は、画素ＴＦＴと駆動回路のＴＦＴについて、特にｐチャネル型ＴＦＴの他の一例について示す。まず、最初に実施例１で説明した図１（Ａ）〜図２（Ａ）までの工程を同様にして行う。図１２（Ａ）は図２（Ａ）に対応した図面であり、レジストマスク１１２３〜１１２５、ｎ型を付与する不純物元素が添加された不純物領域１１２６〜１１３０が形成された状態を示している。
【００７６】
そして、図１２（Ｂ）に示すようにｐ+領域の形成を行う。チャネル保護膜１１１９上の内側に位置するようにマスク１１３１を形成し、ｎチャネル型ＴＦＴを形成する領域はすべてレジストマスク１１３２、１１３３で覆った。さらに、フッ酸系の溶液を用いたウエットエッチング法でチャネル保護膜１１１９の端部がほぼマスク１１３１の端部と一致するようにエッチング処理して新たな形状を有するチャネル保護絶縁膜１１１９ｂを形成した。そして、ジボラン（Ｂ2Ｈ6）
を用いたイオンドープ法（イオン注入法を用いても良い）で高濃度不純物領域１１３４〜１１３６を形成した。不純物領域１１３４〜１１３６は結晶質シリコン膜の表面から不純物元素が添加され、この領域のボロン（Ｂ）濃度を１．５×１０20〜３×１０21ｃｍ-3の範囲とし、ここでは２×１０21ｃｍ-3とした。本明細書中では、ここで形成された不純物領域１１３４〜１１３６に含まれるｐ型を付与する不純物元素の濃度を（ｐ+）と表す。このようにして、ｐチャネル型ＴＦＴの高濃度不純物領域のチャネル形成領域と接する端部を、前の工程で形成した低濃度不純物領域１１１３、１１１４の端部よりチャネル形成領域側に設けることにより、この部分における接合状態を良好なものとすることができる。
【００７７】
図１（Ｂ）〜図２（Ａ）で示したように、不純物領域１１３５、１１３６には前の工程でリン（Ｐ）が添加されているにで、ボロン（Ｂ）とリン（Ｐ）が混在した領域が形成されるが、この工程で添加するボロン（Ｂ）濃度をその１．５〜３倍とすることでｐ型の導電性が確保され、ＴＦＴの特性に何ら影響を与えることはなかった。本明細書中ではこの領域を領域（Ｂ）とする。そして、チャネル形成領域側にある不純物領域１３４はボロン（Ｂ）のみを含む領域であり、本明細書中ではこの領域を領域（Ａ）とする。
【００７８】
結晶質シリコン膜にそれぞれの不純物元素を選択的に添加したら、結晶質シリコン膜をエッチング処理して島状に分割し、後に第１の層間絶縁膜の一部となる保護絶縁膜１１３７を形成した。保護絶縁膜１１３７は窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜またはそれらを組み合わせた積層膜で形成すれば良い。また、膜厚は１００〜４００ｎｍとすれば良い。
【００７９】
その後、それぞれの濃度で添加されたｎ型またはｐ型を付与する不純物元素を活性化するために熱処理工程を行った。ファーネスアニール法で活性化を行う場合には、窒素雰囲気中において３００〜６５０℃、好ましくは５００〜５５０℃、ここでは５２５℃で４時間の熱処理を行った。レーザーアニール法を適用する場合には、エキシマレーザーを光源として、そのレーザー光を光学系で線幅１００〜５００μｍ、線状ビームとし、発振周波数１０〜１００Ｈｚ、発振パルス幅２０〜５０ｎｓｅｃ（好ましくは３０ｎｓｅｃ）、エネルギー密度１００〜５００mJ/cm2ので照射して行う。さらに、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行い、活性層を水素化する工程を行った。この工程は熱的に励起された水素により活性層のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。
【００８０】
活性化工程を終えたら、保護絶縁膜１１３７の上に５００〜１５００ｎｍの厚さの層間絶縁膜１１３８を形成した。前記保護絶縁膜１１３７と層間絶縁膜１１３８とでなる積層膜を第１の層間絶縁膜とした。その後、それぞれのＴＦＴのソース領域またはドレイン領域に達するコンタクトホールを形成して、ソース配線１１３９〜１１４１と、ドレイン配線１１４２、１１４３を形成した。図示していないが、本実施例ではこの電極を、Ｔｉ膜を１００ｎｍ、Ｔｉを含むアルミニウム膜３００ｎｍ、Ｔｉ膜１５０ｎｍをスパッタ法で連続して形成した３層構造の積層膜とした。
【００８１】
保護絶縁膜１１３７と層間絶縁膜１１３８とは、窒化シリコン膜、酸化シリコン膜または窒化酸化シリコン膜などで形成すれば良いが、いずれにしても膜の内部応力を圧縮応力としておくと良かった。
【００８２】
次に、窒化シリコン膜、酸化シリコン膜、または窒化酸化シリコン膜を用い、パッシベーション膜１１４４を５０〜５００ｎｍ（代表的には１００〜３００ｎｍ）の厚さで形成した。その後、この状態で水素化処理を行うとＴＦＴの特性向上に対して好ましい結果が得られた。例えば、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行うと良く、あるいはプラズマ水素化法を用いても同様の効果が得られた。なお、ここで後に画素電極とドレイン配線を接続するためのコンタクトホールを形成する位置において、パッシベーション膜１１４４に開口部を形成しておいても良い。
【００８３】
その後、実施例１と同様に有機樹脂膜からなる第２の層間絶縁膜１１４５を約１μｍの厚さに形成した。そして、第２の層間絶縁膜１１４５、パッシベーション膜１１４４にドレイン配線１１４３に達するコンタクトホールを形成し、画素電極１１４６を設けた。画素電極１１４６は、透過型液晶表示装置とする場合には透明導電膜を用い、反射型の液晶表示装置とする場合には金属膜を用いれば良い。ここでは透過型の液晶表示装置とするために、酸化インジウム・スズ（ＩＴＯ）膜を１００ｎｍの厚さにスパッタ法で形成した。画素電極１１９０は隣接する画素の電極である。
【００８４】
以上の工程で、同一の基板上に表示領域の画素ＴＦＴと、表示領域の周辺に設けた駆動回路のＴＦＴとを形成することができた。駆動回路には、ｎチャネル型ＴＦＴ１１６８とｐチャネル型ＴＦＴ１１６７が形成され、ＣＭＯＳ回路を基本としたロジック回路を形成することを可能とした。画素ＴＦＴ１１６９はｎチャネル型ＴＦＴであり、さらに容量配線１０５と半導体層１１６６と、その間に形成されている絶縁膜とから保持容量１１７０が画素ＴＦＴ１１６９に接続している。
【００８５】
駆動回路のｐチャネル型ＴＦＴ１１６７は、チャネル形成領域１１４７、高濃度不純物領域で形成されるソース領域１１４８、１１５０およびドレイン領域１１４９、１１５１を有している。ソース領域１１５０とドレイン領域１１５１は領域（Ｂ）で形成され、この領域のボロン（Ｂ）濃度はリン（Ｐ）濃度の１．５〜３倍にしてある。その不純物領域（Ｂ）の内側、即ちチャネル形成領域１１４７の側に形成したソース領域１１４８とドレイン領域１１４９は領域（Ａ）であり、領域（Ｂ）と同じ濃度でボロン（Ｂ）のみを含む領域である。この領域（Ａ）はその全部がゲート電極１１０３と重なり、一方領域（Ｂ）は一部がゲート電極１１０３と重なる構造となっている。このように、ｐチャネル型ＴＦＴの高濃度不純物領域を領域（Ｂ）と領域（Ａ）とから形成し、領域（Ｂ）をチャネル形成領域から遠ざけることで、チャネル形成領域と高濃度不純物領域との接合を良好なものとすることができる。
【００８６】
駆動回路のｎチャネル型ＴＦＴ１１６８は、チャネル形成領域１１５２と、ソース領域１１５５およびドレイン領域１１５６と、ＬＤＤ領域１１５３、１１５４とを有している。画素ＴＦＴ１１６９には、チャネル形成領域１１５７、１１５８と、ソース領域またはドレイン領域１１６３〜１１６５と、ＬＤＤ領域１１５９〜１１６２とを有している。駆動回路のｎチャネル型ＴＦＴのＬＤＤ領域は、ドレイン近傍の高電界を緩和してホットキャリア注入によるオン電流値の劣化を防ぐことを主な目的として設けるものであり、そのために適したｎ型を付与する不純物元素の濃度は５×１０17〜５×１０18ｃｍ-3とすれば良かった。一方、画素ＴＦＴのＬＤＤ領域は、オフ電流値を低減することを主たる目的とするために設けられ、その不純物元素の濃度は駆動回路のｎチャネル型ＴＦＴのＬＤＤ領域の濃度と同じとしても良いが、その濃度の１／２〜１／１０としても良い。図３では画素ＴＦＴ１１６９をダブルゲート構造として完成したが、シングルゲート構造でも良いし、複数のゲート電極を設けたマルチゲート構造としても差し支えない。
【００８７】
以上のような工程により作製されたＴＦＴは、チャネル保護絶縁膜１１１９ｂ、１１２０〜１１２２が、イオンドープ法などによりダメージを受けることがなく形成されるので、ＴＦＴの特性を安定なものとすることができる。例えば、バイアス・熱ストレス（ＢＴＳ）試験として、ゲート電極に±にー１．７ＭＶの電圧を印加して、１５０℃で1時間放置しても、しきい値電圧や電界効果移動度、サブスレショルド定数、オン電流値などの変動は殆ど観測されることはない。さらに本発明は、画素ＴＦＴおよび駆動回路が要求する仕様に応じて各回路を構成するＴＦＴの構造を最適化し、半導体装置の動作性能と信頼性を向上させることを可能とすることができた。
【００８８】
また、図１３で示す保持容量の構成は、実施例４において図６と図７を用いて説明したような、遮光膜と、その表面に陽極酸化法で形成した誘電体層と、画素電極とから形成しても良い。
【実施例７】
【００８９】
本実例では、画素ＴＦＴと駆動回路が形成された基板から、アクティブマトリクス型液晶表示装置を作製する工程を説明する。図８に示すように、実施例１で作製した図３の状態の基板に対し、配向膜６０１を形成する。通常液晶表示素子の配向膜にはポリイミド樹脂が多く用いられている。対向側の基板６０２には、遮光膜６０３、透明導電膜６０４および配向膜６０５を形成する。配向膜を形成した後、ラビング処理を施して液晶分子がある一定のプレチルト角を持って配向するようにした。そして、画素ＴＦＴと駆動回路が形成された一方の基板と対向基板とを、公知のセル組み工程によってシール材やスペーサ（共に図示せず）などを介して貼りあわせる。その後、両基板の間に液晶材料６０６を注入し、封止剤（図示せず）によって完全に封止した。液晶材料には公知の液晶材料を用いれば良い。このようにして図８に示すアクティブマトリクス型液晶表示装置を完成する。
【００９０】
次にこのアクティブマトリクス型液晶表示装置の構成を、図９の斜視図および図１０の上面図を用いて説明する。尚、図９と図１０は、図１〜図３と図８の断面構造図と対応付けるため、共通の符号を用いている。また、図１０で示すＡ―Ａ’に沿った断面構造は、図３に示す画素ＴＦＴ１６９および保持容量１７０の断面図に対応している。
【００９１】
図９に示す斜視図は、ガラス基板１０１上に形成された、表示領域７０１と、走査（ゲート）線駆動回路７０２と、信号(ソース)線駆動回路７０３で構成される。表示領域には画素ＴＦＴ１６９が設けられ、表示領域の周辺に設けられる駆動回路はＣＭＯＳ回路を基本として構成されている。走査（ゲート）線駆動回路７０２と、信号（ソース）線駆動回路７０３はそれぞれゲート配線１０４（ゲート電極に接続し、延在して形成される意味で同じ符号を用いて表す）とソース配線１４１で表示領域７０１の画素ＴＦＴに接続されている。また、ＦＰＣ７３１が外部入出力端子７３４に接続される。
【００９２】
図１０は表示領域７０１のほぼ一画素を示す上面図である。ゲート配線１０４は、図示されていないゲート絶縁膜を介してその下の活性層と交差している。図示はしていないが、活性層には、ソース領域、ドレイン領域、ｎ-領域でなるＬＤＤ領域が形成されている。また、１８０はソース配線１４１とソース領域１６３とのコンタクト部、１８１はドレイン配線１４３とドレイン領域１６５とのコンタクト部、１８２はドレイン配線１４３と画素電極１４６のコンタクト部である。保持容量１７０は、画素ＴＦＴ１６９のドレイン領域１６５に接続する半導体層１６６と、容量配線１０５とその間に形成されている絶縁膜が重なる領域で形成される。
【００９３】
なお、本実施例のアクティブマトリクス型液晶表示装置は、実施例１で説明した構造と照らし合わせて説明したが、実施例１〜６のいずれの構成とも自由に組み合わせてアクティブマトリクス型液晶表示装置を作製することができる。
【実施例８】
【００９４】
本発明を実施して作製された画素ＴＦＴや駆動回路を同一の基板上に一体形成した基板は、さまざまな電気光学装置（アクティブマトリクス型液晶表示装置、アクティブマトリクス型ＥＬ表示装置、アクティブマトリクス型ＥＣ表示装置）
に用いることができる。即ち、これらの電気光学装置を表示媒体として組み込んだ電子機器全てに本発明を実施できる。
【００９５】
そのような電子機器としては、ビデオカメラ、デジタルカメラ、プロジェクター（リア型またはフロント型）、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、カーナビゲーション、パーソナルコンピュータ、携帯電話または電子書籍など）が上げられる。それらの一例を図１２に示す。
【００９６】
図１１（Ａ）は携帯電話であり、本体９００１、音声出力部９００２、音声入力部９００３、表示装置９００４、操作スイッチ９００５、アンテナ９００６から構成されている。本願発明は音声出力部９００２、音声入力部９００３、及び表示領域およびその周辺に駆動回路を備えたアクティブマトリクス型の表示装置９００４に適用することができる。
【００９７】
図１１（Ｂ）はビデオカメラであり、本体９１０１、表示装置９１０２、音声入力部９１０３、操作スイッチ９１０４、バッテリー９１０５、受像部９１０６から成っている。本願発明は音声入力部９１０３、及び表示領域およびその周辺に駆動回路を備えたアクティブマトリクス型の表示装置９１０２、受像部９１０６に適用することができる。
【００９８】
図１１（Ｃ）はモバイルコンピュータであり、本体９２０１、カメラ部９２０２、受像部９２０３、操作スイッチ９２０４、表示装置９２０５で構成されている。本願発明は受像部９２０３、及び表示領域およびその周辺に駆動回路を備えたアクティブマトリクス型の表示装置９２０５に適用することができる。
【００９９】
図１１（Ｄ）はゴーグル型ディスプレイであり、本体９３０１、表示装置９３０２、アーム部９３０３で構成される。本願発明は表示領域およびその周辺に駆動回路を備えたアクティブマトリクス型の表示装置９３０２に適用することができる。また、表示されていないが、その他の信号制御用回路に使用することもできる。
【０１００】
図１１（Ｅ）はリア型プロジェクターであり、本体９４０１、光源９４０２、表示装置９４０３、偏光ビームスプリッタ９４０４、リフレクター９４０５、９４０６、スクリーン９４０７で構成される。本発明は表示領域およびその周辺に駆動回路を備えたアクティブマトリクス型の表示装置９４０３に適用することができる。
【０１０１】
図１１（Ｆ）は携帯書籍であり、本体９５０１、表示装置９５０２、９５０３、記憶媒体９５０４、操作スイッチ９５０５、アンテナ９５０６から構成されており、ミニディスク（ＭＤ）やデジタルビデオディスク（ＤＶＤ）に記憶されたデータや、アンテナで受信したデータを表示するものである。表示装置９５０２、９５０３は表示領域およびその周辺に駆動回路を備えたアクティブマトリクス型の直視型表示装置であり、本発明はこの適用することができる。
【０１０２】
また、ここでは図示しなかったが、本発明はその他にも、カーナビゲーションシステムやイメージセンサパーソナルコンピュータの表示部に適用することも可能である。このように、本願発明の適用範囲はきわめて広く、あらゆる分野の電子機器に適用することが可能である。また、本実施例の電子機器は実施例１〜７のどのような組み合わせから成る構成を用いても実現することができる。
【符号の説明】
【０１０３】
１０１ 基板
１０２〜１０４ ゲート電極
１０５ 容量配線
１０６ ゲート絶縁膜
１０７ 結晶質シリコン膜
１０８ マスク絶縁膜
１１９〜１２１ チャネル保護膜
１３９〜１４１ ソース電極
１４２〜１４３ ドレイン電極
１３７ 保護絶縁膜
１３８ 層間絶縁膜
１４４ パッシベーション膜
１４５ 第２の層間絶縁膜
１４６ 画素電極
【技術分野】
【０００１】
本発明は絶縁表面を有する基板上に薄膜トランジスタ（以下、ＴＦＴと記す）
で構成された回路を有する半導体装置の作製方法に関する。特に本発明は、 表示領域に設けた画素ＴＦＴと、該表示領域の周辺に設けた駆動回路とを同一の基板上に設けた液晶表示装置に代表される電気光学装置、およびそのような電気光学装置を搭載した電子機器に好適に利用できる。尚、本願明細書において半導体装置とは、半導体特性を利用することで機能する装置全般を指し、上記電気光学装置およびその電気光学装置を搭載した電子機器をその範疇に含んでいる。
【背景技術】
【０００２】
絶縁表面を有する基板上に、結晶質シリコン膜で活性層を形成したＴＦＴ（以下、結晶質シリコンＴＦＴと記す）は電界効果移動度が高いことから、いろいろな機能回路を形成することが可能であり、そのような機能回路を同一基板上に一体形成した上記電気光学装置が開発されている。アクティブマトリクス型液晶表示装置はその代表例としてよく知られている。
【０００３】
結晶質シリコンＴＦＴを用いたアクティブマトリクス型液晶表示装置は、画像表示領域の各画素に画素ＴＦＴが形成され、画像表示領域の周辺には駆動回路が設けられている。駆動回路はＣＭＯＳ回路を基本として形成されるシフトレジスタ回路、レベルシフタ回路、バッファ回路、サンプリング回路などから構成され、このような回路が同一基板上に形成され、一体となって表示装置が完成する。
【０００４】
画素ＴＦＴや駆動回路の動作条件は必ずしも同一ではないので、そのことからＴＦＴに要求される特性も少なからず異なっている。例えば、画素ＴＦＴは液晶に電圧を印加するためのスイッチ素子としての機能が要求されている。液晶は交流で駆動させるので、フレーム反転駆動と呼ばれる方式が多く採用されている。
この方式では保持容量の電荷を保持するために、画素ＴＦＴに要求される特性は、オフ電流値（ＴＦＴがオフ動作時に流れるドレイン電流）を十分低くすることであった。一方、駆動回路のバッファ回路は高い駆動電圧が印加されるため、高電圧が印加されても壊れないようにＴＦＴの耐圧を高めておく必要があった。また電流駆動能力を高めるために、オン電流値（ＴＦＴがオン動作時に流れるドレイン電流）を十分確保する必要があった。
【０００５】
しかし、結晶質シリコンＴＦＴのオフ電流値は高くなりやすいといった問題点があった。また、ＩＣなどで使われるＭＯＳトランジスタと同様に、結晶質シリコンＴＦＴにはオン電流値の低下といった劣化現象が観測される。その主たる原因はホットキャリア注入であり、ドレイン近傍の高電界によぅて発生したホットキャリアが劣化現象を引き起こすものと考えられている。
【０００６】
オフ電流値を低減するためのＴＦＴの構造として、低濃度ドレイン（ＬＤＤ：Lightly Doped Drain）構造が知られている。この構造はチャネル形成領域と、高濃度に不純物元素を添加して形成するソース領域またはドレイン領域との間に低濃度に不純物元素を添加した領域を設けたものであり、この領域をＬＤＤ領域と呼んでいる。
【０００７】
ＬＤＤ領域を有するＴＦＴの作製方法に関し、例えば特許第２５６４７２５号には、ゲート絶縁膜をゲート電極よりチャネル幅方向に広く形成し、さらにそのゲート絶縁膜より薄い絶縁膜をその横に形成して、該絶縁膜とゲート絶縁膜との厚みの差を利用してゲート電極の端部とソースまたはドレイン領域との間の半導体膜にＬＤＤ領域を形成する方法が開示されている。
【０００８】
また、ホットキャリアによる劣化を防ぐための手段として、ＬＤＤ領域をゲート絶縁膜を介してゲート電極と重なるように配置させた、いわゆるＧＯＬＤ（Gate-drain Overlapped LDD）構造が知られている。このような構造とすることで、ドレイン近傍の高電界が緩和されてホットキャリア注入を防ぎ、劣化現象の防止に有効である。例えば、「Mutuko Hatano, Hajime Akimoto and Takeshi Sakai,IEDM97 TECHNICAL DIGEST,p523-526,1997」では、シリコンで形成したサイドウオールにより形成したＧＯＬＤ構造を開示しているが、他の構造のＴＦＴと比べ、きわめて優れた信頼性が得られることが確認されている。
【０００９】
このような構造のＴＦＴのソース領域やドレイン領域、およびＬＤＤ領域などの不純物領域を形成するための半導体層への不純物元素の導入は、半導体層上に設けたゲート電極やマスク用の絶縁膜を用いて自己整合的に行う方法で行うことが望ましかった。さらに、マスク数を削減するために一旦、ゲート電極やマスク用の絶縁膜を用いて全面に一導電型の不純物元素を導入し、それより高濃度でｐチャネル型ＴＦＴまたはｎチャネル型ＴＦＴのいずれか一方のＴＦＴの不純物領域に一導電型とは反対の導電型の不純物元素を導入する方法（本明細書中ではクロスドープ法と記す）がとられていた。
【発明の概要】
【発明が解決しようとする課題】
【００１０】
しかしながら、画素ＴＦＴと、シフトレジスタ回路やバッファ回路などの駆動回路のＴＦＴとでは、その要求される特性は必ずしも同じではない。例えば、画素ＴＦＴにおいてはゲートに大きな逆バイアス（ｎチャネル型ＴＦＴでは負の電圧）が印加されるが、駆動回路のＴＦＴは基本的に逆バイアス状態で動作することはない。また、動作速度に関しても、画素ＴＦＴは駆動回路のＴＦＴの１／１００以下で良かった。
【００１１】
ＧＯＬＤ構造はオン電流値の劣化を防ぐ効果は高いが、その反面、通常のＬＤＤ構造と比べてオフ電流値が大きくなってしまう問題があった。従って、画素ＴＦＴに適用するには好ましい構造ではなかった。逆に通常のＬＤＤ構造はオフ電流値を抑える効果は高いが、ドレイン近傍の電界を緩和してホットキャリア注入による劣化を防ぐ効果は低かった。このように、アクティブマトリクス型液晶表示装置のような動作条件の異なる複数の集積回路を有する半導体装置において、全てのＴＦＴを同じ構造で形成することは必ずしも好ましくなかった。このような問題点は、特に結晶質シリコンＴＦＴにおいて、その特性が高まり、またアクティブマトリクス型液晶表示装置に要求される性能が高まるほど顕在化してきた。
【００１２】
また、ＴＦＴのオフ電流値を低減するための手段はいくつかあるが、チャネル形成領域と不純物領域（ＬＤＤ領域、ソース領域またはドレイン領域）との接合を良好に形成することが必要であった。そのためには、チャネル形成領域とそれに接する不純物領域との界面における不純物元素の分布を精密に制御する必要があった。しかし、前述のクロスドープ法を実施した場合、一方のＴＦＴの不純物領域には一導電型の不純物元素と、それとは反対の導電型の不純物元素が導入されていて、界面における不純物元素の分布を精密に制御することは困難であった。
【００１３】
このようなＬＤＤ構造はｎチャネル型ＴＦＴの特性を重点的に考慮して形成されていた。ＣＭＯＳ回路などを形成するために同一基板上に形成されるｐチャネル型ＴＦＴは、マスク数を可能な限り少なくするためにシングルドレイン構造で形成することが多かった。しかし、その場合、ｐチャネル型ＴＦＴのソースまたはドレイン領域にｎチャネル型ＴＦＴのＬＤＤ形成用のリン（Ｐ）がドーピングされて、チャネル形成領域との接合に欠陥が形成され、オフ電流値が増加してしまう問題があった。
【００１４】
本発明はこのような問題点を解決するための技術であり、半導体装置の各回路に配置されるＴＦＴの構造を、回路の機能に応じて適切なものとすることにより、半導体装置の動作特性および信頼性を向上させることを目的とする。
【課題を解決するための手段】
【００１５】
上記の課題を解決ずるために本発明の構成は、表示領域に設けた画素ＴＦＴと、該表示領域の周辺に設けた駆動回路のｎチャネル型ＴＦＴとｐチャネル型ＴＦＴを同一の基板に有する半導体装置において、前記画素ＴＦＴと前記駆動回路のＴＦＴとは、活性層と、該活性層に設けられたＬＤＤ領域と、該活性層と前記基板とのとの間に設けたゲート絶縁膜と、該ゲート絶縁膜と前記基板との間に設けたゲート電極とを有し、前記画素ＴＦＴと前記駆動回路のｎチャネル型ＴＦＴのＬＤＤ領域は、当該ゲート電極と少なくとも一部が重なるように配置され、前記駆動回路のｐチャネル型ＴＦＴのＬＤＤ領域は、当該ゲート電極と全てが重なるように配置されていることを特徴としている。また、前記画素ＴＦＴと前記駆動回路とのｎチャネル型ＴＦＴのＬＤＤ領域は、当該ＴＦＴに設けられたチャネル保護絶縁膜と重ならず、かつ、ゲート電極と少なくとも一部が重なるように配置され、前記駆動回路のｐチャネル型ＴＦＴのＬＤＤ領域は、当該ＴＦＴの保護絶縁膜と重なり、かつ、ゲート電極と重なるように配置されていることを特徴とする。
【００１６】
また、他の発明の構成は、前記駆動回路のｐチャネル型ＴＦＴは、ｐ型を付与する不純物元素とｎ型を付与する不純物元素との両方を含む不純物領域（Ａ）と、ｐ型を付与する不純物元素だけを含む不純物領域（Ｂ）とを有し、前記不純物領域（Ｂ）は、前記不純物領域（Ａ）と前記駆動回路のｐチャネル型ＴＦＴのＬＤＤ領域との間に形成されていることを特徴としている。
【００１７】
この構造は、マスク数を増加させることなくｐチャネル型ＴＦＴのソースまたはドレイン領域にドーピングされるリン（Ｐ）が、チャネル形成領域との接合部にはドーピングされない構造であり、オフ電流値の低減を目的としている。
【００１８】
前記画素ＴＦＴに接続する保持容量は、前記基板上に形成された容量配線と、該容量配線上に形成された絶縁膜と、該絶縁膜上に形成された半導体層とから形成されていること、或いは、前記画素ＴＦＴ上に有機樹脂膜が形成され、該有機樹脂膜上に形成された遮光膜と、該遮光膜に密接して形成された誘電体膜と、一部が前記遮光膜と重なるように設けられ前記画素ＴＦＴに接続する画素電極とから、容量が形成されていることを特徴としている。
【００１９】
上記課題を解決するために、本発明の半導体装置の作製方法は、表示領域に設けた画素ＴＦＴと、該表示領域の周辺に設けた駆動回路のｎチャネル型ＴＦＴとｐチャネル型ＴＦＴとを同一の基板上に有する半導体装置の作製方法において、前記画素ＴＦＴと前記ｎチャネル型ＴＦＴに、当該ゲート電極と少なくとも一部が重なるＬＤＤ領域を形成する工程と、前記駆動回路のｐチャネル型ＴＦＴに、当該ゲート電極と全てが重なるＬＤＤ領域を形成する工程とを有することを特徴としている。また、前記画素ＴＦＴと前記ｎチャネル型ＴＦＴに、当該ＴＦＴのチャネル保護絶縁膜と重ならず、かつ、ゲート電極と少なくとも一部が重なるＬＤＤ領域を形成する工程と、前記駆動回路のｐチャネル型ＴＦＴに、当該ＴＦＴのチャネル保護絶縁膜と全てが重なり、かつ、当該ゲート電極と重なるＬＤＤ領域を形成する工程とを有していちことを特徴とする。
【００２０】
上記半導体装置の作製方法において、前記駆動回路のｐチャネル型ＴＦＴに、ｐ型を付与する不純物元素とｎ型を付与する不純物元素との両方を含む不純物領域（Ａ）と、ｐ型を付与する不純物元素を含む不純物領域（Ｂ）とを形成する工程を有し、前記不純物領域（Ｂ）は、前記不純物領域（Ａ）と前記駆動回路のｐチャネル型ＴＦＴのＬＤＤ領域との間に形成することが望ましい。
【００２１】
また、他の発明の構成は、表示領域に設けた画素ＴＦＴと、該表示領域の周辺に設けた駆動回路のｎチャネル型ＴＦＴとｐチャネル型ＴＦＴとを同一の基板上に有する半導体装置の作製方法において、基板上にゲート電極を形成する第１の工程と、前記ゲート電極上にゲート絶縁膜を形成する第２の工程と、前記ゲート絶縁膜上に第１および第２の半導体層を形成する第３の工程と、前記第１および第２の半導体層上にチャネル保護膜を形成する第４の工程と、前記第１の半導体層にｎ型を付与する不純物元素を導入して、前記チャネル保護膜に重ならないｎチャネル型ＴＦＴのＬＤＤ領域を形成する第５の工程と、前記第１の半導体層にｎ型を付与する不純物元素を導入して、ｎチャネル型ＴＦＴのソース領域またはドレイン領域を形成する第６の工程と、前記第２の半導体層に、ｐ型を付与する不純物元素を導入して、前記チャネル保護膜に重なるｐチャネル型ＴＦＴのＬＤＤ領域とソース領域またはドレイン領域を形成する第７の工程とを有することを特徴としている。
【００２２】
上記本発明の半導体装置の作製方法において、前記基板上に容量配線を形成する工程と、該容量配線上に絶縁層を形成する工程と、該絶縁層上に半導体層を形成する工程と、から前記画素ＴＦＴに接続する保持容量を形成する工程、或いは、前記画素ＴＦＴ上に有機樹脂層を形成する工程と、該有機樹脂上に遮光膜を形成する工程と、該遮光膜に密接して誘電体膜を形成する工程と、一部が前記遮光膜と重なるように設けられ前記画素ＴＦＴに接続する画素電極を形成する工程とから容量を形成することを特徴としている。前記遮光膜は、アルミニウム、タンタル、チタンから選ばれた一種または複数種を含む材料で形成し、前記誘電体膜は、前記遮光膜を形成する材料の酸化物で形成することが好ましく、該酸化物を形成する方法として陽極酸化法を用いることが最も好ましい。
【発明の効果】
【００２３】
本発明を用いることで、同一の基板上に複数の機能回路が形成された半導体装置（ここでは具体的には電気光学装置）において、その機能回路が要求する仕様に応じて適切な性能のＴＦＴを配置することが可能となり、その動作特性や信頼性を大幅に向上させることができる。
【００２４】
特に、ＬＤＤ領域が設けられたボトムゲート型または逆スタガ型のＴＦＴにおいて、画素ＴＦＴのＬＤＤ領域をｎ-の濃度でかつＬoffを形成することにより、大幅にオフ電流値を低減でき、画素ＴＦＴの低消費電力化に寄与することができる。また、駆動回路のｎチャネル型ＴＦＴのＬＤＤ領域をｎ-の濃度でかつＬov＋Ｌoffを形成することにより、電流駆動能力を高め、かつ、ホットキャリアによる劣化を防ぎ、オン電流値の劣化を低減することができる。
【００２５】
さらに、駆動回路のｐチャネル型ＴＦＴにおいて、ｐ型を付与する不純物元素とｎ型を付与する不純物元素との両方を含む不純物領域（Ｂ）と、ｐ型を付与する不純物元素を含む不純物領域（Ａ）とを有し、前記不純物領域（Ａ）は、前記不純物領域（Ａ）と前記駆動回路のｐチャネル型ＴＦＴのＬＤＤ領域との間に形成されていることにより、チャネル形成領域とそれに接するＬＤＤ領域、さらにＬＤＤ領域とソース領域またはドレイン領域との接合形成が確実なものとなり、ｐチャネル型ＴＦＴの特性を良好に保つことができる。
【００２６】
また、そのような電気光学装置を表示媒体として有する半導体装置（ここでは具体的に電子機器）の動作性能と信頼性も向上させることができる。
【図面の簡単な説明】
【００２７】
【図１】画素ＴＦＴおよび駆動回路のＴＦＴの作製工程を示す図。
【図２】画素ＴＦＴおよび駆動回路のＴＦＴの作製工程を示す図。
【図３】画素ＴＦＴおよび駆動回路のＴＦＴの作製工程を示す図。
【図４】画素ＴＦＴおよび駆動回路のＴＦＴの作製工程を示す図。
【図５】結晶質半導体膜の作製工程を示す図。
【図６】保持容量の断面構造の一例を示す図。
【図７】保持容量の断面構造の一例を示す図。
【図８】アクティブマトリクス型液晶表示装置の断面構造を示す図。
【図９】アクティブマトリクス型液晶表示装置の斜視図。
【図１０】画素の上面図。
【図１１】半導体装置の一例を示す図。
【図１２】画素ＴＦＴおよび駆動回路のＴＦＴの作製工程を示す図。
【図１３】画素ＴＦＴおよび駆動回路のＴＦＴの作製工程を示す図。
【発明を実施するための形態】
【００２８】
本発明の実施の形態について、以下に示す実施例により詳細な説明を行う。
【実施例１】
【００２９】
本発明の実施例を図１〜図３を用いて説明する。ここでは、表示領域の画素ＴＦＴと、表示領域の周辺に設けられる駆動回路のＴＦＴを同時に作製する方法について工程に従って詳細に説明する。
【００３０】
（ゲート電極、ゲート絶縁膜、結晶質半導体膜の形成：図１（Ａ））
図１（Ａ）において、基板１０１には低アルカリガラス基板や石英基板を用いることができる。この基板１０１のＴＦＴを形成する表面には、酸化シリコン膜、窒化シリコン膜または窒化酸化シリコン膜などの絶縁膜を形成しておいても良い（図示せず）。ゲート電極１０２〜１０４と容量配線１０５とは、タンタル（Ｔａ）、チタン（Ｔｉ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）から選ばれた元素またはいずれかを主成分とする材料を用い、スパッタ法や真空蒸着法などの公知の成膜法を用いて被膜を形成した後、端面がテーパ形状となるようにエッチング処理してパターン形成した。例えば、スパッタ法でＴａ膜を２００ｎｍの厚さに形成し、所定の形状にレジストマスクを形成した後、ＣＦ4とＯ2の混合ガスでプラズマエッチング処理をすれば所望の形状に加工することができる。また、ゲート電極は窒化タンタル（ＴａＮ）とＴａまたは窒化タングステン（ＷＮ）とＷの２層構造としても良い（図示せず）。ここでは図示はしてないがゲート電極に接続するゲート配線も同時に形成する。
【００３１】
ゲート絶縁膜１０６は酸化シリコン、窒化シリコンを成分とする材料で、１０〜２００ｎｍ、好ましくは５０〜１５０ｎｍの厚さで形成する。例えばプラズマＣＶＤ法で、ＳｉＨ4、ＮＨ3、Ｎ2を原料とした窒化シリコン膜１０６ａを５０ｎｍ、ＳｉＨ4とＮ2Ｏを原料とした窒化酸化シリコン膜１０６ｂを７５ｎｍの厚さに積層形成してゲート絶縁膜としても良い。勿論、窒化シリコン膜や酸化シリコン膜からなる一層としても何ら差し支えない。また、清浄な表面を得るために、ゲート絶縁膜の成膜の前にプラズマ水素処理を施すと良かった。
【００３２】
次に、ＴＦＴの活性層となる結晶質半導体膜の形成を行った。結晶質半導体膜の材料にはシリコンを用いた。まず、ゲート絶縁膜１０６に密接して、２０〜１５０ｎｍの厚さで非晶質シリコン膜をプラズマＣＶＤ法やスパッタ法などの公知の成膜法で形成した。非晶質シリコン膜の作製条件に限定されるものはないが、膜中に含まれる酸素、窒素の不純物元素を５×１０18ｃｍ-3以下に低減させておくことが望ましい。また、ゲート絶縁膜と非晶質シリコン膜とは同じ成膜法で形成することが可能なので、両者を連続形成しても良い。ゲート絶縁膜を形成した後、一旦大気雰囲気に晒さないことでその表面の汚染を防ぐことが可能となり、作製するＴＦＴの特性バラツキやしきい値電圧の変動を低減させることができる。そして公知の結晶化技術を使用して結晶質シリコン膜１０７を形成する。例えば、レーザー結晶化法や、熱結晶化法（固相成長法）、または特開平７−１３０６５２号公報で開示された技術に従って、触媒元素を用いる結晶化法で結晶質シリコン膜１０７を形成しても良い。
【００３３】
結晶質シリコン膜１０７のｎチャネル型ＴＦＴが形成される領域には、しきい値電圧を制御する目的で１×１０16〜５×１０17ｃｍ-3程度のボロン（Ｂ）を添加しておいても良い。ボロン（Ｂ）の添加はイオンドープ法で実施しても良いし、非晶質シリコン膜を成膜するときに同時に添加しておくこともできる。
【００３４】
（マスク絶縁膜形成、ｎ-領域の形成：図１（Ｂ））
次に、ｎチャネル型ＴＦＴのＬＤＤ領域を形成するために、ｎ型を付与する不純物元素の添加を行った。まず、結晶質シリコン膜１０７の表面に酸化シリコン膜や窒化シリコン膜から成るマスク絶縁膜１０８を１００〜２００ｎｍ、代表的には１２０ｎｍの厚さに形成した。この表面にフォトレジスト膜を全面に形成した後、基板１０１の裏面からの露光法によりゲート電極１０２〜１０４をマスクとしてフォトレジスト膜を感光させ、ゲート電極上にレジストマスク１０９〜１１２を形成した。この方法により、ゲート電極上であってゲート電極の内側にレジストマスクを形成することができた。
【００３５】
そして、マスク絶縁膜１０８を介してその下側にある結晶質シリコン膜にｎ型を付与する不純物元素をイオンドープ法（イオン注入法でも良い）で添加した。
半導体の技術分野においてｎ型を付与する不純物元素には、周期律表第１５族の元素からリン（Ｐ）、砒素（Ａｓ）、アンチモン（Ｓｂ）などが適用され、ここではリン（Ｐ）を用いた。形成した不純物領域１１３〜１１８のリン（Ｐ）濃度は１×１０17〜５×１０18ｃｍ-3の範囲とすることが望ましく、ここでは、５×１０17ｃｍ-3とした。本明細書中では、不純物領域１１３〜１１８に含まれるｎ型を付与する不純物元素の濃度を（ｎ-）と表す。
【００３６】
（チャネル保護膜形成：図１（Ｃ））
次に、このレジストマスクを使用してマスク絶縁膜１０８をエッチング除去し、チャネル保護膜１１９〜１２２を形成した。下地となる結晶質シリコン膜１０７に対して選択性良くマスク絶縁膜１０８をエッチングするために、ここではフッ酸系の溶液を用いたウエットエッチング法を採用した。勿論、ドライエッチング法で実施しても良く、例えばＣＨＦ3ガスで絶縁膜１０８をエッチングすることができる。いずれにしてもこの工程ではオーバーエッチングして、レジストマスク１０９〜１１２の端面より内側にチャネル保護膜１１９〜１２２が形成されるようにした。
【００３７】
（ｎ+領域の形成：図２（Ａ））
次にｎチャネル型ＴＦＴにおいて、ソース領域またはドレイン領域として機能する不純物領域の形成を形成する工程を行った。ここでは、通常の露光法でレジストによるマスク１２３〜１２５を形成した。そして、このレジストマスクを用いて容量配線１０５上のチャネル保護膜１２２をエッチングして除去した。次いで、結晶質シリコン膜１０７にｎ型を付与する不純物元素が添加された不純物領域１２６〜１３０をイオンドープ法（イオン注入法でも良い）で形成した。不純物領域１２６〜１３０には１×１０20〜１×１０21ｃｍ-3とすれば良く、ここでは５×１０20ｃｍ-3の濃度で不純物元素を含ませた。この濃度を本明細書中では（ｎ+）と表す。
【００３８】
（ｐ+領域の形成：図２（Ｂ））
次に、駆動回路のｐチャネル型ＴＦＴのソース領域およびドレイン領域を形成するために、ｐ型を付与する不純物元素を添加する工程を行った。半導体の技術分野においてｐ型を付与する不純物元素には、周期律表第１３族の元素からボロン（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）などが適用され、ここではボロン（Ｂ）を用いた。チャネル保護膜１１９上の内側に位置するようにマスク１３１を形成し、ｎチャネル型ＴＦＴを形成する領域はすべてレジストマスク１３２、１３３で覆った。そして、ジボラン（Ｂ2Ｈ6）を用いたイオンドープ法（イオン注入法を用いても良い）で不純物領域１３４〜１３６を形成した。不純物領域１３５ａ、１３５ｂ、１３６ａ、１３６ｂは結晶質シリコン膜の表面から不純物元素が添加され、この領域のボロン（Ｂ）濃度を１．５×１０20〜３×１０21ｃｍ-3の範囲とし、ここでは２×１０21ｃｍ-3とした。本明細書中では、ここで形成された不純物領域１３５ａ、１３５ｂ、１３６ａ、１３６ｂに含まれるｐ型を付与する不純物元素の濃度を（ｐ+）と表す。一方、不純物領域１３４はチャネル保護膜１１９を介して結晶質シリコン膜に不純物元素が添加されるため、この領域のボロン（Ｂ）濃度は１×１０16〜１×１０18ｃｍ-3となった。本明細書中では、ここで形成された不純物領域１３４に含まれるｐ型を付与する不純物元素の濃度を（ｐ-）と表す。
【００３９】
図１（Ｂ）〜図２（Ａ）で示したように、不純物領域１３５ｂ、１３６ｂには前の工程でリン（Ｐ）が添加されているにで、ボロン（Ｂ）とリン（Ｐ）が混在した領域が形成されるが、この工程で添加するボロン（Ｂ）濃度をその１．５〜３倍とすることでｐ型の導電性が確保され、ＴＦＴの特性に何ら影響を与えることはなかった。本明細書中ではこの領域を不純物領域（Ｂ）とする。そして、不純物領域（Ｂ）１３５ｂ、１３６ｂのチャネル形成領域側にある不純物領域１３５ａ、１３６ａはボロン（Ｂ）のみを含む領域であり、本明細書中ではこの領域を不純物領域（Ａ）とする。また、ゲート電極１０３に重なり、かつ、チャネル保護膜１２０とも重なる不純物領域１３４もボロン（Ｂ）のみを含む領域として形成し、この領域はＬＤＤ領域として機能する。
【００４０】
（第１の層間絶縁膜の形成、熱活性化の工程、水素化の工程：図２（Ｃ））
結晶質シリコン膜にそれぞれの不純物元素を選択的に添加したら、結晶質シリコン膜をエッチング処理して島状に分割し、後に第１の層間絶縁膜の一部となる保護絶縁膜１３７を形成した。保護絶縁膜１３７は窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜またはそれらを組み合わせた積層膜で形成すれば良い。また、膜厚は１００〜４００ｎｍとすれば良い。
【００４１】
その後、それぞれの濃度で添加されたｎ型またはｐ型を付与する不純物元素を活性化するために熱処理工程を行った。この工程はファーネスアニール法、レーザーアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）などで行うことができる。ここではファーネスアニール法で活性化工程を行った。加熱処理は、窒素雰囲気中において３００〜６５０℃、好ましくは５００〜５５０℃、ここでは５２５℃で４時間の熱処理を行った。さらに、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行い、活性層を水素化する工程を行った。この工程は熱的に励起された水素により活性層のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。
【００４２】
活性層となる結晶質シリコン膜１０７を、非晶質シリコン膜から触媒元素を用いる結晶化の方法で作製した場合、結晶質シリコン膜１０７中にはおよそ１×１０17〜５×１０19ｃｍ-3の触媒元素が残留した。勿論、そのような状態でもＴＦＴを完成させ動作させることに問題はないが、残留する触媒元素を少なくともチャネル形成領域から除去する方がより好ましかった。この触媒元素を除去する手段の一つにリン（Ｐ）によるゲッタリング作用を利用する手段があった。ゲッタリングに必要なリン（Ｐ）の濃度は図２（Ｂ）で形成した不純物領域（ｎ+）と同程度であり、ここで実施される活性化工程の熱処理により、ｎチャネル型ＴＦＴおよびｐチャネル型ＴＦＴのチャネル形成領域から、リン（Ｐ）が添加されている周辺の不純物領域へ触媒元素をゲッタリングをすることができた。その結果チャネル形成領域の触媒元素濃度を５×１０17ｃｍ-3以下とすることが可能となり、前記不純物領域には１×１０18〜５×１０20ｃｍ-3の触媒元素が偏析した。
【００４３】
（層間絶縁膜の形成、ソース・ドレイン配線の形成、パッシベーション膜の形成、画素電極の形成：図３）
活性化工程を終えたら、保護絶縁膜１３７の上に５００〜１５００ｎｍの厚さの層間絶縁膜１３８を形成した。前記保護絶縁膜１３７と層間絶縁膜１３８とでなる積層膜を第１の層間絶縁膜とした。その後、それぞれのＴＦＴのソース領域またはドレイン領域に達するコンタクトホールを形成して、ソース配線１３９〜１４１と、ドレイン配線１４２、１４３を形成した。図示していないが、本実施例ではこの電極を、Ｔｉ膜を１００ｎｍ、Ｔｉを含むアルミニウム膜３００ｎｍ、Ｔｉ膜１５０ｎｍをスパッタ法で連続して形成した３層構造の積層膜とした。
【００４４】
保護絶縁膜１３７と層間絶縁膜１３８とは、窒化シリコン膜、酸化シリコン膜または窒化酸化シリコン膜などで形成すれば良いが、いずれにしても膜の内部応力を圧縮応力としておくと良かった。
【００４５】
次に、窒化シリコン膜、酸化シリコン膜、または窒化酸化シリコン膜を用い、パッシベーション膜１４４を５０〜５００ｎｍ（代表的には１００〜３００ｎｍ）の厚さで形成した。その後、この状態で水素化処理を行うとＴＦＴの特性向上に対して好ましい結果が得られた。例えば、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行うと良く、あるいはプラズマ水素化法を用いても同様の効果が得られた。なお、ここで後に画素電極とドレイン配線を接続するためのコンタクトホールを形成する位置において、パッシベーション膜１４４に開口部を形成しておいても良い。
【００４６】
その後、有機樹脂膜からなる第２の層間絶縁膜１４５を約１μｍの厚さに形成した。適用できる有機樹脂材料としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、ＢＣＢ（ベンゾシクロブテン）等を使用することができる。
ここでは、基板に塗布後、熱重合するタイプのポリイミドを用い、３００℃で焼成して形成した。そして、第２の層間絶縁膜１４５、パッシベーション膜１４４にドレイン配線１４３に達するコンタクトホールを形成し、画素電極１４６を設けた。画素電極１４６は、透過型液晶表示装置とする場合には透明導電膜を用い、反射型の液晶表示装置とする場合には金属膜を用いれば良い。ここでは透過型の液晶表示装置とするために、酸化インジウム・スズ（ＩＴＯ）膜を１００ｎｍの厚さにスパッタ法で形成した。画素電極１９０は隣接する画素の電極である。
【００４７】
以上の工程で、同一の基板上に表示領域の画素ＴＦＴと、表示領域の周辺に設けた駆動回路のＴＦＴとを形成することができた。駆動回路には、ｎチャネル型ＴＦＴ１６８とｐチャネル型ＴＦＴ１６７が形成され、ＣＭＯＳ回路を基本としたロジック回路を形成することを可能とした。画素ＴＦＴ１６９はｎチャネル型ＴＦＴであり、さらに容量配線１０５と半導体層１６６と、その間に形成されている絶縁膜とから保持容量１７０が画素ＴＦＴ１６９に接続している。
【００４８】
駆動回路のｐチャネル型ＴＦＴ１６７は、チャネル形成領域１４７、ソース領域１５０ａ、１５０ｂ、ドレイン領域１５１ａ、１５１ｂおよびＬＤＤ領域１４８、１４９を有している。ソース領域１５０ｂおよびドレイン領域１５１ｂは不純物領域（Ｂ）で形成され、この領域のボロン（Ｂ）濃度はリン（Ｐ）濃度の１．５〜３倍にしてある。その不純物領域（Ｂ）の内側、即ちチャネル形成領域１４７の側に形成したソース領域１５０ａおよびドレイン領域１５１ａは不純物領域（Ａ）であり、不純物領域（Ｂ）と同じ濃度でボロン（Ｂ）のみを含む領域である。また、ゲート電極１０３に重なり、かつ、チャネル保護膜１２０とも重なるＬＤＤ領域１４８、１４９もボロン（Ｂ）のみを含む領域として形成する。このように、不純物領域（Ｂ）をチャネル形成領域から遠ざけることで、チャネル形成領域とそれに接するＬＤＤ領域、さらにＬＤＤ領域とソース領域またはドレイン領域との接合形成が確実なものとなり、ｐチャネル型ＴＦＴの特性を良好に保つことができた。
【００４９】
駆動回路のｎチャネル型ＴＦＴ１６８は、チャネル形成領域１５２と、ソース領域１５５およびドレイン領域１５６と、ＬＤＤ領域１５３、１５４とを有している。画素ＴＦＴ１６９には、チャネル形成領域１５７、１５８と、ソース領域またはドレイン領域１６３〜１６５と、ＬＤＤ領域１５９〜１６２とを有している。駆動回路のｎチャネル型ＴＦＴのＬＤＤ領域は、ドレイン近傍の高電界を緩和してホットキャリア注入によるオン電流値の劣化を防ぐことを主な目的として設けるものであり、そのために適したｎ型を付与する不純物元素の濃度は５×１０17〜５×１０18ｃｍ-3とすれば良かった。一方、画素ＴＦＴのＬＤＤ領域は、オフ電流値を低減することを主たる目的とするために設けられ、その不純物元素の濃度は駆動回路のｎチャネル型ＴＦＴのＬＤＤ領域の濃度と同じとしても良いが、その濃度の１／２〜１／１０としても良い。図３では画素ＴＦＴ１６９をダブルゲート構造として完成したが、シングルゲート構造でも良いし、複数のゲート電極を設けたマルチゲート構造としても差し支えない。
【００５０】
以上の様に本発明は、画素ＴＦＴおよび駆動回路が要求する仕様に応じて各回路を構成するＴＦＴの構造を最適化し、半導体装置の動作性能と信頼性を向上させることを可能とすることができた。
【実施例２】
【００５１】
本実施例を図４を用い、実施例１とは異なる構造で画素ＴＦＴに接続する保持容量を設ける例について説明する。駆動回路のｐチャネル型ＴＦＴ１６７、ｎチャネル型ＴＦＴ１６８、および画素ＴＦＴ１６９は実施例１と同様に作製した。
以下、実施例１との相違点について説明する。
【００５２】
少なくとも画素ＴＦＴ上には、第２の層間絶縁膜１４５上に遮光膜１７１を形成した。遮光膜１７１はＡｌ、Ｔｉ、Ｔａから選ばれた一種または複数種の元素を主成分とする膜で、１００〜３００ｎｍの厚さで成膜をし、所定の形状にパターン形成した。さらに、この上に第２の層間絶縁膜と同様に有機樹脂膜を用いて第３の層間絶縁膜１７２を形成した。第３の層間絶縁膜１７２の厚さは０．５〜１μｍとした。そして、第３の層間絶縁膜１７２、第２の層間絶縁膜１４５、パッシベーション膜１４４にドレイン配線１４３に達するコンタクトホールを形成し、画素電極１７３を設けた。画素電極１７３は、透過型液晶表示装置とする場合には透明導電膜を用い、反射型の液晶表示装置とする場合には金属膜を用いれば良い。ここでは透過型の液晶表示装置とするために、酸化インジウム・スズ（ＩＴＯ）膜を１００ｎｍの厚さにスパッタ法で形成した。このようにして、画素ＴＦＴ１６９に接続する保持容量１７４を、遮光膜１７１と第３の層間絶縁膜１７２と画素電極１７３とから形成することができた。
【実施例３】
【００５３】
本実施例では実施例１と実施例２で示したＴＦＴの活性層となる結晶質半導体膜を形成する工程について図５を用いて説明する。まず、基板（本実施例ではガラス基板）１１０１上に１００〜４００ｎｍの厚さのゲート電極１１０２、１１０３を形成する。ゲート電極はＡｌ、Ｔｉ、Ｔａ、Ｍｏ、Ｗから選ばれた一種または複数種の元素を含む材料から形成し、端面がテーパー形状となるようにパターン形成する。また、図示していないが、前記材料の積層構造としても良い。例えば、基板側から窒化タンタル（ＴａＮ）とＴａの２層構造としても良い。さらに、ゲート電極の表面に陽極酸化法などで酸化物を被覆形成しておいても良い。
ゲート絶縁膜１１０４は、窒化シリコン膜、酸化シリコン膜または窒酸化シリコン膜で形成し、その厚さは２０〜２００ｎｍ、好ましくは７５〜１２５ｎｍで形成する。そして、ゲート絶縁膜１１０４上に５０ｎｍ厚の非晶質半導体膜（本実施例では非晶質シリコン膜）１１０５を大気解放しないで連続的に形成する。
【００５４】
次に、重量換算で１０ｐｐｍの触媒元素（本実施例ではニッケル）を含む水溶液（酢酸ニッケル水溶液）をスピンコート法で塗布して、触媒元素含有層１１０６を非晶質半導体膜１１０５の全面に形成する。ここで使用可能な触媒元素は、ニッケル（Ｎｉ）以外にも、ゲルマニウム（Ｇｅ）、鉄（Ｆｅ）、パラジウム（Ｐｄ）、スズ（Ｓｎ）、鉛（Ｐｂ）、コバルト（Ｃｏ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、といった元素がある。また、本実施例ではスピンコート法でニッケルを添加する方法を用いたが、蒸着法やスパッタ法などにより触媒元素でなる薄膜（本実施例の場合はニッケル膜）を非晶質半導体膜上に形成する手段をとっても良い。（図５（Ａ））
【００５５】
次に、結晶化の前に４００〜５００℃で１時間程度の熱処理工程を行い、水素を膜中から脱離させた後、５００〜６５０℃（好ましくは５５０〜５７０℃）で４〜１２時間（好ましくは４〜６時間）の熱処理を行う。本実施例では、５５０℃で４時間の熱処理を行い、結晶質半導体膜（本実施例では結晶質シリコン膜）
１１０７を形成する。(図５（Ｂ）)
【００５６】
以上のようにして形成された活性層１１０７は、結晶化を助長する触媒元素（ここではニッケル）を用いることによって、結晶性の優れた結晶質半導体膜を形成することができる。また、さらにその結晶性を高めるために、レーザー結晶化法を併用しても良い。例えば、ＸｅＦエキシマレーザー光（波長３０８ｎｍ）を用い、線状ビームを形成して、発振周波数５〜５０Ｈｚ、エネルギー密度１００〜５００ｍＪ／ｃｍ2として線状ビームのオーバーラップ割合を８０〜９８％として、図５（Ｂ）で作製された結晶質半導体膜１１０７に照射した。その結果、さらに結晶性の優れた結晶質半導体膜１１０８を形成することができた。（図５（Ｃ））
【００５７】
このようにして基板１１０１上に作製された結晶質半導体膜を用い、実施例１〜実施例２に示した手順でＴＦＴを作製すると良好な特性を得ることができる。
ＴＦＴの特性は、代表的には電界効果移動度で表すことができるが、本実施例のようにして作製する結晶質半導体膜から形成するＴＦＴの特性は、ｎチャネル型ＴＦＴで１５０〜２２０ｃｍ2／Ｖ・ｓｅｃ、ｐチャネル型ＴＦＴで９０〜１２０ｃｍ2／Ｖ・ｓｅｃが得られ、しかも連続動作させても初期値からの特性劣化は殆ど観測されず、信頼性の観点からも優れた特性が得られた。
【実施例４】
【００５８】
本実施例では画素ＴＦＴに接続される保持容量の他の構成について図６と図７を用いて説明する。ここで、図６および図７の作製工程は実施例１で説明した作製工程に従い、有機樹脂膜から成る第２の層間絶縁膜１４５を形成するところまでは同一であるので、そこまでの構造は図１〜図３で既に説明されている。従って、本実施例では実施例１と異なる点のみに注目して説明を行うこととする。
【００５９】
図６（Ａ）において、まず実施例１の工程に従って第２の層間絶縁膜１４５を形成したら、Ａｌ、Ｔａ、Ｔｉから選ばれた元素を含む材料で遮光膜３０１を形成する。そして、遮光膜３０１の表面に陽極酸化法により３０〜１５０ｎｍ（好ましくは５０〜７５ｎｍ）の厚さの誘電体膜３０２（遮光膜を形成する材料の酸化物）を形成する。
【００６０】
陽極酸化法で誘電体膜３０２を形成する場合には、まず十分にアルカリイオン濃度の小さい酒石酸エチレングリコール溶液を作製した。これは１５％の酒石酸アンモニウム水溶液とエチレングリコールとを２：８で混合した溶液であり、これにアンモニア水を加え、ｐＨが７±０．５となるように調節した。そして、この溶液中に陰極となる白金電極を設け、遮光膜３０１が形成されている基板を溶液に浸し、遮光膜３０１を陽極として、一定（数ｍＡ〜数十ｍＡ）の直流電流を流した。溶液中の陰極と陽極との間の電圧は酸化物の成長に従い時間と共に変化するが、電流が一定となるように電圧を調整し、１５０Ｖとなったところでその電圧を保持することなく、或いはその保持時間を数秒〜数十秒として陽極酸化処理を終了させた。こうすることにより、遮光膜３０１が第２の層間絶縁膜に接する面にまで誘電体膜を回り込ませることなく形成することができる。
【００６１】
ここでは遮光膜表面のみに誘電体膜を設ける構成としたが、誘電体膜をプラズマＣＶＤ法、熱ＣＶＤ法またはスパッタ法などの気相法によって形成しても良い。その場合も膜厚は３０〜１５０ｎｍ（好ましくは５０〜７５ｎｍ）とすることが好ましい。また、酸化シリコン膜、窒化シリコン膜、窒化酸化シリコン膜、ＤＬＣ（Diamond like carbon）膜または有機樹脂膜を用いても良い。さらに、これらを組み合わせた積層膜を用いても良い。
【００６２】
その後、実施例１と同様に画素電極３０３を形成する。こうして、遮光膜３０１と画素電極３０３が誘電体膜３０２を介して重なった領域で保持容量３０４が形成される。
【００６３】
図６（Ｂ）の構造は、図６（Ａ）と同様に遮光膜３０１、誘電体膜３０２を形成した後、有機樹脂でなるスペーサー３０５を形成する。有機樹脂膜としては、ポリイミド、ポリアミド、ポリイミドアミド、アクリル、ＢＣＢ（ベンゾシクロブテン）から選ばれた膜を用いることができる。その後、スペーサー３０５、第２の層間絶縁膜１４５、パッシベーション膜１４３をエッチングしてコンタクトホールを形成し、実施例１と同一の材料で画素電極３０６を形成する。こうして、遮光膜３０１と画素電極３０６が誘電体膜３０２を介して重なった領域において保持容量３０７が形成される。このようにスペーサー３０５を設けることにより、遮光膜３０１と画素電極３０６との間で発生するショート（短絡）を防止することができる。
【００６４】
図６（Ｃ）の構造は、図６（Ａ）と同様に遮光膜３０１を形成し、遮光膜３０１の端部を覆うようにして有機樹脂でなるスペーサー３０８を形成する。有機樹脂としては、ポリイミド、ポリアミド、ポリイミドアミド、アクリル、ＢＣＢ（ベンゾシクロブテン）から選ばれた膜を用いることができる。次に、陽極酸化法により遮光膜３０１の露出した表面に誘電体膜３０９を形成する。なお、スペーサー３０８と接した部分には誘電体膜は形成されない。そして、スペーサー３０８、第２の層間絶縁膜１４５、パッシベーション膜１４３をエッチングしてコンタクトホールを形成し、実施例１と同一の材料で画素電極３１０を形成する。こうして、遮光膜３０１と画素電極３１０が誘電体膜３０９を介して重なった領域において保持容量３１１が形成される。このようにスペーサー３０８を設けることにより、遮光膜３０１と画素電極３１０との間で発生するショート（短絡）を防止することができる。
【００６５】
図７（Ａ）では、まず実施例１の工程に従って第２の層間絶縁膜１４５を形成したら、その上に窒化シリコン膜、酸化シリコン膜または窒化酸化シリコン膜などの材料で絶縁膜３１２を形成する。絶縁膜３１２は公知の成膜法で形成するが、そのなかでもスパッタ法を用いると良かった。以降は図６（Ａ）と同様にして遮光膜、誘電体膜、画素電極を形成して保持容量３１３を設ける。絶縁膜３１２を設けることにより、遮光膜の下地との密着性が向上し、陽極酸化法で誘電体膜を形成するときに、遮光膜の下地との界面への誘電体膜の回り込み形成を防止できる。
【００６６】
図７（Ｂ）では、同様に絶縁膜と遮光膜を形成した後、絶縁膜の遮光膜と密接しない領域をエッチング除去して、遮光膜の下に重なるように絶縁膜３１４を形成した。そして、画素電極３１５を設けた。このような構成にすることにより、遮光膜の下地との密着性が向上し、陽極酸化法で誘電体膜を形成するときに、遮光膜の下地との界面への誘電体膜の回り込み形成を防止でき、また、遮光膜が形成される画素領域の光の透過率を向上させることができる。
【００６７】
図７（Ａ）と（Ｂ）で示した構成は、図６（Ｂ）と（Ｃ）で示したスペーサを設ける構成と組み合わせることも可能である。また、図６と図７で示した本実施例の構成は、実施例１または実施例２の構成と組み合わせることが可能である。
【実施例５】
【００６８】
実施例１および実施例２に記載した表示領域に形成される画素ＴＦＴと表示領域の周辺に設けられる駆動回路のＴＦＴを同一の基板上に備えた半導体装置の作製方法において、活性層とする結晶質半導体膜、ゲート絶縁膜や層間絶縁膜および下地膜などの絶縁膜、ゲート電極、ソース配線、ドレイン配線および画素電極などの導電膜はいずれもスパッタ法を用いて作製することができる。スパッタ法を用いることの利点は、導電膜などの成膜においてＤＣ（直流）放電方式が採用できるので大面積基板に均一な膜を形成するのに適している。また、非晶質シリコン膜や窒化シリコン膜などのシリコン系の材料を成膜するのに取り扱いに多大な注意を要するシラン（ＳｉＨ4）を使用しなくて済み、作業の安全性が確保される。このような点は、特に生産の現場において非常にメリットとして生かすことができる。以下に、スパッタ法を用いた作製工程を実施例１に従い説明する。
【００６９】
図１（Ａ）のゲート電極１０２〜１０４や容量配線１０５はＴａ、Ｔｉ、Ｗ、Ｍｏなどのターゲット材を用い、公知のスパッタ法で容易に形成できる。Ｗ−ＭｏやＴａ−Ｍｏなどの化合物材料とする場合には、同様に化合物のターゲットを用いれば良い。また、ＴａＮやＷＮを形成する場合には、スパッタ雰囲気中にアルゴン（Ａｒ）の他に窒素（Ｎ2）やアンモニア（ＮＨ3）を適宣添加すると作製することができる。また、スパッタ用のガスにＡｒに加えヘリウム（Ｈｅ）、クリプトン（Ｋｒ）、キセノン（Ｘｅ）を加え、作製する被膜の内部応力を制御する方法もある。
【００７０】
ゲート絶縁膜１０６に用いる窒化シリコン膜１０６ａは、シリコン（Ｓｉ）ターゲットを用い、Ａｒ、Ｎ2、水素（Ｈ2）、ＮＨ3を適宣混合すれば形成できる。または、窒化シリコンのターゲット材を用いても同様に形成することができる。窒化酸化シリコン膜１０６ｂは、Ｓｉターゲットを用い、Ａｒ、Ｎ2、Ｈ2、Ｎ2Ｏを適宣混合してスパッタすることにより作製する。
【００７１】
非晶質シリコン膜も同様に、Ｓｉターゲットを用い、Ａｒ、Ｈ2をスパッタガスに用い作製する。また、非晶質シリコン膜中に微量にボロン（Ｂ）を添加したい場合には、あらかじめターゲット中に数十ｐｐｍ〜数千ｐｐｍのボロン（Ｂ）
を添加しておいても良いし、スパッタガス中にジボラン（Ｂ2Ｈ6）を添加することもできる。
【００７２】
チャネル保護膜１１９〜１２２に適用できる酸化シリコン膜は、酸化シリコン（または石英）をターゲット材にして、ＡｒまたはＡｒと酸素（Ｏ2）の混合ガスでスパッタすることにより作製できる。保護絶縁膜１３７、層間絶縁膜１３８、パッシベーション膜１４４に用いる窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜は前述のように作製すれば良い。
【００７３】
ソース配線１３９〜１４１、及びドレイン配線１４２、１４３において、Ａｌを用いる場合にはＴｉ、Ｓｉ、スカンジウム（Ｓｃ）、バナジウム（Ｖ）、Ｃｕなどを０．０１〜５重量％程度含有させるとヒロックの防止に効果的である。遮光膜１７１に用いるＴｉ、Ｔａ、Ａｌ等や、画素電極１４６に用いるＩＴＯ、ＺｎＯ、ＳｎＯ2などはいずれも公知のスパッタ法で成膜すれば良い。
【００７４】
このように、有機樹脂からなる第２の層間絶縁膜１４５と第３の層間絶縁膜１７２以外はいずれもスパッタ法を用いて膜形成が可能である。尚、詳細な実験条件は実施者が適宣決定すれば良い。
【実施例６】
【００７５】
本実施例は、画素ＴＦＴと駆動回路のＴＦＴについて、特にｐチャネル型ＴＦＴの他の一例について示す。まず、最初に実施例１で説明した図１（Ａ）〜図２（Ａ）までの工程を同様にして行う。図１２（Ａ）は図２（Ａ）に対応した図面であり、レジストマスク１１２３〜１１２５、ｎ型を付与する不純物元素が添加された不純物領域１１２６〜１１３０が形成された状態を示している。
【００７６】
そして、図１２（Ｂ）に示すようにｐ+領域の形成を行う。チャネル保護膜１１１９上の内側に位置するようにマスク１１３１を形成し、ｎチャネル型ＴＦＴを形成する領域はすべてレジストマスク１１３２、１１３３で覆った。さらに、フッ酸系の溶液を用いたウエットエッチング法でチャネル保護膜１１１９の端部がほぼマスク１１３１の端部と一致するようにエッチング処理して新たな形状を有するチャネル保護絶縁膜１１１９ｂを形成した。そして、ジボラン（Ｂ2Ｈ6）
を用いたイオンドープ法（イオン注入法を用いても良い）で高濃度不純物領域１１３４〜１１３６を形成した。不純物領域１１３４〜１１３６は結晶質シリコン膜の表面から不純物元素が添加され、この領域のボロン（Ｂ）濃度を１．５×１０20〜３×１０21ｃｍ-3の範囲とし、ここでは２×１０21ｃｍ-3とした。本明細書中では、ここで形成された不純物領域１１３４〜１１３６に含まれるｐ型を付与する不純物元素の濃度を（ｐ+）と表す。このようにして、ｐチャネル型ＴＦＴの高濃度不純物領域のチャネル形成領域と接する端部を、前の工程で形成した低濃度不純物領域１１１３、１１１４の端部よりチャネル形成領域側に設けることにより、この部分における接合状態を良好なものとすることができる。
【００７７】
図１（Ｂ）〜図２（Ａ）で示したように、不純物領域１１３５、１１３６には前の工程でリン（Ｐ）が添加されているにで、ボロン（Ｂ）とリン（Ｐ）が混在した領域が形成されるが、この工程で添加するボロン（Ｂ）濃度をその１．５〜３倍とすることでｐ型の導電性が確保され、ＴＦＴの特性に何ら影響を与えることはなかった。本明細書中ではこの領域を領域（Ｂ）とする。そして、チャネル形成領域側にある不純物領域１３４はボロン（Ｂ）のみを含む領域であり、本明細書中ではこの領域を領域（Ａ）とする。
【００７８】
結晶質シリコン膜にそれぞれの不純物元素を選択的に添加したら、結晶質シリコン膜をエッチング処理して島状に分割し、後に第１の層間絶縁膜の一部となる保護絶縁膜１１３７を形成した。保護絶縁膜１１３７は窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜またはそれらを組み合わせた積層膜で形成すれば良い。また、膜厚は１００〜４００ｎｍとすれば良い。
【００７９】
その後、それぞれの濃度で添加されたｎ型またはｐ型を付与する不純物元素を活性化するために熱処理工程を行った。ファーネスアニール法で活性化を行う場合には、窒素雰囲気中において３００〜６５０℃、好ましくは５００〜５５０℃、ここでは５２５℃で４時間の熱処理を行った。レーザーアニール法を適用する場合には、エキシマレーザーを光源として、そのレーザー光を光学系で線幅１００〜５００μｍ、線状ビームとし、発振周波数１０〜１００Ｈｚ、発振パルス幅２０〜５０ｎｓｅｃ（好ましくは３０ｎｓｅｃ）、エネルギー密度１００〜５００mJ/cm2ので照射して行う。さらに、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行い、活性層を水素化する工程を行った。この工程は熱的に励起された水素により活性層のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。
【００８０】
活性化工程を終えたら、保護絶縁膜１１３７の上に５００〜１５００ｎｍの厚さの層間絶縁膜１１３８を形成した。前記保護絶縁膜１１３７と層間絶縁膜１１３８とでなる積層膜を第１の層間絶縁膜とした。その後、それぞれのＴＦＴのソース領域またはドレイン領域に達するコンタクトホールを形成して、ソース配線１１３９〜１１４１と、ドレイン配線１１４２、１１４３を形成した。図示していないが、本実施例ではこの電極を、Ｔｉ膜を１００ｎｍ、Ｔｉを含むアルミニウム膜３００ｎｍ、Ｔｉ膜１５０ｎｍをスパッタ法で連続して形成した３層構造の積層膜とした。
【００８１】
保護絶縁膜１１３７と層間絶縁膜１１３８とは、窒化シリコン膜、酸化シリコン膜または窒化酸化シリコン膜などで形成すれば良いが、いずれにしても膜の内部応力を圧縮応力としておくと良かった。
【００８２】
次に、窒化シリコン膜、酸化シリコン膜、または窒化酸化シリコン膜を用い、パッシベーション膜１１４４を５０〜５００ｎｍ（代表的には１００〜３００ｎｍ）の厚さで形成した。その後、この状態で水素化処理を行うとＴＦＴの特性向上に対して好ましい結果が得られた。例えば、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行うと良く、あるいはプラズマ水素化法を用いても同様の効果が得られた。なお、ここで後に画素電極とドレイン配線を接続するためのコンタクトホールを形成する位置において、パッシベーション膜１１４４に開口部を形成しておいても良い。
【００８３】
その後、実施例１と同様に有機樹脂膜からなる第２の層間絶縁膜１１４５を約１μｍの厚さに形成した。そして、第２の層間絶縁膜１１４５、パッシベーション膜１１４４にドレイン配線１１４３に達するコンタクトホールを形成し、画素電極１１４６を設けた。画素電極１１４６は、透過型液晶表示装置とする場合には透明導電膜を用い、反射型の液晶表示装置とする場合には金属膜を用いれば良い。ここでは透過型の液晶表示装置とするために、酸化インジウム・スズ（ＩＴＯ）膜を１００ｎｍの厚さにスパッタ法で形成した。画素電極１１９０は隣接する画素の電極である。
【００８４】
以上の工程で、同一の基板上に表示領域の画素ＴＦＴと、表示領域の周辺に設けた駆動回路のＴＦＴとを形成することができた。駆動回路には、ｎチャネル型ＴＦＴ１１６８とｐチャネル型ＴＦＴ１１６７が形成され、ＣＭＯＳ回路を基本としたロジック回路を形成することを可能とした。画素ＴＦＴ１１６９はｎチャネル型ＴＦＴであり、さらに容量配線１０５と半導体層１１６６と、その間に形成されている絶縁膜とから保持容量１１７０が画素ＴＦＴ１１６９に接続している。
【００８５】
駆動回路のｐチャネル型ＴＦＴ１１６７は、チャネル形成領域１１４７、高濃度不純物領域で形成されるソース領域１１４８、１１５０およびドレイン領域１１４９、１１５１を有している。ソース領域１１５０とドレイン領域１１５１は領域（Ｂ）で形成され、この領域のボロン（Ｂ）濃度はリン（Ｐ）濃度の１．５〜３倍にしてある。その不純物領域（Ｂ）の内側、即ちチャネル形成領域１１４７の側に形成したソース領域１１４８とドレイン領域１１４９は領域（Ａ）であり、領域（Ｂ）と同じ濃度でボロン（Ｂ）のみを含む領域である。この領域（Ａ）はその全部がゲート電極１１０３と重なり、一方領域（Ｂ）は一部がゲート電極１１０３と重なる構造となっている。このように、ｐチャネル型ＴＦＴの高濃度不純物領域を領域（Ｂ）と領域（Ａ）とから形成し、領域（Ｂ）をチャネル形成領域から遠ざけることで、チャネル形成領域と高濃度不純物領域との接合を良好なものとすることができる。
【００８６】
駆動回路のｎチャネル型ＴＦＴ１１６８は、チャネル形成領域１１５２と、ソース領域１１５５およびドレイン領域１１５６と、ＬＤＤ領域１１５３、１１５４とを有している。画素ＴＦＴ１１６９には、チャネル形成領域１１５７、１１５８と、ソース領域またはドレイン領域１１６３〜１１６５と、ＬＤＤ領域１１５９〜１１６２とを有している。駆動回路のｎチャネル型ＴＦＴのＬＤＤ領域は、ドレイン近傍の高電界を緩和してホットキャリア注入によるオン電流値の劣化を防ぐことを主な目的として設けるものであり、そのために適したｎ型を付与する不純物元素の濃度は５×１０17〜５×１０18ｃｍ-3とすれば良かった。一方、画素ＴＦＴのＬＤＤ領域は、オフ電流値を低減することを主たる目的とするために設けられ、その不純物元素の濃度は駆動回路のｎチャネル型ＴＦＴのＬＤＤ領域の濃度と同じとしても良いが、その濃度の１／２〜１／１０としても良い。図３では画素ＴＦＴ１１６９をダブルゲート構造として完成したが、シングルゲート構造でも良いし、複数のゲート電極を設けたマルチゲート構造としても差し支えない。
【００８７】
以上のような工程により作製されたＴＦＴは、チャネル保護絶縁膜１１１９ｂ、１１２０〜１１２２が、イオンドープ法などによりダメージを受けることがなく形成されるので、ＴＦＴの特性を安定なものとすることができる。例えば、バイアス・熱ストレス（ＢＴＳ）試験として、ゲート電極に±にー１．７ＭＶの電圧を印加して、１５０℃で1時間放置しても、しきい値電圧や電界効果移動度、サブスレショルド定数、オン電流値などの変動は殆ど観測されることはない。さらに本発明は、画素ＴＦＴおよび駆動回路が要求する仕様に応じて各回路を構成するＴＦＴの構造を最適化し、半導体装置の動作性能と信頼性を向上させることを可能とすることができた。
【００８８】
また、図１３で示す保持容量の構成は、実施例４において図６と図７を用いて説明したような、遮光膜と、その表面に陽極酸化法で形成した誘電体層と、画素電極とから形成しても良い。
【実施例７】
【００８９】
本実例では、画素ＴＦＴと駆動回路が形成された基板から、アクティブマトリクス型液晶表示装置を作製する工程を説明する。図８に示すように、実施例１で作製した図３の状態の基板に対し、配向膜６０１を形成する。通常液晶表示素子の配向膜にはポリイミド樹脂が多く用いられている。対向側の基板６０２には、遮光膜６０３、透明導電膜６０４および配向膜６０５を形成する。配向膜を形成した後、ラビング処理を施して液晶分子がある一定のプレチルト角を持って配向するようにした。そして、画素ＴＦＴと駆動回路が形成された一方の基板と対向基板とを、公知のセル組み工程によってシール材やスペーサ（共に図示せず）などを介して貼りあわせる。その後、両基板の間に液晶材料６０６を注入し、封止剤（図示せず）によって完全に封止した。液晶材料には公知の液晶材料を用いれば良い。このようにして図８に示すアクティブマトリクス型液晶表示装置を完成する。
【００９０】
次にこのアクティブマトリクス型液晶表示装置の構成を、図９の斜視図および図１０の上面図を用いて説明する。尚、図９と図１０は、図１〜図３と図８の断面構造図と対応付けるため、共通の符号を用いている。また、図１０で示すＡ―Ａ’に沿った断面構造は、図３に示す画素ＴＦＴ１６９および保持容量１７０の断面図に対応している。
【００９１】
図９に示す斜視図は、ガラス基板１０１上に形成された、表示領域７０１と、走査（ゲート）線駆動回路７０２と、信号(ソース)線駆動回路７０３で構成される。表示領域には画素ＴＦＴ１６９が設けられ、表示領域の周辺に設けられる駆動回路はＣＭＯＳ回路を基本として構成されている。走査（ゲート）線駆動回路７０２と、信号（ソース）線駆動回路７０３はそれぞれゲート配線１０４（ゲート電極に接続し、延在して形成される意味で同じ符号を用いて表す）とソース配線１４１で表示領域７０１の画素ＴＦＴに接続されている。また、ＦＰＣ７３１が外部入出力端子７３４に接続される。
【００９２】
図１０は表示領域７０１のほぼ一画素を示す上面図である。ゲート配線１０４は、図示されていないゲート絶縁膜を介してその下の活性層と交差している。図示はしていないが、活性層には、ソース領域、ドレイン領域、ｎ-領域でなるＬＤＤ領域が形成されている。また、１８０はソース配線１４１とソース領域１６３とのコンタクト部、１８１はドレイン配線１４３とドレイン領域１６５とのコンタクト部、１８２はドレイン配線１４３と画素電極１４６のコンタクト部である。保持容量１７０は、画素ＴＦＴ１６９のドレイン領域１６５に接続する半導体層１６６と、容量配線１０５とその間に形成されている絶縁膜が重なる領域で形成される。
【００９３】
なお、本実施例のアクティブマトリクス型液晶表示装置は、実施例１で説明した構造と照らし合わせて説明したが、実施例１〜６のいずれの構成とも自由に組み合わせてアクティブマトリクス型液晶表示装置を作製することができる。
【実施例８】
【００９４】
本発明を実施して作製された画素ＴＦＴや駆動回路を同一の基板上に一体形成した基板は、さまざまな電気光学装置（アクティブマトリクス型液晶表示装置、アクティブマトリクス型ＥＬ表示装置、アクティブマトリクス型ＥＣ表示装置）
に用いることができる。即ち、これらの電気光学装置を表示媒体として組み込んだ電子機器全てに本発明を実施できる。
【００９５】
そのような電子機器としては、ビデオカメラ、デジタルカメラ、プロジェクター（リア型またはフロント型）、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、カーナビゲーション、パーソナルコンピュータ、携帯電話または電子書籍など）が上げられる。それらの一例を図１２に示す。
【００９６】
図１１（Ａ）は携帯電話であり、本体９００１、音声出力部９００２、音声入力部９００３、表示装置９００４、操作スイッチ９００５、アンテナ９００６から構成されている。本願発明は音声出力部９００２、音声入力部９００３、及び表示領域およびその周辺に駆動回路を備えたアクティブマトリクス型の表示装置９００４に適用することができる。
【００９７】
図１１（Ｂ）はビデオカメラであり、本体９１０１、表示装置９１０２、音声入力部９１０３、操作スイッチ９１０４、バッテリー９１０５、受像部９１０６から成っている。本願発明は音声入力部９１０３、及び表示領域およびその周辺に駆動回路を備えたアクティブマトリクス型の表示装置９１０２、受像部９１０６に適用することができる。
【００９８】
図１１（Ｃ）はモバイルコンピュータであり、本体９２０１、カメラ部９２０２、受像部９２０３、操作スイッチ９２０４、表示装置９２０５で構成されている。本願発明は受像部９２０３、及び表示領域およびその周辺に駆動回路を備えたアクティブマトリクス型の表示装置９２０５に適用することができる。
【００９９】
図１１（Ｄ）はゴーグル型ディスプレイであり、本体９３０１、表示装置９３０２、アーム部９３０３で構成される。本願発明は表示領域およびその周辺に駆動回路を備えたアクティブマトリクス型の表示装置９３０２に適用することができる。また、表示されていないが、その他の信号制御用回路に使用することもできる。
【０１００】
図１１（Ｅ）はリア型プロジェクターであり、本体９４０１、光源９４０２、表示装置９４０３、偏光ビームスプリッタ９４０４、リフレクター９４０５、９４０６、スクリーン９４０７で構成される。本発明は表示領域およびその周辺に駆動回路を備えたアクティブマトリクス型の表示装置９４０３に適用することができる。
【０１０１】
図１１（Ｆ）は携帯書籍であり、本体９５０１、表示装置９５０２、９５０３、記憶媒体９５０４、操作スイッチ９５０５、アンテナ９５０６から構成されており、ミニディスク（ＭＤ）やデジタルビデオディスク（ＤＶＤ）に記憶されたデータや、アンテナで受信したデータを表示するものである。表示装置９５０２、９５０３は表示領域およびその周辺に駆動回路を備えたアクティブマトリクス型の直視型表示装置であり、本発明はこの適用することができる。
【０１０２】
また、ここでは図示しなかったが、本発明はその他にも、カーナビゲーションシステムやイメージセンサパーソナルコンピュータの表示部に適用することも可能である。このように、本願発明の適用範囲はきわめて広く、あらゆる分野の電子機器に適用することが可能である。また、本実施例の電子機器は実施例１〜７のどのような組み合わせから成る構成を用いても実現することができる。
【符号の説明】
【０１０３】
１０１ 基板
１０２〜１０４ ゲート電極
１０５ 容量配線
１０６ ゲート絶縁膜
１０７ 結晶質シリコン膜
１０８ マスク絶縁膜
１１９〜１２１ チャネル保護膜
１３９〜１４１ ソース電極
１４２〜１４３ ドレイン電極
１３７ 保護絶縁膜
１３８ 層間絶縁膜
１４４ パッシベーション膜
１４５ 第２の層間絶縁膜
１４６ 画素電極
【特許請求の範囲】
【請求項１】
表示領域に設けられた第１のｎチャネル型ＴＦＴと、前記表示領域の周辺に設けられた駆動回路の第２のｎチャネル型ＴＦＴとｐチャネル型ＴＦＴとを同一の基板上に有し、
前記第１のｎチャネル型ＴＦＴは、第１のゲート電極と、前記ゲート絶縁膜を介して前記第１のゲート電極上に設けられた第１の半導体膜とを有し、
前記第１の半導体膜は、第１のチャネル形成領域と、第１の不純物領域と、を有し、
前記第２のｎチャネル型ＴＦＴは、第２のゲート電極と、前記ゲート絶縁膜を介して前記第２のゲート電極上に設けられた第２の半導体膜とを有し、
前記第２の半導体膜は、第２のチャネル形成領域と、第２の不純物領域と、を有し、
前記ｐチャネル型ＴＦＴは第３のゲート電極と、前記ゲート絶縁膜を介して前記第３のゲート電極上に設けられた第３の半導体膜とを有し、
前記第３の半導体膜は、第３のチャネル形成領域と、前記第３のチャネル形成領域と隣接した第３の不純物領域と、を有し、
前記第３の不純物領域は、前記第１の不純物領域及び前記第２の不純物領域に添加された不純物元素を有さず、
前記第３のチャネル形成領域は、前記第２のチャネル形成領域よりチャネル長方向に短いことを特徴とする半導体装置。
【請求項２】
表示領域に設けられた第１のｎチャネル型ＴＦＴと、前記表示領域の周辺に設けられた駆動回路の第２のｎチャネル型ＴＦＴとｐチャネル型ＴＦＴとを同一の基板上に有し、
前記第１のｎチャネル型ＴＦＴは、第１のゲート電極と、前記ゲート絶縁膜を介して前記第１のゲート電極上に設けられた第１の半導体膜とを有し、
前記第１の半導体膜は、第１のチャネル形成領域と、第１の不純物領域と、を有し、
前記第２のｎチャネル型ＴＦＴは、第２のゲート電極と、前記ゲート絶縁膜を介して前記第２のゲート電極上に設けられた第２の半導体膜とを有し、
前記第２の半導体膜は、第２のチャネル形成領域と、第２の不純物領域と、を有し、
前記ｐチャネル型ＴＦＴは第３のゲート電極と、前記ゲート絶縁膜を介して前記第３のゲート電極上に設けられた第３の半導体膜とを有し、
前記第３の半導体膜は、第３のチャネル形成領域と、前記第３のチャネル形成領域と隣接した第３の不純物領域と、前記第３のチャネル形成領域と隣接しない第４の不純物領域と、を有し、
前記第３の不純物領域は、前記第１の不純物領域及び前記第２の不純物領域に添加された不純物元素を有さず、
前記第３のチャネル形成領域は、前記第２のチャネル形成領域よりチャネル長方向に短いことを特徴とする半導体装置。
【請求項３】
請求項２において、
前記第４の不純物領域は、前記第３のゲート電極と重なることを特徴とする半導体装置。
【請求項４】
請求項１乃至請求項３のいずれか一において、
前記第３の不純物領域は、絶縁膜を介して、ｐ型を付与する不純物が添加されたことを特徴とする半導体装置。
【請求項５】
請求項１乃至請求項４のいずれか一において、
前記第４の不純物領域は、前記第３の半導体膜の表面から、ｐ型を付与する不純物が添加されたことを特徴とする半導体装置。
【請求項６】
請求項１乃至請求項５のいずれか一において、
前記第４の不純物領域は、前記第１の不純物領域及び前記第２の不純物領域よりも高い濃度でｐ型を付与する不純物を含むことを特徴とする半導体装置。
【請求項７】
請求項１乃至請求項６のいずれか一において、
前記ゲート絶縁膜は酸化シリコンを有することを特徴とする半導体装置。
【請求項８】
請求項１乃至請求項７のいずれか一において、
前記ゲート絶縁膜は窒化シリコンを有することを特徴とする半導体装置。
【請求項１】
表示領域に設けられた第１のｎチャネル型ＴＦＴと、前記表示領域の周辺に設けられた駆動回路の第２のｎチャネル型ＴＦＴとｐチャネル型ＴＦＴとを同一の基板上に有し、
前記第１のｎチャネル型ＴＦＴは、第１のゲート電極と、前記ゲート絶縁膜を介して前記第１のゲート電極上に設けられた第１の半導体膜とを有し、
前記第１の半導体膜は、第１のチャネル形成領域と、第１の不純物領域と、を有し、
前記第２のｎチャネル型ＴＦＴは、第２のゲート電極と、前記ゲート絶縁膜を介して前記第２のゲート電極上に設けられた第２の半導体膜とを有し、
前記第２の半導体膜は、第２のチャネル形成領域と、第２の不純物領域と、を有し、
前記ｐチャネル型ＴＦＴは第３のゲート電極と、前記ゲート絶縁膜を介して前記第３のゲート電極上に設けられた第３の半導体膜とを有し、
前記第３の半導体膜は、第３のチャネル形成領域と、前記第３のチャネル形成領域と隣接した第３の不純物領域と、を有し、
前記第３の不純物領域は、前記第１の不純物領域及び前記第２の不純物領域に添加された不純物元素を有さず、
前記第３のチャネル形成領域は、前記第２のチャネル形成領域よりチャネル長方向に短いことを特徴とする半導体装置。
【請求項２】
表示領域に設けられた第１のｎチャネル型ＴＦＴと、前記表示領域の周辺に設けられた駆動回路の第２のｎチャネル型ＴＦＴとｐチャネル型ＴＦＴとを同一の基板上に有し、
前記第１のｎチャネル型ＴＦＴは、第１のゲート電極と、前記ゲート絶縁膜を介して前記第１のゲート電極上に設けられた第１の半導体膜とを有し、
前記第１の半導体膜は、第１のチャネル形成領域と、第１の不純物領域と、を有し、
前記第２のｎチャネル型ＴＦＴは、第２のゲート電極と、前記ゲート絶縁膜を介して前記第２のゲート電極上に設けられた第２の半導体膜とを有し、
前記第２の半導体膜は、第２のチャネル形成領域と、第２の不純物領域と、を有し、
前記ｐチャネル型ＴＦＴは第３のゲート電極と、前記ゲート絶縁膜を介して前記第３のゲート電極上に設けられた第３の半導体膜とを有し、
前記第３の半導体膜は、第３のチャネル形成領域と、前記第３のチャネル形成領域と隣接した第３の不純物領域と、前記第３のチャネル形成領域と隣接しない第４の不純物領域と、を有し、
前記第３の不純物領域は、前記第１の不純物領域及び前記第２の不純物領域に添加された不純物元素を有さず、
前記第３のチャネル形成領域は、前記第２のチャネル形成領域よりチャネル長方向に短いことを特徴とする半導体装置。
【請求項３】
請求項２において、
前記第４の不純物領域は、前記第３のゲート電極と重なることを特徴とする半導体装置。
【請求項４】
請求項１乃至請求項３のいずれか一において、
前記第３の不純物領域は、絶縁膜を介して、ｐ型を付与する不純物が添加されたことを特徴とする半導体装置。
【請求項５】
請求項１乃至請求項４のいずれか一において、
前記第４の不純物領域は、前記第３の半導体膜の表面から、ｐ型を付与する不純物が添加されたことを特徴とする半導体装置。
【請求項６】
請求項１乃至請求項５のいずれか一において、
前記第４の不純物領域は、前記第１の不純物領域及び前記第２の不純物領域よりも高い濃度でｐ型を付与する不純物を含むことを特徴とする半導体装置。
【請求項７】
請求項１乃至請求項６のいずれか一において、
前記ゲート絶縁膜は酸化シリコンを有することを特徴とする半導体装置。
【請求項８】
請求項１乃至請求項７のいずれか一において、
前記ゲート絶縁膜は窒化シリコンを有することを特徴とする半導体装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【公開番号】特開２０１１−１４９３０（Ｐ２０１１−１４９３０Ａ）
【公開日】平成２３年１月２０日（２０１１．１．２０）
【国際特許分類】
【出願番号】特願２０１０−２２６２５８（Ｐ２０１０−２２６２５８）
【出願日】平成２２年１０月６日（２０１０．１０．６）
【分割の表示】特願２０００−１０１７８７（Ｐ２０００−１０１７８７）の分割
【原出願日】平成１２年４月４日（２０００．４．４）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
【公開日】平成２３年１月２０日（２０１１．１．２０）
【国際特許分類】
【出願日】平成２２年１０月６日（２０１０．１０．６）
【分割の表示】特願２０００−１０１７８７（Ｐ２０００−１０１７８７）の分割
【原出願日】平成１２年４月４日（２０００．４．４）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
[ Back to top ]