【課題】ＣＭＯＳ集積回路を構成するＭＯＳトランジスタに於ける閾値電圧Ｖ_thを変化させる手段として、チャネルドーピングを用いることなく、ゲート電極の仕事関数を変えることで実現し、多様な機能をもつシステムＬＳＩであっても容易に実現できるようにする。
【解決手段】各々が仕事関数を異にするゲート電極３Ａ、３Ｂ、３Ｃ、３Ｄをもつ３種類以上のＭＯＳトランジスタで構成されてなることが基本になっている。 （もっと読む）

【課題】 下地層の段差を吸収して平坦な面を提供する絶縁層であって、コンタクトホールを有する絶縁層を、インクジェット法で形成すること。
【解決手段】 インクジェット法を用いた層形成方法は、（ａ）第１レベル面上に位置する第１導電層21の側面が第１絶縁材料31Aで覆われるように、前記第１レベル面上に第１の濃度を有する前記第１絶縁材料31Aを吐出するステップと、（ｂ）吐出された前記第１絶縁材料31Aを活性化または乾燥して、前記第１導電層21に接する第１絶縁層31Bを形成するステップと、（ｃ）前記第１導電層21上と前記第１絶縁層31B上とに、前記第１の濃度よりも高い第２の濃度を有する第２絶縁材料を吐出するステップと、（ｄ）吐出された前記第２絶縁材料を活性化または乾燥して、前記第１導電層21と前記第１絶縁層31Bとを覆う第２絶縁層を形成するステップと、を含んでいる。 （もっと読む）

【課題】 本発明では、工程、装置を複雑化することなく、要求される特性を有する薄膜トランジスタを作製することを目的とする。また、薄膜トランジスタの特性を精密に自由に制御することで、高い信頼性や優れた電気特性を有する半導体装置を低いコストで歩留まり良く製造することができる技術を提供することを目的とする。
【解決手段】 本発明は、薄膜トランジスタにおいて、ゲート電極層で覆われている半導体層のソース領域側かドレイン領域側の一方に、低濃度不純物領域を作製する。低濃度不純物領域は、ゲート電極層をマスクとして、半導体層表面に対し、斜めにドーピングすることによって形成される。よって、薄膜トランジスタの微細な特性の制御を行うことができる。 （もっと読む）

【課題】少ない工程数で大面積基板に微細な形状を有する配線を形成する方法、及びそれにより形成された配線基板を提供する。また、少ない工程数及び原料の削減により、コスト削減及びスループットの向上が可能であり、かつ微細構造の半導体素子を有する半導体装置、及びその作製方法を提供する。
【解決手段】金属粒子と有機樹脂とで形成される組成物１０２をインクジェット法で基板１０１上に描画し、それにレーザ光１０３を照射し、金属粒子の一部を焼成して、配線、電極等に代表される導電層１０５を基板上に形成することを特徴とする。また、上記焼成された導電層を配線又は電極として有する半導体装置を形成することを特徴とする。 （もっと読む）

【課題】 静電放電から保護する発光素子及びその製造方法を提供する。
【解決手段】 本発明は次のステップを含む。基板上に第１電気特性の半導体層１０４を形成するステップ。第１電気特性の半導体層１０４上へ活性層１０６を形成するステップ。活性層１０６上へ第２電気特性の半導体層１０８を形成するステップ。第１電気特性の半導体層１０４の一部、活性層１０６の一部および第２電気特性の半導体層１０８の一部を除去してメサを形成するステップ。メサ上に透明コンタクト層１１０を形成して、メサ上にある第１電気特性の半導体層１０４、活性層１０６、第２電気特性の半導体層１０８および透明コンタクト層により積層構造を形成するステップ。パシベーション層を形成して、積層構造と積層構造に隣接する第１電気特性の半導体層の第１部分とを覆うステップ。 （もっと読む）

【課題】 ｎ型ＳｉＣに対して良好なオーミック接触を得ることができる半導体素子および半導体素子の製造方法を提供する。
【解決手段】 ｎ型ＳｉＣ基板１上に、１ｂ族と８族のＦｅ列以外とのいずれかに属する元素のうち、いずれか１つ又は２つ以上からなる第１の貴金属膜２を形成し、第１の貴金属膜２上に、４ａ族と５ａ族と６ａ族と７ａ族と８族のＦｅ列とのいずれかに属する元素のうち、いずれか１つ又は２つ以上からなる耐熱金属膜３を形成し、耐熱金属膜３上に、１ｂ族と８族のＦｅ列以外とのいずれかに属する元素のうち、いずれか１つ又は２つ以上からなる第２の貴金属膜４を形成し、その後、これらを９６０℃から１０００℃までの範囲で加熱する。 （もっと読む）

【課題】本発明は、信頼性の高く、且つしきい値電圧の変化量を高めることが可能な半導体不揮発性記憶素子を有する半導体装置の作製方法を提供する。また、信頼性の高い半導体不揮発性記憶素子を有する半導体装置を、大面積基板を用いて製造する方法を提供する。
【解決手段】本発明は、固溶限界を超えるシリコンを有する固溶体をターゲットとしてスパッタリングを行い、固溶体の主成分である金属元素の導電層と、シリコン粒子とからなる導電膜を成膜した後、金属元素の導電層を除去してシリコン粒子を露出する。また、当該シリコン粒子をフローティングゲート電極とする半導体不揮発性記憶素子を有する半導体装置を作製する。 （もっと読む）

【課題】 有機半導体層との相性のよい電極を形成した電子素子の製造、及びその製造方法により製造された電子素子を提供する。
【解決手段】 基板上に有機半導体及び／または有機導電体の前駆体の層を形成し、該層を加熱して、有機半導体及び／又は有機導電体の前駆体を有機 半導体及び／または有機導電体とすることにより、パターニングされた電極を形成することを特徴とする電子素子の製造方法、及び該製造方法により製造された電子素子。 （もっと読む）

基板上に、受容層を有し、前記受容層に含浸された導電性ポリマーを有することを特徴とする電気回路及びその製造方法。
（もっと読む）

【課題】ＨＥＭＴ性能を向上させる。
【解決手段】
本発明は、ヘテロ構造上で、若干のＨＥＭＴトランジスタを製造する方法と同様に、ＭＯＣＶＤを用いてＳｉＮ層をいささかも除去することなく、表面に接点を蒸着させることにより、構造の冷却および反応器からの試料の取り出しに先立ち、高温で成長が起こる反応器内で、最上部ＡｌＧａＮ層上の表面を薄いＳｉＮ層で覆うことにより、より高性能（出力）を伴い、有機金属気相成長法により成長させられた、ＨＥＭＴ、ＭＯＳＨＦＥＴ、ＭＩＳＨＦＥＴ素子、またはＭＥＳＦＥＴ素子のような、ＩＩＩ族−Ｎ電界効果素子を製造するための新規な方法を解説している。本発明は素子も解説している。 （もっと読む）

【課題】 組立後に発生する内在応力及び使用条件下で発生する外因性応力を緩和し、とくにチップ表面に近い領域に形成された浅いジャンクションを有する製品に適した表面積層電極構造を備えた半導体装置を提供する。
【解決手段】 複数のリード２の下面は、樹脂封止体４の下面から露出しておりシリコン半導体基板１０上には、半田を介してフレームを接続するために、半田接合用金属層８を含む積層電極構造７が形成されている。積層電極構造７は、半導体基板とショットキージャンクションを形成する第１の金属層１１と、その上のジャンクションに対する応力を緩和するＡｌを主成分とする第２の金属層１２と、その上のＡｌと金属間化合物を起し難いＭｏ又はＴｉを主成分とする第３の金属層１３と、その上の少なくともＮｉ層を含む半田接合用金属層８とを備えている。第２の金属層がＡｌによる応力緩和作用を十分に発揮させる。 （もっと読む）

【課題】パターンの解像度よりもチャネル長を短くすることが容易で、これにより低コストで取り扱い電流量を増加させることが可能な薄膜トランジスタを提供する。
【解決手段】基板３上に、ゲート電極５、これを覆うゲート絶縁膜７、このゲート絶縁膜７を介してゲート電極５を覆うチャネル層（チャネル部半導体薄膜）１１がこの順またはこれと逆の順に積層され、チャネル層１１の表面側と裏面側とに、ソース電極９とドレイン電極１５とが分け置かれていることを特徴としている。 （もっと読む）

【課題】 本発明はゲート構造物として高誘電率を有する物質として、高誘電率を有する物質からなるゲート絶縁膜を含む半導体装置及びその製造方法に関する。
【解決手段】 半導体装置及びその製造方法において、基板上に形成され、ハフニウムシリコン酸化物含有固体物質を含むゲート絶縁膜パターンと前記ゲート絶縁膜パターン上に形成される第１ゲート導電膜パターンを含むゲート構造物及び前記ゲート構造物と隣接する基板の表面部位に配置されており、ｎ型不純物がドーピングされたソース／ドレイン領域を含むことを特徴とする。 （もっと読む）

【目的】 不純物の残留を抑制し、バリアメタルを高純度に成膜することを目的とする。
【構成】 基体上にＴａ［Ｎ（（ＣＨ_３）_２］_５を供給するＴａ［Ｎ（（ＣＨ_３）_２］_５供給工程（Ｓ１０２）と、前記Ｔａ［Ｎ（（ＣＨ_３）_２］_５におけるＴａとは異なるＣを除去するＨ_２供給工程（Ｓ１０６）と、前記Ｃが除去された前記Ｔａ［Ｎ（（ＣＨ_３）_２］_５の吸着分子に基づいて前記ＴａＮ膜を生成するＮＨ_３供給工程（Ｓ１０８）と、を備え、前記Ｔａ［Ｎ（（ＣＨ_３）_２］_５工程とＨ_２供給工程とＮＨ_３供給工程とを繰り返すことで、前記基体上にＴａＮ膜を堆積させることを特徴とする。 （もっと読む）

【課題】 チャネル長の短い薄膜トランジスタを簡便に、かつ、低廉なコストで形成することができる薄膜トランジスタの製造方法を提供する。
【解決手段】 液滴乾燥法を用いることによってバンク３０を形成し、このバンク３０を挟んでソース電極４０ａとドレイン電極４０ｂを形成する。その後、バンク３０を剥離することによって得られる溝パターン５０に半導体材料を供給して半導体層を形成し、ゲート絶縁膜、ゲート電極等を形成することにより、薄膜トランジスタを製造する。 （もっと読む）

【課題】 スパッタターゲット集成体の部品（例えば、使用済、新しい、不良品）を回収する方法、および回収したスパッタターゲットを提供することを課題とする。
【解決手段】 バッキングプレートに結合したタンタルまたはニオブターゲットを含むスパッタターゲット集成体の部品の回収方法において、前記方法が、前記タンタルまたはニオブターゲットを水素化して、それぞれ、タンタル水素化物またはニオブ水素化物を形成する工程、そして、前記バッキングプレートから前記タンタル水素化物またはニオブ水素化物を分離する工程を含む回収方法によって、課題が解決する。 （もっと読む）

【課題】 機械的強度に優れると共に、低抵抗であって且つ絶縁膜に対する密着性の高いバリアメタル膜を有する半導体装置を提供する。
【解決手段】 基板（１）上に形成された絶縁膜（６）と、絶縁膜（６）中に形成された埋め込み金属配線（１０）と、絶縁膜（６）と金属配線（１０）との間に形成されたバリアメタル膜（Ａ１）とを備えた半導体装置において、バリアメタル膜（Ａ１）は、絶縁膜（６）が存在している側から金属配線（１０）が存在している側へ向かって順に積層されている金属酸化物膜（７）、金属化合物膜（８）及び金属膜（９）よりなる。金属化合物膜（８）の弾性率は、金属酸化物膜（７）の弾性率よりも大きい。 （もっと読む）

【課題】 高い開口率を得ながら十分な保持容量（Ｃｓ）を確保し、また同時に容量配線の負荷(画素書き込み電流)を時間的に分散させて実効的に低減する事により、高い表示品質をもつ液晶表示装置を提供する。
【解決手段】 ゲート電極１０６と異なる層に走査線１０２を形成し、容量配線１０７が信号線１０９と平行になるよう配置する。各画素はそれぞれ独立した容量配線１０７に誘電体を介して接続されているため隣接画素の書き込み電流による容量配線電位の変動を回避でき、良好な表示画像を得る事ができる。 （もっと読む）

【課題】
【解決手段】本発明は、加工チャンバ内に配設された遮蔽体２２の面と相互接触する絶縁体１３２を有するコイル支持組立体１３０を備えている。絶縁体１３２は遮蔽体２２を貫通して延びる伸長部を有する。第二の絶縁体１３１が遮蔽体２２とコイル２６との間に配設され且つコイルから延びる突出部４０と接触する。締結具１３４は、第一の絶縁体１３２を通して配設され且つ第二の絶縁体１３１を通って突出部４０内に延びる。締結具１３４は、第一の絶縁体１３２により遮蔽体２２から電気的に隔離されている。本発明は、上述したコイル支持体の形態を保持するコイル組立体を含む。本発明は、その内部に配設された遮蔽体を有する加工チャンバ内にてコイルを支持する方法を更に含む。絶縁体は、遮蔽体の外側部から遮蔽体の厚さを通って延びるように挿入される。コイルは、締結具を挿入することによりチャンバ内に取り付けられる。本発明は、加工チャンバ内に配設された遮蔽体の面と相互接触する絶縁体を有するコイル支持組立体を備えている。絶縁体は遮蔽体を通って延びる遮蔽体を有する。第二の絶縁体は、遮蔽体とコイルとの間に配設され且つコイルから延びる突出部と接触する。締結具は、第一の絶縁体を通して配設され且つ第二の絶縁体を通って突出部内に延びる。締結具は第一の絶縁体により遮蔽体から電気的に隔離される。本発明は、上述したコイル支持体の形態を保持するコイル組立体を含む。本発明は、その内部に配設された遮蔽体を有する加工チャンバ内にコイルを支持する方法を更に含む。絶縁体が遮蔽体の外側部から遮蔽体の厚さを通って延びるよう挿入される。コイル本体から外方に突出するボス内に締結具を絶縁体の各々を通して挿入することによりコイルがチャンバ内に取り付けられる。
（もっと読む）

【課題】本発明は、低コストで大量生産が可能である半導体装置及びその作製方法を提供する。また、非常に膜厚の薄い集積回路を用いた半導体装置、及びその作製方法を提供する。更には、低消費電力である半導体装置及びその作製方法を提供する。
【解決手段】本発明は、絶縁表面上に半導体不揮発性記憶素子トランジスタを有し、メモリトランジスタのフローティングゲート電極が、複数の導電性粒子又は半導体粒子で形成されていることを特徴とする半導体装置である。 （もっと読む）