【課題】MOSトランジスタとバイポーラトランジスタとが混載された半導体装置とその製造方法において、半導体装置の信頼性を高めること。
【解決手段】シリコン基板２０素子分離絶縁膜２４を形成する工程と、シリコン基板２０に低電圧p型MOSトランジスタTR_LVP用のLDD領域４５を形成する工程と、シリコン基板２０に高電圧p型MOSトランジスタTR_HVP用のLDD領域５５をLDD領域４５よりも深く形成するのと同時に、シリコン基板２０にバイポーラトランジスタTR_BIP用の第１のエミッタ領域４６を形成する工程と、各領域４５、４６、５５におけるシリコン基板２０の表層に高融点金属シリサイド層７０を形成する工程とを有する半導体装置の製造方法による。 （もっと読む）

【課題】イオン注入された領域であるイオン注入領域が除去されない炭化珪素半導体装置の製造方法を提供することを目的とする。
【解決手段】この発明にかかる炭化珪素半導体装置の製造方法は、炭化珪素層の表層にイオン注入により環状のイオン注入領域を選択的に形成する工程と、前記イオン注入領域が形成された前記炭化珪素層を活性化アニールする工程と、前記炭化珪素層の表面の全面に犠牲酸化膜を形成する工程と、前記イオン注入領域にあたる前記犠牲酸化膜上にフォトレジストを形成する工程と、前記フォトレジストをマスクとして前記犠牲酸化膜を除去する工程と、前記フォトレジストと前記犠牲酸化膜をマスクとして前記犠牲酸化膜と前記活性化アニールの際に前記炭化珪素層の表層に形成される変質層を除去する工程とを備える。 （もっと読む）

【課題】酸化物半導体を用いた好適な構造のｎチャネル型トランジスタおよびｐチャネル型トランジスタを提供することを目的の一とする。
【解決手段】第１の酸化物半導体層と電気的に接続し、第１の材料を含む第１の導電層と第２の材料を含む第２の導電層の積層構造でなる第１のソース電極またはドレイン電極と、第２の酸化物半導体層と電気的に接続し、第１の材料を含む第３の導電層と第２の材料を含む第４の導電層の積層構造でなる第２のソース電極またはドレイン電極と、を有し、第１の酸化物半導体層には、第１のソース電極またはドレイン電極の第１の導電層が接触し、第２の酸化物半導体層には、第２のソース電極またはドレイン電極の第３の導電層および第４の導電層が接触する。 （もっと読む）

【課題】ゲート配線に達するコンタクトホールを確実に形成し得る半導体装置及びその製造方法を提供する。
【解決手段】第１応力膜３８を形成する工程と、第１応力膜とエッチング特性が異なる絶縁膜４０を形成する工程と、第１領域２を覆う第１マスク６０を用いて、第２領域内の絶縁膜をエッチングするとともに、第１領域のうちの第２領域に近接する部分の絶縁膜をサイドエッチングする工程と、第１マスクを用いて第２領域内の第１応力膜をエッチングする工程と、絶縁膜とエッチング特性が異なる第２応力膜を形成する工程と、第２領域を覆い、第１領域側の端面が絶縁膜上に位置する第２マスクを用いて、第２応力膜の一部が第１応力膜の一部及び絶縁膜の一部と重なり合うように第２応力膜をエッチングする工程と、第１領域と第２領域との境界部におけるゲート配線２０に達するコンタクトホールを形成する工程とを有している。 （もっと読む）

【課題】製造コストが低い配線構造の製造方法、及び配線構造を提供する。
【解決手段】本発明に係る配線構造の製造方法は、基板１０を準備する基板準備工程と、基板１０上に半導体層を形成する半導体層形成工程と、半導体層上にドーパントを含むドーパント含有半導体層を形成するドーパント含有半導体層形成工程と、ドーパント含有半導体層の表面を、水分子を含ませた酸化性ガス雰囲気中で加熱することにより、ドーパント含有半導体層の表面に酸化層を形成する酸化層形成工程と、酸化層上に合金層を形成する合金層形成工程と、合金層上に配線層を形成する配線層形成工程とを備える。 （もっと読む）

【課題】読み出しマージンの大きなＳＲＡＭセルを提供する。
【解決手段】第１インバータ回路と、出力ノードが前記第１インバータ回路の入力ノードに接続され、入力ノードが前記第１インバータ回路の出力ノードに接続された、第２インバータ回路と、ソース及びドレインの一方が前記第１インバータ回路の出力ノードに接続され、他方がビット線に接続された、第１アクセストランジスタとを具備する。前記第１インバータ回路は、第１トランジスタを含む。前記第１アクセストランジスタ及び前記第１トランジスタのそれぞれは、基板上に形成され、前記基板面に対して垂直に延びる半導体柱と、前記半導体柱を前記基板面に平行な方向で取り囲むように形成され、前記半導体柱にチャネル領域を形成させる、ゲート電極と、前記半導体柱の下端部又は上端部にそれぞれ接続されるソース及びドレインとを備える。前記第１トランジスタの電流駆動力は、前記第１アクセストランジスタのそれよりも高い。 （もっと読む）

【課題】炭化珪素半導体装置のｐベースオーミックコンタクトは、高濃度イオン注入により形成されるｐ＋＋層と金属電極とで構成される。高濃度イオン注入を室温で行うと、ｐ＋＋層の結晶が著しく劣化しプロセス不良の原因となるため、高温中で注入を行う方法が用いられる。デバイスのスイッチング損失等の観点から、ｐベースオーミックコンタクト抵抗率はより低いことが望ましい。
【解決手段】上記イオン注入工程に於いて、炭化珪素ウェハの温度を１７５〜３００℃、望ましくは１７５〜２００℃に保持しておく。１７５〜３００℃でのイオン注入により形成されるｐ＋＋領域を用いたｐベースオーミックコンタクト抵抗率は８Ｅ−４Ωｃｍ²以下となり、３００℃を超える温度でイオン注入した場合よりも低くなる。又、プロセス不良も発生しない。 （もっと読む）

【課題】接合強度を十分に維持できると共に、短時間で分離することができる、貼り合わせ基板の製造方法を提供する。
【解決手段】この貼り合わせ基板の製造方法は、III族窒化物半導体基板及び第１支持基板のうち少なくとも一方上に、表面粗さＲ_ｒｍｓが０．１〜１００００ｎｍの表面を有する第１緩衝膜を形成する工程と、第１緩衝膜を介して、第１支持基板にIII族窒化物半導体基板を貼り合わせる工程とを含む。 （もっと読む）

【課題】窒化物半導体層を有する半導体装置を低コストで製造する。
【解決手段】基板上に第１の窒化物半導体の犠牲層を形成する犠牲層形成工程と、前記犠牲層上に第２の窒化物半導体層を形成し、前記第２の窒化物半導体層上に窒化物半導体層を積層した積層窒化物半導体層を形成する積層半導体形成工程と、前記犠牲層の表面が露出するまで、前記第２の窒化物半導体層及び前記積層窒化物半導体層をエッチングすることによりトレンチを形成し、前記トレンチ及び前記積層窒化物半導体層表面に接続電極を形成する接続電極形成工程と、前記接続電極の形成された前記基板を電解液に浸漬させ、前記電解液に対し前記接続電極に電位を印加し、前記犠牲層を除去し前記基板を剥離する犠牲層除去工程とを有することを特徴とする半導体装置の製造方法により上記課題を解決する。 （もっと読む）

【課題】低オン抵抗・高耐圧で動作可能なＧａＮ系化合物半導体デバイスを提供する。
【解決手段】基板上に形成されたバッファ層、チャネル層と、前記チャネル層上に形成され、ドリフト層と、前記ドリフト層上に配置されたソース電極およびドレイン電極と、ドリフト層に形成されたリセス部の内表面および前記ドリフト層の表面に形成された絶縁膜と、前記絶縁膜上に形成されたフィールドプレート部を有するゲート電極とを備えたＧａＮ系電界効果トランジスタにおいて、前記ドリフト層は、前記リセス部と前記ドレイン電極との間に、シートキャリア密度が５×１０^１３ｃｍ^−２以上、１×１０^１４ｃｍ^−２以下のｎ型ＧａＮ系化合物半導体からなる電界緩和領域を有し、前記ドリフト層の前記電界緩和領域上に形成された前記絶縁膜の厚さが３００ｎｍ以上であることを特徴とする。 （もっと読む）

【課題】 自己整合型ショットキー・ダイオード及びその製造方法を提供する
【解決手段】 ショットキー障壁ダイオードは、セミコンダクタ・オン・インシュレータ（ＳＯＩ）基板内の第２の導電型のドーピングを有するドープ保護環（リング）を含み、さらにダミー・ゲート電極の一方の側の、第２の導電型とは反対型の第１の導電型のドーピングを有する第１導電型ドープ半導体領域を含み、そしてショットキー障壁構造部は他方の側がドープ保護環により囲まれる。ショットキー障壁領域は、側部をダミー・ゲート電極及びドープ保護環により囲むことができる。ドープ保護環は、第２の導電型のドーピングを有するゲート側第２導電型ドープ半導体領域の非金属化部分を含む。ショットキー障壁領域は、側部を、ゲート側ドープ半導体領域及びＳＴＩ側ドープ半導体領域を含むドープ保護環により囲むことができる。ショットキー障壁ダイオードの設計構造体もまた提供する。 （もっと読む）

【課題】半導体または誘電体と、金属との界面において、接合する金属の実効仕事関数を最適化することを可能にするとともに、抵抗を可及的に低くすることを可能にする。
【解決手段】半導体膜４ａと、半導体膜上に形成された酸化膜６ｂと、酸化膜上に形成された金属膜１２ａと、を備え、酸化膜がＴｉ酸化膜であって、酸化膜に、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｎｂ、Ｍｏ、Ｔｃ、Ｒｕ、Ｒｈ、Ｐｄ、Ｔａ、Ｗ、Ｒｅ、Ｏｓ、Ｉｒ、Ｐｔから選ばれた少なくとも一つの元素が添加されている。 （もっと読む）

【課題】ドレイン電極からのリーク電流を防止できる電界効果型トランジスタを提供する。
【解決手段】この電界効果型トランジスタによれば、ＷＮ/Ａｌドレイン電極１０９がドレイン電極１０９の下のｎ^＋型領域(拡散領域)１１２を介してＧａＮチャネル層１０４にショットキー接合されている。これにより、従来の熱処理によりドレイン電極にオーミックコンタクトを形成する場合と異なり、ドレイン電極１０９下へメタルが侵入することを回避できる。よって、このメタル侵入が発生するために生じるリーク電流を低減することが可能であり、電界効果型トランジスタにおける破壊電圧を向上できる。 （もっと読む）

【課題】強度を保持しつつ、導通時の抵抗を低減可能な電力用の半導体装置を提供する。
【解決手段】半導体装置１０は、基板領域１と、基板領域１上に設けられ、炭化珪素を含む半導体材料からなり、複数の凹部が形成されたドリフト領域２と、側壁に配設されたアノード電極３と、凹部の側壁を挟んでアノード電極３と互いに対面するように側壁に配設され、かつ、アノード電極３と絶縁されたカソード電極４とを有する。 （もっと読む）

【課題】高誘電率ゲート絶縁膜を用いるＦＥＴ及びその製造方法において、閾値電圧の制御性を向上する。
【解決手段】基板１０１上に高誘電率ゲート絶縁膜１１０、その上にゲート電極１１１ａを形成する。少なくともゲート電極１１１ａをマスクとして基板１０１にＮ型不純物を導入し、Ｎ型イクステンション領域１１３を形成する。少なくともゲート電極１１１ａをマスクとして、基板１０１におけるＮ型イクステンション領域１１３の下にＰ型不純物を導入し、Ｐ型ポケット領域１１４を形成する。Ｎ型イクステンション領域１１３に対するＮ型不純物のうちのＡｓの導入量を、当該Ａｓと高誘電率ゲート絶縁膜１１０中の元素との結合によって生じる異常な短チャネル効果が実質的に抑制される臨界点以下である範囲に設定する。臨界点は、高誘電率ゲート絶縁膜１１０の膜厚に基づいて算出される。 （もっと読む）

【課題】ゲート電極材料の耐熱上の問題を克服し、ソース抵抗の低減が可能な電界効果トランジスタを提供する。
【解決手段】ゲート電極９を挟んでソース電極８、ドレイン電極１０をそれぞれ形成するソース領域３、ドレイン領域６のいずれか一方または双方の領域にイオンを注入し活性化した第１の高濃度キャリア領域６と、ゲート電極９の直下に形成したチャネル領域４と第１の高濃度キャリア領域６との間の領域に、熱処理によりキャリアを拡散させた熱拡散領域７の第２の高濃度キャリア領域とを形成し、第１の高濃度キャリア領域６は、チャネル領域４と互いに隣接して形成される第２の高濃度キャリア領域７と隣接および／または一部重複し、かつ、チャネル領域４以上に深く形成した第２の高濃度キャリア領域７よりも深く形成する。第１の高濃度キャリア領域６のキャリア濃度を、チャネル領域４よりも高濃度の第２の高濃度キャリア領域７よりさらに高くする。 （もっと読む）

【課題】長期にわたって安定した動作が可能な化合物半導体装置及びその製造方法を提供する。
【解決手段】基板１と、基板１上方に形成された電子走行層２と、電子走行層２上方に形成された電子供給層３と、電子供給層３上方に形成されたソース電極７ｓ、ドレイン電極７ｄ及びゲート電極７ｇと、が設けられている。ソース電極７ｓと電子供給層３との間の抵抗は、ゲート電極７ｇから離間するほど低くなっており、ドレイン電極７ｄと電子供給層３との間の抵抗は、ゲート電極７ｇから離間するほど低くなっている。 （もっと読む）

【課題】集積度が高く低ノイズで高速な半導体装置を提供する。
【解決手段】半導体装置の製造方法は、第１導電型領域と第２導電型領域とに対して共通のコンタクトホールを形成するホール形成工程と、前記第１導電型領域および前記第２導電型領域の少なくとも一方に対して不純物を注入する注入工程と、前記コンタクトホールに導電材料を充填してシェアードコンタクトプラグを形成するプラグ形成工程とを含む。前記注入工程では、前記第１導電型領域と前記シェアードコンタクトプラグとがオーミック接触し、かつ前記第２導電型領域と前記シェアードコンタクトプラグとがオーミック接触するように、前記第１導電型領域および前記第２導電型領域の少なくとも一方に対して不純物を注入する。 （もっと読む）

【課題】高融点バリアメタル層を形成すること無く、Ｓｉ膜又はＳｉを主成分とする膜と良好なコンタクト特性を実現するＡｌ合金膜を提供する。
【解決手段】半導体デバイス（ＴＦＴ）は、チャネル部１１を形成する様にＳｉ半導体膜７上に配設された被酸化のオーミック低抵抗Ｓｉ膜８と、オーミック低抵抗Ｓｉ膜８と直接に接続し、且つ、接続界面近傍に、少なくともＮｉ原子、Ｎ原子及びＯ原子を含むアルミニウム合金膜から成る、ソース電極９及びドレイン電極１０とを有する。 （もっと読む）

【課題】 ゲート絶縁膜における、ゲートトレンチ側面上の部分の厚さの増大を抑制しつつ、ゲートトレンチ底面上の部分の絶縁破壊を抑制することのできる半導体装置を提供すること。
【解決手段】 半導体装置１において、表面３１がＳｉ面となるように、ＳｉＣからなるエピタキシャル層３を形成する。エピタキシャル層３には、その表面３１から掘り下がったゲートトレンチ６を形成する。また、ゲートトレンチ６の底面８および側面７上には、側面７上の部分（絶縁膜側部１０）の厚さＴ_１に対する底面８上の部分（絶縁膜底部１１）の厚さＴ_２の比が０．３〜１．０となるように、ゲート絶縁膜９を形成する。また、ゲートトレンチ６には、ゲート絶縁膜９を介してゲート電極１２を埋設する。 （もっと読む）