【課題】サリサイド技術を用いた半導体装置では、低コストかつ短工程でＭＩＳ型トランジスタのゲート電極と拡散領域との短絡を防ぐことが困難であった。
【解決手段】ゲート部とソース・ドレイン部とを有する半導体素子であって、ゲート部は、ゲート電極の側部にサイドウォールを備える。サイドウォールの上端部がゲート電極の上端部よりも高く形成しており、サイドウォールのゲート電極に接する面は、ゲート電極上面に対してほぼ直角である。サリサイド技術を用いても、ゲート電極上に形成されたチタンと、サイドウォールおよびソース・ドレイン部上に形成されたチタンとは離間した状態となっており、シリサイドによるゲート電極とその他の部分との短絡を防止する。 （もっと読む）

【課題】製造工程を増加させることなく、エッチング工程においてコンタクトホールを形成するに際し、第１酸化膜と第２酸化膜との界面に切込み部が形成されず、コンタクトホールに形成される配線の断線を有効に回避することができるようにする。
【解決手段】第１酸化膜５と、この第１酸化膜５上に成膜された第２酸化膜８とを有する半導体装置において、第２酸化膜８が少なくともボロンを含む酸化シリコン膜であり、第２酸化膜８の第１酸化膜５との界面に形成される界面層８ａのボロン濃度が高く設定されている。界面層８ａのボロン濃度を高く設定することで、ウエットエッチングレートが遅くなり、両酸化膜５，８の界面に切込み部が形成されることが防止される。 （もっと読む）

【課題】従来の２層構造のサイドウォールスペーサとＬＤＤ構造のソース・ドレイン領域とサリサイド構造とを有するＭＩＳ型半導体装置は、ソース・ドレイン領域にてリーク電流が発生するという課題があった。
【解決手段】第１サイドウォールスペーサと第２サイドウォールスペーサとを備えるサイドウォール構造のゲート電極と、第１拡散領域と第２拡散領域とを備えるＬＤＤ構造のソース・ドレイン領域と、サリサイド構造とを有するＭＩＳ型半導体装置であって、ＭＩＳ型半導体装置は半導体基板に形成する素子領域を設け、素子領域の周囲を囲むようにフィールド酸化膜を有し、素子領域とフィールド酸化膜との境界領域に、第１拡散領域もしくは第２拡散領域と接続する第３拡散領域を有する。 （もっと読む）

【課題】 Ｃｏシリサイド電極をもつ半導体装置の製造プロセスを簡素化し、Ｃｏシリサイド膜及びキャップ層の厚さを制御可能とすることでコンタクトホールに於けるアスペクト比の減少を実現し、Ｃｏシリサイド膜を形成する際の未反応Ｃｏからなる残渣の発生を皆無にすると共にＣｏ酸化物を容易に除去して清浄を維持できるようにする。
【解決手段】 Ｓｉ基板２１上にＣｏ及びＳｉを同時に蒸着するか或いはＣｏを堆積した後に加熱するＣｏシリサイド膜２２の形成に於いて、カルボキシル基をもつガス状物質に曝露しながら、或いは、曝露した後に加熱し、表面に在るＣｏ及びＳｉのうち、Ｃｏはカルボン酸塩として揮発させると共にＳｉは酸化してＳｉＯ₂ からなる保護膜であるキャップ層２５とする工程が含まれてなることを基本とする。 （もっと読む）

プラズマによりパターン形成された窒化層を形成するために窒化層をエッチングすることからなる半導体構造体を製造する方法。窒化層は半導体の基板上にあり、フォトレジスト層は窒化層上にあり、プラズマは、少なくとも圧力１０ミリトルでＣＦ₄及びＣＨＦ₃のガス混合物から形成される。 （もっと読む）

【課題】半導体装装置を構成する半導体素子の微細化にともない、電極の間の距離も縮小され、電極の間に設ける層間絶縁膜の中にボイドが発生していた。このボイドは、半導体装置の信頼性を悪化するため、大きな問題であった。
【解決手段】半導体基板１１の上部に絶縁膜２１を設け、この上部に第１の導電性材料１４と第２の導電性材料１５とを積層して設ける。絶縁性を有する被服層１６を第1の導電性材料１４の側端部に設け、これらにより電極１０を構成する。第２の導電性材料１５の側端部は、第１の導電性材料１４の側端部より内側に設け、第１の導電性材料１４と第２の導電性材料１５とが接する面積は、第１の導電性材料１４の上面部の面積よりも小さい。 （もっと読む）

【課題】 プラズマ処理によりシリコン表面に形成される、ＳｉＣを含む変質層を、シリコン表面の侵食を最小限に抑止しながら除去する。
【解決手段】 前記変質層を、酸素ラジカルに、前記半導体表面のＳｉ原子に結合してＳｉ原子と酸素原子との間の二重結合の形成を阻害するような元素の活性種を添加して改質し、形成された改質層をウェットエッチングにより除去する。 （もっと読む）

【課題】低電気抵抗化および高信頼性化可能なコンタクトを備え、高速伝送が可能で信頼性の高い半導体装置およびその製造方法を提供する。
【解決手段】 コンタクト２０、２３を、ＣＶＤ法を用いて、シリサイド膜１９、２２、シリコン窒化膜１５ａおよび第１層間絶縁膜１５ｂの内壁に接する表面に、表面からコンタクト内部方向への距離に応じて窒素含有量が減少する組成勾配を有する窒化タングステン部２４を形成し、その内側にタングステンが充填されたタングステン部２５を形成する。窒化タングステン部２４とタングステン部２５との界面の酸化や汚染を防止する。 （もっと読む）

本発明による半導体電力素子は、第１導電型を有する基板と、該第１導電型を有し且つ該基板の表面を覆ってこれと接触するエピタキシャル層とを含む。第１トレンチが該エピタキシャル層の内部に伸張してそこで終端する。陥没トレンチが該エピタキシャル層の表面から伸張し該エピタキシャル層を通って該基板の内部で終端する。該陥没トレンチは、該第１トレンチの横に間隔をおいて設けられ、該第１トレンチよりも広く且つ深く伸張する。該陥没トレンチは自身の側壁に沿ってのみ絶縁体によって裏打ちされることで、該陥没トレンチを充填する導電材料が該基板との電気的接続を該陥没トレンチの底部に沿ってなすと共に、相互接続層との電気的接触を該陥没トレンチの表面側に沿ってなす。
（もっと読む）

【課題】チャネル領域を構成する有機半導体材料層と良好なオーミック・コンタクトを形成することができるソース／ドレイン電極を備えた電界効果型トランジスタを提供する。
【解決手段】電界効果型トランジスタは、ゲート電極１２と、ゲート絶縁層１３と、ソース／ドレイン電極２１と、チャネル領域１５を構成する有機半導体材料層１４とを備え、ソース／ドレイン電極２１は、金属から成る導体部２２、及び、導体部２２を少なくとも部分的に被覆し、不純物がドーピングされた有機導電材料層２３から成り、有機導電材料層２３を介して、チャネル領域１５と導体部２２との間の電気的接続が形成される。 （もっと読む）

【課題】 層間絶縁膜の表面の荒れを防ぐ半導体装置の製造方法を提供すること。
【解決手段】 半導体基板１１上に層間絶縁膜１２を形成し、層間絶縁膜１２上にレジスト膜１４を形成し、レジスト膜１４にパターンを形成し、レジスト膜１４のパターン上面に表面膜１６を形成し、層間絶縁膜１２をエッチングする半導体装置の製造方法。 （もっと読む）

【課題】 Ｓｉ等の非金属基板表面に直接的にメッキ処理を行うことを可能とする。
【解決手段】 非金属からなるＳｉ基板１１と、Ｓｉ基板１１表面に形成された無機酸化物微粒子の焼結体からなる下地薄膜１６１と、下地薄膜１６１上に無電解メッキ処理により形成されたメッキ膜 (Ｎｉ-Ｐ膜１６２)とを有する。
（もっと読む）

半導体構造体を作製する方法は、基板上に酸化物層を形成する段階と、酸化物層上に窒化ケイ素層を形成する段階と、各層をＮＯ中でアニールする段階と、各層をアンモニア中でアニールする段階とを含む。酸化物層と窒化ケイ素層とを併せた等価酸化膜厚は、最大２５オングストロームである。 （もっと読む）

【課題】 導体層の研磨中に導体層の剥がれを防止できる配線基板の製造方法を提供することを目的とする。
【解決手段】 基板１０の一方の面１０ａに少なくとも孔１０ｂを形成する工程と、基板１０の一方の面１０ａ上、他方の面１０ｅ上及び側面１０ｆ上と、孔１０ｂの内面上とに、めっき給電層１４を形成する工程と、電解めっきにより、めっき給電層１４を介して、基板１０の一方の面１０ａ上、他方の面１０ｅ上及び側面１０ｆ上に形成され、かつ孔１０ｂを埋め込む金属層１８を形成する工程と、金属層１８を研磨することにより、孔１０ｂに金属層１８が埋め込まれた金属層のパターン１７ａ，１７ｂを形成する工程とを有する。 （もっと読む）

【課題】 再現性の高い工程を用いて低抵抗のゲート電極を有するＧＯＬＤ構造を構成できるようにし、それにより、微細化が可能であるとともに信頼性の高いＭＯＳトランジスタを提供する。
【解決手段】 半導体基板１に形成したソース及びドレイン領域１０ａ，１０ｂと、酸化膜３ｂを介して形成したゲート電極５と、前記ソース及びドレイン領域１０ａ，１０ｂとチャネル形成領域３０の間に前記ソース及びドレイン領域１０ａ，１０ｂを取り囲むソース及びドレイン低濃度領域６ａ’，６ｂ’とを有するＭＯＳトランジスタにおいて、前記酸化膜３ｂを介して前記ソース及びドレイン低濃度領域６ａ’，６ｂ’に接する導電性である２つのサイドスペーサ９ａと、前記ゲート電極５及び前記サイドスペーサ９ａ上に形成された導電性薄膜１５とを有する。 （もっと読む）