【課題】 シリサイド電極を形成する。
【解決手段】 第１及び第２の領域の半導体基板上に、ゲート絶縁膜を介してゲート電極を形成する工程と、第１及び第２の領域に、単一膜若しくは積層状の複数膜からなる第１の絶縁膜と、前記第１の絶縁膜上に形成されたダミー絶縁膜とからなる側壁を、前記ゲート電極に対して自己整合的に、前記半導体基板上に形成する工程と、第１及び第２の領域の前記ダミー絶縁膜を除去する工程と、第１及び第２の領域の全面に第３の絶縁膜を形成する工程と、第１の領域の前記半導体基板及び前記ゲート電極が露出するように、前記第３の絶縁膜を除去し、前記第１の絶縁膜上に第３の絶縁膜を残存させる工程と、前記第３の絶縁膜をマスクとして、前記第１の領域の半導体領域及びゲート電極にシリサイドを形成する工程と、を有することを特徴としている。 （もっと読む）

【課題】シリサイド抵抗の低減と接合リークの抑制との両立を実現する半導体装置とその製造方法を提供することを目的とする。
【解決手段】半導体基板１０１上にフィールド酸化膜１０２を形成し、活性領域にゲート酸化膜１０３及びゲート電極１０４を形成する。次に、ゲート電極１０４に対して自己整合的に低濃度拡散層１０５を形成する。次に、半導体基板１０１の全面にシリコン酸化膜１０６ａを堆積し、全面エッチバックを施してサイドウォールスペーサ１０６を形成する。このとき、サイドウォールスペーサ１０６は、ゲート電極１０４に挟まれた領域において小さく形成されている。次に、サイドウォールスペーサ１０６に対して自己整合的な高濃度拡散層１０７を形成する。次に、半導体基板１０１の全面にＮｉ膜１０８を堆積し、ＲＴＡ処理を行い、ゲート電極１０４の上部及び拡散層の上部に自己整合的にニッケルシリサイド膜１０９を形成する。 （もっと読む）

【課題】 パターンの密度に関係なく、エッチングによる反応生成物がマスク材料の側壁に付着することを抑制可能な半導体装置の製造方法を提供する。
【解決手段】 半導体装置の製造方法は、所望の目標パターンにパターニングされるべきマスク材料７０、８０を下地材料１０上に堆積し、目標パターンを含みかつそれよりも広い予備パターンにマスク材料をパターニングし、目標パターンにマスク材料をパターニングし、マスク材料をマスクとして用いて下地材料を処理することを具備する。 （もっと読む）

【課題】半導体素子の製造方法を提供する。
【解決手段】活性領域が定義された半導体基板２１０上にゲート電極パターンを形成した後、その上に層間絶縁膜を形成してから、層間絶縁膜のうち活性領域上に置かれた部分をエリアタイプでエッチングしてゲート電極パターン両側に自己整列方式でコンタクトホールを形成し、次いで、このコンタクトホールを通じてイオン注入を実施してソース／ドレイン領域２４０を形成する半導体素子の製造方法。これにより、熱的負担によりソース／ドレイン領域プロファイルが影響される問題がなく、イオン注入マスク用のフォトレジストパターン形成工程の回数を減らして工程の単純化を図れ、プラグ効果によるトランジスタの特性変動を減少させうる。 （もっと読む）

【課題】非シリサイド形成領域にシリサイド化防止膜を選択的に形成することによって、シリサイド形成領域に所望のシリサイド膜を確実に形成する。
【解決手段】半導体基板にゲート電極４ａ、４ｂ、４ｃ及びｎ型ソース・ドレイン領域９ａ、９ｂを形成した後、基板上の全面に炭素含有絶縁膜１５及び保護絶縁膜１０を順次形成する。その後、レジスト１１をマスクにして、シリサイド形成領域ＡｒｅａＡの保護絶縁膜１０を除去した後、レジスト１１をＯ₂アッシングによって除去する。このとき、シリサイド形成領域ＡｒｅａＡの炭素含有絶縁膜１５を改質して改質絶縁膜１５ａを形成する。その後、改質絶縁膜１５ａを選択的に除去した後、非シリサイド形成領域ＡｒｅａＢの炭素含有絶縁膜１５をシリサイド化防止膜にして、シリサイド形成領域ＡｒｅａＡにシリサイド膜１２ａ、１２ｂを選択的に形成する。 （もっと読む）

【課題】タングステンの異常酸化を発生させず且つ素子の電気的特性の劣化を防止することが可能な半導体素子の製造方法を提供する。
【解決手段】半導体基板上の一領域上に、金属膜を含むゲートを形成する段階と、前記金属膜の酸化を誘発させないＬＰＣＶＤ法によって全表面上にＬＰＣＶＤ酸化膜を形成する段階とを含む。 （もっと読む）

【課題】半導体基板１に対し、その一部を剥離層１７に沿って確実に剥離すると共に、ゲート電極８に対向する領域では比較的薄くする一方、その他の領域では比較的厚く形成することにより、ＴＦＴ５０の特性を向上させる。
【解決手段】半導体基板１にゲート電極８を形成するゲート電極形成工程と、半導体基板１の表面とゲート電極８の表面とに対応して形成される表面段差形状をなだらかな表面段差形状に補償するためのＢＰＳＧ膜１５を、ゲート電極８及び半導体基板１を覆うように形成する絶縁膜形成工程と、半導体基板１に対し、ＢＰＳＧ膜１５を介して剥離用物質をイオン注入することにより、剥離層を形成する剥離層形成工程と、半導体基板１の一部を剥離層に沿って分離する分離工程とを行う。 （もっと読む）

【課題】 サリサイドプロセスにおけるシリサイド細線化を防ぎ、設計により近い理想的なシリサイド寸法が確保できるポリサイドゲート電極を有する半導体装置及びその製造方法を提供する。
【解決手段】 基板１１上にシリコン酸化膜等のゲート絶縁膜１３、ポリシリコン層１４を順次形成する。このポリシリコン層１４を選択的に除去してポリシリコンパターン１４１を形成し、側壁として絶縁膜１６を形成する。その後、ポリシリコンパターン１４１の上部を所定厚さＴ１だけ除去する。これにより、絶縁膜１６の上部をポリシリコンパターン１４１の上面よりも高くする。所定厚さＴ１は、破線に示すように、ポリシリコンパターン１４１上に形成しようとするシリサイド層１９の側部が絶縁膜１６の上部で保護されるような形態となるように設定される。 （もっと読む）

【課題】 接合特性、抵抗、コンタクト特性のばらつきを低減・防止する。
【解決手段】 図１に示す半導体装置１は、シリコンで構成されたシリコン基板２、シリコン基板２上に形成されたｐ型ウェル領域３、ｐ型ウェル領域３上に形成されたｎ⁺型ソース領域４、ｎ⁺型ドレイン領域５、ｐ型ウェル領域３上のｎ⁺型ソース領域４とｎ⁺型ドレイン領域５とに対向して設けられたゲート電極６、ゲート電極６をｎ⁺型ソース領域４とｎ⁺型ドレイン領域５との接触から絶縁するゲート絶縁膜７およびゲート電極６の側部に設けられたサイドウォール８を有している。ゲート電極６は、ＣＭＰ法によりポリシリコンが露出しない位置まで、ポリシリコン上に形成されたマスク層の一部を除去し、その後、マスク層を除去してポリシリコン層を露出し、ポリシリコン層をシリサイド化して形成したシリサイドで構成されている。 （もっと読む）

【課題】 レーザパターニングされた金属ゲートを有するＭＯＳトランジスタ、及びその製造方法。
【解決手段】 本方法は概して、誘電体薄膜上に金属含有材料の層を形成することであって、その誘電体薄膜は無機半導体を含む電気的機能性基板上にある、形成すること；金属含有材料層から金属ゲートをレーザパターニングすること；及び、金属ゲートに隣接する場所にある無機半導体内にソース端子及びドレイン端子を形成することを含む。そのトランジスタは概して、電気的機能性基板と；電気的機能性基板の少なくとも一部の上にある誘電体薄膜と；誘電体薄膜上にあるレーザパターニングされた金属ゲートと；金属ゲートに隣接する、ドープされた無機半導体層を含むソース端子及びドレイン端子とを備える。本発明は、１つ又は複数の従来のフォトリソグラフィ工程をなくすことにより、信頼性がある電気的特性を有するＭＯＳ薄膜トランジスタを迅速に、効率的に、及び／又は低コストで提供する点で好都合である。 （もっと読む）

【課題】ゲート電極を全て合金化（フルシリサイド化）させる一方で、ソース・ドレイン領域においては合金化反応を抑制することができ、接合リークの発生を抑制することができる半導体装置の製造方法および半導体装置を提供する。
【解決手段】半導体基板１上にゲート絶縁膜２を介してゲート電極を形成した後、ゲート電極の側壁にサイドウォール絶縁膜４を形成する。ゲート電極およびサイドウォール絶縁膜４をマスクとしたイオン注入により、ソース・ドレイン領域６を形成する。その後、ゲート電極を被覆するように半導体基板１上に高融点金属膜８を堆積させ、アニール処理を行う。本発明では、アニール処理において、ゲート電極材料のバンドギャップよりも大きいエネルギーをもつ電磁波を照射する。これにより、フルシリサイド化したゲート電極３ａが形成され、ソース・ドレイン領域６中には浅いシリサイド層７ａが形成される。 （もっと読む）

【課題】エピタキシャル成長層によりエクステンション層およびソース・ドレイン層が形成された半導体装置において、合金層と半導体基板間に生じる接合リークを防止して、信頼性を向上させた半導体装置およびその製造方法を提供する。
【解決手段】半導体基板１には、活性領域を区画する素子分離絶縁膜２が形成されており、活性領域における半導体基板１上にゲート絶縁膜４を介してゲート電極５が形成されている。ゲート電極５の両側における半導体基板１上には、エピタキシャル成長層により形成された２つのエクステンション層６と、２つのソース・ドレイン層８が積層されている。ソース・ドレイン層８における素子分離絶縁膜２側の端部には、当該端部における合金層の形成を防止する保護層９が形成されている。保護層９から露出したソース・ドレイン層８には、合金層１０が形成されている。 （もっと読む）

【課題】 サリサイド膜を含む半導体装置の信頼性を高める。
【解決手段】 半導体装置の製造方法において、サリサイド膜の形成工程（Ｓ３０）に先立ち、シリコン基板上の酸化膜の飛散を防止するために酸化膜を保護する処理を行う（Ｓ１０）。次いで、シリコン基板表面をドライエッチによりクリーニングする処理を行う（Ｓ２０）。その後、サリサイド膜を形成する（Ｓ３０）。 （もっと読む）

【課題】低コストで、配線の腐食やコンタクト不良を防止し、ビア・ホールの微細化ができる多層配線構造を有する半導体装置を提供する。
【解決手段】ＥＳＤ保護素子である縦型ツェナーダイオードのｎカソード領域２を取り囲むように第１ＬＯＣＯＳ膜４を形成し、ｎカソード領域２内に第２ＬＯＣＯＳ膜１１を形成し、この第１、第２ＬＯＣＯＳ膜４、１１上にビア・ホール２２、ビア・ホール２３を平坦化のために形成されたＳＯＧ膜８に接しないように形成し、このビア・ホール２２、２３を介して第１配線６と第２配線１０を接続することで、ＳＯＧ膜８による水分、ガス成分などの影響で、配線が腐食したりコンタクト不良を発生することを防止し、低コストで、ビア・ホールの微細化を図ることができる。 （もっと読む）

【課題】配線の低抵抗性及び信頼性を同時に確保する。
【解決手段】基板１１０、該基板上に形成されゲート電極１２４を備えるゲート線、ゲート線上に形成されているゲート絶縁膜１４０、ゲート絶縁膜上に形成されているソース電極１７３を備えるデータ線及びソース電極と対向しているドレイン電極１７５、データ線及びドレイン電極上に形成されている保護膜１８０、及びドレイン電極と接続されている画素電極１９０を備える。ゲート絶縁膜及び保護膜の少なくとも一方の下部にケイ素を含むカバー層８０１、８０３を備えている。これにより、接着性が向上し、配線抵抗を低減することができる。 （もっと読む）

【課題】 ゲートシリサイドの断線を抑制することができる半導体装置の製造方法を得る。
【解決手段】 半導体基板上に絶縁膜を形成する工程と、絶縁膜に開口を形成する工程と、開口の底部で露出している半導体基板の表面にゲート酸化膜を形成する工程と、全面にポリシリコン膜を形成して開口を埋め込む工程と、開口を含む領域を覆うようにポリシリコン膜上にフォトレジストを形成する工程と、フォトレジストをマスクとしてポリシリコン膜及び絶縁膜を異方性エッチングして、ゲート電極と、ゲート電極の下部の側壁を覆うサイドウォールを形成する工程と、フォトレジストを除去する工程と、ゲート電極及びサイドウォールをマスクとして半導体基板に斜め方向からイオン注入してエクステンション領域を形成し、垂直方向からイオン注入してソース・ドレイン領域を形成する工程と、ゲート電極の表面及び半導体基板の表面に金属シリサイド膜を形成する工程とを有する。 （もっと読む）

【課題】 接合リーク電流の増加を防止し、ゲート電極の層抵抗を低減可能な半導体装置の製造方法を提供する。
【解決手段】 高融点金属を材料に含むゲート電極を有する半導体装置の製造方法であって、ゲート電極を形成した後、露出したゲート電極の側面を覆うための酸化膜を形成するために所定の温度で酸化する初期酸化を行うステップと、初期酸化の後、初期酸化よりも高温で酸化する追加酸化を行うステップとを有するものである。 （もっと読む）

回路装置の作製方法を提供する。導電性にドープされたシリコンと誘電材との間に厚さ２０Å以下（または７０以下のＡＬＤサイクルで生じた厚さ）の金属含有材を形成する。導電性にドープされたシリコンとしてｎ型を用いることができ、誘電材は高ｋ誘電材を用いることができる。金属含有材は誘電層上へ直接形成でき、導電性にドープされたシリコンは金属含有材上へ直接形成できる。回路装置はコンデンサ構造体あるいはトランジスタ構造体とすることができる。回路装置がトランジスタ構造体である場合はＣＭＯＳ装置中へ組み入れることができる。本発明による種々装置はメモリ構造体中へ組み入れられる他、電子システムへも組み入れることができる。
（もっと読む）

炭化シリコンが、その表面に少なくとも１つの電源電極と、少なくとも１つのパッシベーション層とを有し、はんだ付け可能コンタクトが電源電極に形成され、かつパッシベーション層は、はんだ付け可能コンタクトを囲んでいるが、はんだ付け可能コンタクトから隔離されており、それによって隙間を形成している。 （もっと読む）

【課題】 微粒子とこの微粒子に結合した有機半導体分子とによって導電路が形成され、その導電性が電界によって制御されるように構成された半導体装置及びその製造方法であって、デバイス構造を工夫することによって性能が向上した半導体装置及びその製造方法を提供することにある。
【解決手段】 金などの微粒子１０と、この微粒子に結合した有機半導体分子１３との結合体を電極２の上に層状に形成し、電極２の反対側の結合体層の面上に電極６を設け、電極２と電極６との間の結合体層の膜厚方向に形成された導電路の導電性を、ゲート電極４を通じて制御する縦型電界効果トランジスタを形成する。上記結合体層では微粒子１０と有機半導体分子１３とが交互に結合したネットワーク型の導電路が形成される。この導電路では、有機半導体分子内の導電路が微粒子内の導電路によって連結され、有機半導体分子内の移動度を最大限に利用することができる。 （もっと読む）