【課題】炭化珪素層に対する良好なコンタクトを確保しつつ、炭化珪素層に接続された電極の剥離を抑制する。
【解決手段】炭化珪素層１１を有する半導体装置の製造方法であって、（Ａ）炭化珪素層１１の上に導電層２１を形成する工程と、（Ｂ）導電層２１と炭化珪素層１１を反応させて、炭化珪素層１１に接する反応層１２およびシリサイド層２３からなる合金層を形成する工程と、（Ｃ）シリサイド層２３の少なくとも一部を除去することにより、反応層１２の表面の少なくとも一部を露出させる工程と、露出させた反応層１２の表面上に電極層１３を形成する工程とを含む。 （もっと読む）

【課題】 １度の不純物注入工程によってＬＤＤ構造を形成することができる薄膜トランジスタの製造方法等を提供する。
【解決手段】 本発明は、ゲート絶縁膜上に、チャネル長方向において端部から中央部に向けて徐々に膜厚が厚くなる傾斜部を有するゲート電極２０を形成する工程を含む薄膜トランジスタうの製造方法を提供する。該ゲート電極２０をマスクとしてリンなどの不純物元素のイオン打ち込みを行うことで、最終的には図３（Ｂ）に示すようなソース／ドレイン領域としての高濃度のＮ⁺型不純物拡散領域２２ａ、低濃度のＮ^-型不純物拡散領域２２ｂ、及びチャネル領域２４が形成される。 （もっと読む）

【課題】本発明は、低コストで大量生産が可能である半導体装置及びその作製方法を提供する。また、非常に膜厚の薄い集積回路を用いた半導体装置、及びその作製方法を提供する。更には、低消費電力である半導体装置及びその作製方法を提供する。
【解決手段】本発明は、絶縁表面上に半導体不揮発性記憶素子トランジスタを有し、メモリトランジスタのフローティングゲート電極が、複数の導電性粒子又は半導体粒子で形成されていることを特徴とする半導体装置である。 （もっと読む）

ＭＯＳＦＥＴのゲートまたはＭＯＳＦＥＴのソースまたはドレイン領域は、シリコンゲルマニウムまたは多結晶シリコンゲルマニウムを含む。好ましくはニッケルシリサイドのモノシリサイドフェーズを含むニッケルゲルマノシリサイド（６２、６４）を形成すべく、ニッケルでのシリサイデーションを実行する。
ニッケルモノシリサイドによって呈される優れたシート抵抗を実質的に保持する一方、シリサイド中にゲルマニウムを含むことは、モノシリサイドフェーズが形成され得るより温度領域をより広くする。その結果、ニッケルゲルマノシリサイドは、後続のプロセスの間、ニッケルモノシリサイドよりも、より高い温度に耐えることができる。しかしながら、ニッケルモノシリサイドとほぼ同一のシート抵抗および他の有益な特性を提供する。
（もっと読む）

【課題】 半導体集積回路において、今後のさらなるゲート電極の微細化を進める技術を提供することを課題とする。
【解決手段】 本発明は、レジストマスクをエッチングにより後退させて導電膜のエッチングを行い、ゲート配線の断面形状は上層配線とコンタクト可能な幅を有する台形とし、且つ、ゲート配線から分岐するゲート電極の断面形状を意図的に３つの内角をもつ形状、代表的には三角形状として１μｍ以下のゲート幅を実現する。本発明により、オン電流の増大が実現し、高速動作する回路（代表的にはＣＭＯＳ回路やＮＭＯＳ回路）を得ることができる。 （もっと読む）

【課題】 薄膜太陽電池に好適に用いられる透明導電膜つき基板において、好ましい凹凸形状をもつ基板を得る。
【解決手段】 透明導電膜の凹凸形状においては、その凹凸形状の凸部の頂上が略部分球面からなり、明瞭な稜線が見られない凹凸形状を透明導電膜が好ましい。その凹凸形状は、ピラミッド状の凸状突起群をもつ透明導電膜として、ＣＶＤ法を用いてフッ素ドープ酸化錫膜を作製し、その凸状突起群を遊離砥粒で適切に研磨することによって製造する。 （もっと読む）

本発明に係る電界効果トランジスタは、基板（１２）上に連続的に形成されるバッファ及びチャネル層（１６）を備える。ソース電極（１８）、ドレイン電極（２０）、並びに、ソース及びドレイン電極間にあるゲート（２２）はすべて、チャネル層に電気的に接続して形成される。スペーサ層（２６）は、前記ゲートと前記ドレイン電極との間にあるチャネル層の表面の少なくとも一部の上に形成され、フィールドプレート（３０）は、前記ゲート及びチャネル層から絶縁されるスペーサ層上に形成される。フィールドプレート（３０）は、少なくとも１つの導電性パスによってソース電極に電気的に接続され、金属半導体電界効果トランジスタ内におけるピーク操作電界を低減する。
（もっと読む）

【課題】簡便に製造することができ、しかも基板上のパターン膜上に形成された薄膜にクラックが入ることを抑制することができる素子配置基板を提供する。
【解決手段】基板上に１以上のパターン化された膜を備える素子配置基板であって、上記パターン膜の少なくとも一つは、断面形状が上部の半楕円形状部と下部の順又は略垂直テーパ形状部とにより構成され、上記順又は略垂直テーパ形状部は、平均厚さが５０Å以上、３０００Å以下である。 （もっと読む）

本発明は、基板と、フィンにおける第１，第２のソース／ドレイン領域の間にチャネル領域が形成され、かつ、フィンの上部にゲート領域が形成されるフィンを有する、上記基板上および／または上記基板中に形成される、第１のＦｉｎ電界効果トランジスタと、フィンにおける第１，第２のソース／ドレイン領域の間にチャネル領域が形成され、かつ、当該フィンの上部にゲート領域が形成されるフィンを有する、上記基板上および／または上記基板中に形成される、第２のＦｉｎ電界効果トランジスタとを備えた、Ｆｉｎ電界効果トランジスタ配置に関する。上記第１のＦｉｎ電界効果トランジスタのフィンの高さは、上記第２のＦｉｎ電界効果トランジスタのフィンの高さよりも高くなっている。
（もっと読む）

本発明は、少なくとも１つの電気的な接触面（２０）を有する少なくとも１つの電気的な構成要素（２）と、該構成要素（２）の前記接触面（２０）を電気的に接触させるための少なくとも１つの電気的な接続導体（３）と、前記構成要素（２）の上に配置された少なくとも１つの絶縁層（４）とを有し、該絶縁層（４）が該絶縁層（４）の厚さ方向でこれを貫通する少なくとも１つの開口（４２）を有し、該開口（４２）が前記構成要素（２）の接触面（２０）に向き合って配置されており、前記絶縁層（４）が前記開口（４２）を制限する側面（４３）を有し、前記電気的な接続導体（３）が前記側面（４３）に配置された少なくとも１つの金属化層（３０）を有しているシステムに関する。該システムは、前記金属化層（３０）が前記接触面（２０）に対し斜めに配向されていることを特徴としている。斜めに配向された金属化層によっては、前記絶縁層の上に配置された前記接続導体の区分と前記絶縁層と前記構成要素とが互いに機械的にかなり結合される。有利には金属化層は数μｍの厚さを有している。機械的な減結合によって、前記接続導体と前記絶縁体と前記構成要素とは、熱的な膨張係数の異なる材料から成っていることができる。本発明は特に、出力半導体構成要素を大きな面積で電気的に接触させるために使用される。
（もっと読む）

集積回路（１００）の形成方法（９００）およびその構造を提供する。半導体基板（１０２）上にゲート誘電体（１０４）が形成され、ゲート誘電体（１０４）上にゲート（１０６）が形成される。半導体基板（１０２）に浅いソース／ドレイン接合部（３０４）（３０６）が形成される。ゲート（１０６）の周りに側壁スペーサ（４０２）を形成する。この側壁スペーサ（４０２）を使用して、半導体基板（１０２）中に深いソース／ドレイン接合部（５０４）（５０６）が形成される。浅いソース／ドレイン接合部および深いソース／ドレイン接合部（５０４）（５０６）を形成した後、側壁スペーサ（４０２）上にシリサイドスペーサ（６１０）を形成する。シリサイドスペーサ（６１０）に隣接する深いソース／ドレイン接合部（５０４）（５０６）上にシリサイド（６０４）（６０６）を形成し、半導体基板（１０２）上に誘電体層（７０２）をたい積する。その後、誘電体層（７０２）においてシリサイド（６０４）（６０６）へのコンタクトを形成する。
（もっと読む）

集積回路での使用に適した歪み半導体デバイスおよび歪み半導体デバイスの製造方法。半導体−オン−インシュレータ基板からメサ分離構造が形成される。このメサ分離構造にゲート構造が形成される。このゲート構造は、ゲート絶縁材料に配置されたゲートと、対向する２組の側壁を有する。ゲート構造の対向する第１の組の側壁に隣接するメサ分離構造の一部に、半導体材料が選択的に成長され、ドープが行われる。ドープされた半導体材料がシリサイド化されて、絶縁材料によって保護される。ゲートがシリサイド化され、このシリサイドが、対向する第２の組の側壁を覆っており、チャネル領域に応力を付与する。
（もっと読む）

【課題】 従来のＭＯＳＦＥＴデバイスに比べてＧＩＤＬ電流が小さい低ＧＩＤＬ電流ＭＯＳＦＥＴデバイス構造を提供する。
【解決手段】 ＭＯＳＦＥＴデバイス構造は、縁部がソース／ドレイン拡散にわずかに重なる場合（８２）がある中央ゲート導体と、薄い絶縁性の拡散バリア層によって中央ゲート導体から分離した側方ウイング・ゲート導体とを含む。また、側方ウイング・ゲート導体の左右の横方向の縁部が、前記ソース拡散領域および前記ドレイン拡散領域の一方に重なる場合（８０）も含まれる。 （もっと読む）

【課題】　配線抵抗による電圧降下の影響や画素への信号の書き込み不良や階調不良などを防止し、より高画質のＥＬ表示装置や液晶表示装置を代表とする表示装置を提供することを課題とする。
【解決手段】　本発明はＥＬ表示装置や液晶表示装置を代表とする表示装置に用いられる電極や配線として、Ｃｕを有する配線を設ける。また、該配線のＣｕを主成分とする導電膜は、マスクを用いたスパッタ法により形成する。このような構成により、電圧降下や信号のなまりを低減することができる。 （もっと読む）

【課題】 再現性の高い工程を用いて低抵抗のゲート電極を有するＧＯＬＤ構造を構成できるようにし、それにより、微細化が可能であるとともに信頼性の高いＭＯＳトランジスタを提供する。
【解決手段】 半導体基板１に形成したソース及びドレイン領域１０ａ，１０ｂと、酸化膜３ｂを介して形成したゲート電極５と、前記ソース及びドレイン領域１０ａ，１０ｂとチャネル形成領域３０の間に前記ソース及びドレイン領域１０ａ，１０ｂを取り囲むソース及びドレイン低濃度領域６ａ’，６ｂ’とを有するＭＯＳトランジスタにおいて、前記酸化膜３ｂを介して前記ソース及びドレイン低濃度領域６ａ’，６ｂ’に接する導電性である２つのサイドスペーサ９ａと、前記ゲート電極５及び前記サイドスペーサ９ａ上に形成された導電性薄膜１５とを有する。 （もっと読む）