薄膜トランジスタの製造方法、半導体装置、電気光学装置及び電子機器
【課題】 １度の不純物注入工程によってＬＤＤ構造を形成することができる薄膜トランジスタの製造方法等を提供する。
【解決手段】 本発明は、ゲート絶縁膜上に、チャネル長方向において端部から中央部に向けて徐々に膜厚が厚くなる傾斜部を有するゲート電極２０を形成する工程を含む薄膜トランジスタうの製造方法を提供する。該ゲート電極２０をマスクとしてリンなどの不純物元素のイオン打ち込みを行うことで、最終的には図３（Ｂ）に示すようなソース／ドレイン領域としての高濃度のＮ+型不純物拡散領域２２ａ、低濃度のＮ-型不純物拡散領域２２ｂ、及びチャネル領域２４が形成される。
【解決手段】 本発明は、ゲート絶縁膜上に、チャネル長方向において端部から中央部に向けて徐々に膜厚が厚くなる傾斜部を有するゲート電極２０を形成する工程を含む薄膜トランジスタうの製造方法を提供する。該ゲート電極２０をマスクとしてリンなどの不純物元素のイオン打ち込みを行うことで、最終的には図３（Ｂ）に示すようなソース／ドレイン領域としての高濃度のＮ+型不純物拡散領域２２ａ、低濃度のＮ-型不純物拡散領域２２ｂ、及びチャネル領域２４が形成される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、薄膜トランジスタの製造方法、半導体装置、電気光学装置及び電子機器に関する。
【背景技術】
【０００２】
ＭＯＳトランジスタ等の薄膜トランジスタでは、いわゆるホットエレクトロン効果を低減するために、ＬＤＤ(Lightly Doped Drain)構造が採用されつつある。図１７は、ＬＤＤ構造を採用した薄膜トランジスタの製造方法を説明するための図である。
まず、ガラス基板１の所定の位置に酸化シリコン膜などの半導体層２を形成した後、半導体層２の形成されたガラス基板１の上に酸化シリコン膜等からなるゲート絶縁膜３を形成する。そして、このゲート絶縁膜３の上に、フォトリソグラフィ技術等を利用してゲート電極４を形成する。この状態でゲート電極４をマスクとして、ドナー若しくはアクセプタとなるＰ（リン）などの不純物のイオン５の注入を行う（図１７（ａ）参照）。
【０００３】
次に、図１７（ｂ）に示す酸化シリコン膜などの絶縁膜６をゲート電極４の側面に形成する。この状態で、さらにＰ(リン)などの不純物のイオン５の注入を行う。以上の工程を経ることにより、半導体層２には、不純物の濃度が低いＬＤＤ領域７と、ＬＤＤ領域７よりも不純物濃度の高いソース・ドレイン領域８が形成される。最後に、これらに熱処理を施すことにより、注入された不純物が活性化され、ＬＤＤ領域７はゲート電極４側面の直下よりゲート電極中心部にまで拡散して広がることになる（例えば、特許文献１参照）。
【特許文献１】特開平２−９８１４３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、従来のＬＤＤ構造を有する薄膜トランジスタを形成するためには、必然的に２度の不純物注入工程が必要となり、また、薄膜形成などの付加的な工程が必要になることが多く、歩留まりが悪くなるとともにコストアップを招く等の問題が発生する。
本発明は以上説明した事情を鑑みてなされたものであり、１度の不純物注入工程によってＬＤＤ構造を形成することができる薄膜トランジスタの製造方法、半導体装置、電気光学装置及び電子機器を提供することを目的とする。
【課題を解決するための手段】
【０００５】
上記目的を達成するため、本発明に係る薄膜トランジスタの製造方法は、チャネル領域を有する半導体層を形成する工程と、チャネル領域の上にゲート絶縁膜を形成する工程と、ゲート絶縁膜の上に、チャネル長方向において端部から中央部に向けて徐々に膜厚が厚くなる傾斜部を有するゲート電極を形成する工程と、半導体層のゲート電極と対向しない領域に高濃度の不純物領域であるソース領域及びドレイン領域を形成すると同時に、ゲート電極の傾斜部と対向する領域に低濃度の不純物領域を形成するように、半導体層に不純物を注入し活性化する工程と、を具備することを特徴とする。
【０００６】
本発明に係る製造方法によれば、チャネル長方向において端部から中央部に向けて徐々に膜厚が厚くなる傾斜部を有するゲート電極が形成される。ゲート絶縁膜をこのような形状にすることによって、該ゲート電極をマスクとして不純物元素のイオン打ち込みを行うことで、最終的には図３（Ｂ）に示すようなソース／ドレイン領域としての高濃度のＮ+型不純物拡散領域、低濃度のＮ-型不純物拡散領域、及びチャネル領域を形成することができる。つまり、本発明によれば、ＬＤＤ構造を形成するために従来は少なくとも２回必要であったイオンの打ち込みを１回に減らすことできる。また、本発明では、ＬＤＤ構造を形成するために必要となる、付加的な薄膜形成やエッチング工程などの工程を追加する必要がない。
【０００７】
上記ゲート電極をチャネル長方向に切断した場合、前記傾斜部の断面は直線状でもよく、また上に凸の曲線状でも、下に凸の曲線状でもよい。また、中央部、即ち頂部が、平坦になっていてもよい。中でも、上に凸の曲線状であることが好ましく、特にゲート電極の断面が略半円状であることが好ましい。チャネル長方向の断面が略半円形状のゲート電極は、例えば、導電材料を含む液滴を用いて、「ピニング現象」を生じさせることにより容易に形成できる。
【０００８】
ここで、ピニング現象について説明する。一般に基板上に配置された液滴は周縁部（エッジ）において乾燥の進行が速い。従って、液滴が溶質または分散質（以下併せて「溶質等」という。）を含む場合、この液滴の乾燥過程においては、液滴の周縁部において溶質等の濃度がまず飽和濃度に達し、析出し始める。一方、液滴内部には、液滴周縁部で蒸発により失われた液体を補給するように、液滴中央部から周縁部に向かう液体の流れが生じる。この結果、液滴中央部の溶質等は、その流れに従って周縁部に運ばれ、液滴の乾燥に伴って該周縁部からの析出を促進する。こうして、液滴に含まれていた溶質等が、基板上に配置された液滴の形状の外周に沿って環状に析出する現象を「ピニング」と呼ぶ。
【０００９】
本発明に係る薄膜トランジスタの製造方法では、この「ピニング」現象を利用してゲート電極を形成することが好ましい。このように形成されるゲート電極は、チャネル長方向において端部から中央部に向けて徐々に膜厚が厚くなる傾斜部を備え、略半円形状の断面を有する。また、ピニング現象を利用すれば、サブミクロンオーダーの微細なゲート電極を形成することができるので、ゲート容量の小さい高性能な薄膜トランジスタを安価かつ容易に得ることができる。
【００１０】
ここで、前記ゲート電極を形成する工程では、前記傾斜部の膜厚を、前記低濃度の不純物領域の寸法に応じて決定する態様が好ましい。
【００１１】
なお、前記ゲート電極を形成する工程が、ゲート絶縁膜の上に導電材料を含む液滴を配置する工程と、前記液滴の固形分濃度、若しくは各液滴の乾燥速度の少なくとも一方のパラメータを制御して前記液滴を乾燥する工程と、を備える態様が好ましい。
【００１２】
また、前記ゲート電極を形成する工程が、ゲート絶縁膜の上に導電材料を含む液滴を配置する工程と、前記液滴内の温度分布を利用して該液滴内の対流を制御しながら前記液滴を乾燥する工程と、を備える態様も好ましい。
【００１３】
さらに、前記ゲート電極を形成する工程では、前記チャネル領域に前記液滴の周縁部が対向するように前記液滴を配置し、前記液滴を乾燥する工程では、前記液滴の周縁部に前記導電材料を析出させることを特徴とする態様も好ましい。
【００１４】
また、前記ゲート絶縁膜を形成する工程では、表面が平坦な前記ゲート絶縁膜を形成する態様も好ましい。
【００１５】
ゲート絶縁膜が平坦化されていることにより、液滴の塗布及び乾燥によって形成されるゲート電極の形状が、半導体パターンの影響を受けることがない。なお、平坦化の方法は、ＳＯＧ(スピンオングラス)膜により形成する方法、ＣＶＤ、熱酸化などの方法で形成した膜とＳＯＧ膜との多層構造により形成する方法、ＣＭＰなどの方法で平坦化する方法の３通りが考えられる。そして、それぞれの方法は、ＳＯＧ膜により形成する方法では工程が簡単であり、多層構造により形成する方法ではＭＯＳ界面の特性制御が容易であり、ＣＭＰなどの方法では平坦性がよいなどの特徴がある。
【００１６】
本発明はまた、チャネル領域と、該チャネル領域を挟んで対向するソース領域及びドレイン領域とを有する半導体層と、前記半導体層の上に設けられたゲート絶縁膜と、前記ゲート絶縁膜の上に、チャネル長方向において端部から中央部に向けて徐々に膜厚が厚くなる傾斜部を有するゲート電極とを備え、前記半導体層の前記ゲート電極と対向しない領域は、高濃度の不純物領域の前記ソース領域及びドレイン領域であり、前記半導体層の前記ゲート電極の傾斜部と対向する領域は、低濃度の不純物領域であることを特徴とする薄膜トランジスタを提供する。
【００１７】
このような薄膜トランジスタはＬＤＤ構造をとることにより、いわゆるホットエレクトロン効果を低減することができて好ましい。また、チャネル長方向において端部から中央部に向けて徐々に膜厚が厚くなる傾斜部を有するゲート電極を有するため、該ゲート電極をマスクとして不純物元素のイオン打ち込みを行うことで容易にＬＤＤ構造を形成できるので、製造に要する工程も少なくすることができる。
【００１８】
上記薄膜トランジスタのゲート電極は、チャネル長方向に切断した際の断面が略半円形状であることが好ましい。このような薄膜トランジスタは、上述したピニング現象で形成することができる。ピニング現象によれば、断面が略半円形状のゲート電極を安価かつ簡易な工程で得られるのと同時に、サブミクロンオーダーのゲート長を有するゲート電極とすることができるので、ゲート容量の小さい高性能な薄膜トランジスタとすることが可能である。
【００１９】
また、本発明は、上記薄膜トランジスタ、および上述した方法によって製造された薄膜トランジスタ、該薄膜トランジスタを備える電気光学装置、及び該薄膜トランジスタを備える電子機器を含む。
【００２０】
ここで、電気光学装置とは、本発明に係る半導体装置を備えた電気的作用によって発光するあるいは外部からの光の状態を変化させる電気光学素子を備えた装置一般をいい、自ら発光するものと外部からの光の通過を制御するもの双方を含む。例えば、電気光学素子として、液晶素子、電気泳動粒子が分散した分散媒体を有する電気泳動素子、ＥＬ（エレクトロルミネッセンス）素子、電界の印加により発生した電子を発光板に当てて発光させる電子放出素子を備えたアクティブマトリクス型の表示装置等をいう。
【００２１】
また、電子機器とは、本発明に係る半導体装置を備えた一定の機能を奏する機器一般をいい、例えば電気光学装置やメモリを備えて構成される。その構成に特に限定は無いが、例えばＩＣカード、携帯電話、ビデオカメラ、パーソナルコンピュータ、ヘッドマウントディスプレイ、リア型またはフロント型のプロジェクター、さらに表示機能付きファックス装置、デジタルカメラのファインダ、携帯型ＴＶ、ＤＳＰ装置、ＰＤＡ、電子手帳、電光掲示板、宣伝広告用ディスプレイ等が含まれる。
【発明を実施するための最良の形態】
【００２２】
以下、本発明の実施の形態について図面を参照して説明する。
＜第一の実施形態＞
図１および図２は、本発明の第一の実施形態に係る半導体装置の製造方法を示す説明図である。
【００２３】
（半導体膜形成工程）
図１（Ａ）は、基板１０上に形成された絶縁膜１２の上に、半導体膜（半導体層）１４が形成された状態を示す。絶縁膜１２は、ガラス等の絶縁材料からなる基板１０上に形成される。本実施形態では、絶縁膜１２として酸化シリコン膜を形成する。酸化シリコン膜は、例えばプラズマ化学気相堆積法（ＰＥＣＶＤ法）、減圧化学気相堆積法（ＬＰＣＶＤ法）、スパッタリング法等の物理気相堆積法などによって成膜することができる。
【００２４】
また、本実施形態では、半導体膜１４としてシリコン膜を形成する。シリコン膜は、ＡＰＣＶＤ法、ＬＰＣＶＤ法、ＰＥＣＶＤ法等のＣＶＤ法、あるいはスパッタ法や蒸着法などのＰＶＤ法で形成する。シリコン膜をＬＰＣＶＤ法で形成する場合は、基板温度を約４００℃〜７００℃としてジシラン（Ｓｉ2Ｈ6）等を原料としてシリコンを堆積する。ＰＥＣＶＤ法ではモノシラン（ＳｉＨ4）等を原料として基板温度が１００℃程度から５００℃程度でシリコンを堆積可能である。スパッタ法を用いるときには、基板温度は室温から４００℃程度である。このように、堆積したシリコン膜は、初期状態は非晶質や混晶質、微結晶質、あるいは多結晶質など様々な状態があるが、いずれの状態であっても良い。シリコン膜の膜厚は、薄膜トランジスタに用いられる場合は２０ｎｍから１００ｎｍ程度が適当である。堆積された半導体膜は、熱エネルギーを与えて結晶化せる。本明細書において、「結晶化」とは、非晶質の半導体膜の結晶化のみならず、多結晶質や微結晶質の半導体膜の結晶化も含むものとする。半導体膜の結晶化は、レーザ照射による方法や固相成長による方法を用いることができるが、これらに限定されない。続いて、形成された半導体膜を、フォトリソグラフィ法を用いて、エッチングにより必要な形状にパターニングし、シリコン膜１４を得る。
【００２５】
（絶縁膜形成工程）
図１（Ｂ）および（Ｃ）を用いてゲート絶縁膜１６の形成工程を説明する。ゲート絶縁膜１６は、半導体膜１４および絶縁膜１２を覆うように形成し、例えば酸化シリコン膜とすることができる。酸化シリコン膜は、例えば、電子サイクロトロン共鳴ＰＥＣＶＤ法（ＥＣＲ−ＰＥＣＶＤ法）、ＰＥＣＶＤ法、常圧化学気相堆積法（ＡＰＣＶＤ法）、または低圧化学気相堆積法(ＬＰＣＶＤ法)等の成膜法によって形成することができる。このようにして形成されたゲート絶縁膜１６は、図１（Ｂ）に示すように、半導体膜１４に積層された領域と、絶縁膜１２に積層された部分との間に段差を生じ、平面が平坦ではない。この上に導電性材料を含む液滴を供給すると、均一に濡れ拡がらず、所望の位置に導電性材料を析出させてゲート電極を得ることができない。そのため、図１（Ｃ）に示すように、導電性材料を含む液滴を配置する前に、ゲート絶縁膜１６を平坦化する。平坦化は、化学的機械的研磨（ＣＭＰ）や、エッチングによって行うことができる。ゲート絶縁膜は、スピンコータを用いて、液体のＳＯＧやＨｉｇｈ−ｋ材料を塗布することによっても形成することができる。液体材料の塗布による場合は、平坦な表面を得られるので、絶縁膜形成後に平坦化を行わなくてもよい。
【００２６】
（液滴配置工程）
次に、図１（Ｄ）に示すように、絶縁膜１６上に導電性材料を含む液滴１８を配置する。導電性材料としては、例えば、直径数ｎｍ程度のＡｕ、Ａｇ、Ｃｕなどの金属微粒子を用いることができ、例えばＡｇコロイドインク等が好適である。これらの金属微粒子は、テトラデカン等の有機分散媒に分散し、液滴として供給することが可能である。
【００２７】
液滴１８を絶縁膜１６上に配置する方法としては、マイクロピペット、マイクロディスペンサ、インクジェット法などを用いる方法が挙げられるが、特に正確なパターニングができるインクジェット法が好適である。インクジェット法は、後述するインクジェット式吐出装置を用いて行われる。
【００２８】
図２（Ａ）に液滴配置工程の平面図を示す。図２（Ａ）中の１Ｄ−１Ｄ線における断面図が、図１（Ｄ）である。図２（Ａ）では、半導体膜１４と液滴１８の位置関係を明確にするため、ゲート絶縁膜１６は省略されている。液滴１８は、その外周の弧の一部が、半導体膜１４の中央を横切るように配置されている。
【００２９】
（導電性材料析出工程）
絶縁膜１６上に配置された液滴１８は、周縁部の方が中央部より乾燥速度が速く、周縁部２０において導電性材料が先に飽和濃度に到達し、析出が始まる（図１（Ｄ））。析出した導電性材料によって液滴の周縁部がピン止めされたような状態となり、それ以降の乾燥に伴う液滴の収縮（外径の収縮）が抑制される「ピニング現象」がおこる。周縁部における乾燥速度は中央部における乾燥速度よりも速いため、液滴中央部から周縁部に向かう液体の流れが生じ、導電性材料が該周縁部に運ばれる。この結果、図２（Ｂ）に示すように、その一部がゲート電極２０ａとして機能する液滴の外形に従った環状の導電性膜２０が形成される。
【００３０】
図１（Ｅ）に、環状の導電性膜２０の一部をなすゲート電極２０ａが形成された様子を示す。なお、図１（Ｅ）は、図２（Ｂ）中の１Ｅ−１Ｅ線における断面図である。図１（Ｅ）に示すように、ゲート電極２０ａは、チャネル長方向（図１（Ｅ）において左右方向）において端部から中央部に向けて徐々に膜厚が厚くなる傾斜部を有している（詳細は後述）。このゲート電極２０ａは、幅１μｍ以下に制御され、半導体膜１４の中央を横切るように配置されている。
【００３１】
ここで、液滴１８を乾燥させる過程においては、液滴周縁部における導電性材料の濃度を高めるように制御することもできる。具体例を挙げて説明すると、例えば導電性材料の固形分濃度、若しくは各液滴の乾燥速度の少なくとも一方のパラメータを制御することにより、図１（Ｅ）に示すような略半円形状の断面を有するゲート電極２０ａの膜厚や形状を制御することができる。
【００３２】
また、別の方法として、液滴内の温度分布を利用して該液滴内の対流を制御することにより、図１（Ｅ）に示すような略半円形状の断面を有するゲート電極２０ａの膜厚や形状を制御することができる。この場合、液滴の温度制御の方法としては、（１）液滴の配置された基板の温度を制御する方法や、（２）液滴を部分的にレーザ加熱する方法、（３）液滴の雰囲気温度を制御する方法が挙がられる。
【００３３】
さらにまた、別の方法として、液滴の周縁部に導電性材料の微粒子を析出又は凝集させ、かつ、該液滴の頂部と底部とに温度差を与えて対流を生じさせることにより、図１（Ｅ）に示すような略半円形状の断面を有するゲート電極２０ａの膜厚や形状を制御することができる。具体的には、液滴の周縁部に導電性材料の微粒子を析出又は凝集させつつ、液滴内に生じる対流を利用してランダムに積み上げられた微粒子を再配置する。これにより、該液滴の周縁部にきれいな最密充填構造のゲート電極２０ａを形成することができる。なお、導電性材料が析出した後、得られた導電性膜に熱処理を行うことによって金属微粒子を凝集させても良く、これにより薄膜の導電性を高めることが可能となる。
【００３４】
（ソース／ドレイン領域形成工程）
図３（Ａ）は、不純物の打ち込み工程を説明するための図であり、図１（Ｅ）の部分拡大図である。ソース／ドレイン領域を形成する際には、まず、略半円形形状の断面を有するゲート電極２０ａをマスクとして、ドナーまたはアクセプタとなる不純物元素（例えば、リン）のイオン打ち込みを行う。図４は、打ち込まれたイオンの深さと濃度との関係を例示した図である。なお、図４においてＸｐは濃度が最も高くなる深さ（投影飛程）を示しており、このＸｐを中心として標準偏差σを持つ濃度分布が示されている。
【００３５】
図３（Ａ）に示す点線は、図４に示すＸｐをあらわしている。すなわち、上記の如く不純物元素のイオンが表面から打ち込まれると、半導体膜１４、ゲート絶縁膜１６、ゲート電極２０ａのそれぞれの深さ（Ｘｐ）に該イオンの濃度の中心がくる。図３（Ａ）に示す点線はこれをあらわしたものであり、該点線は表面形状に沿った形、すなわちゲート電極２０ａの端部から中央部にかけて盛り上がった形となる。なお、打ち込まれたイオンの濃度分布は標準偏差σを持っているため（図４参照）、例えば、ゲート絶縁膜１６中に濃度の中心Ｘｐがあったとしても、一部のイオンはゲート絶縁膜１６の下層の半導体膜１４に入ることになる。従って、ゲート電極の端部では半導体膜中に打ち込まれたイオンの濃度はゲート電極の厚さに対応して急減に減少し、十分厚いゲート電極の直下ではイオンの濃度がゼロとなる。即ち、ゲート電極の端部直下にＬＤＤ領域が形成されることになる。
【００３６】
その後、ＸｅＣｌエキシマレーザを４００ｍＪ／ｃｍ2程度のエネルギー密度に調整して照射することにより（或いは２５０℃〜４００℃程度の熱処理を行うことにより）、不純物元素の活性化を行う。これにより、図３（Ｂ）に示すように、ソース／ドレイン領域としての高濃度のＮ+型不純物拡散領域２２ａ、低濃度のＮ-型不純物拡散領域２２ｂ、及びチャネル領域２４が形成され、ＬＤＤ構造の形成が完了する。ここで、Ｎ-型不純物拡散領域２２ｂの寸法（幅）は、ゲート電極２０ａの端部の膜厚に応じて変化する。詳述すると、ゲート電極２０ａの端部では膜厚がゼロになるまで不純物濃度は漸次変化するが（図３参照）、この漸次変化する部分で半導体膜１４に打ち込まれる不純物元素のイオン濃度が変化する。すなわち、ゲート電極２０ａの膜厚が十分厚い部分では、不純物元素のイオンは半導体膜１４に到達しないが、該膜厚がある程度薄くなって図４に示す分布のσに対応する程度になると、不純物元素のイオンは半導体膜１４に到達するようになる。別言すれば、ゲート電極２０ａの膜厚がσ〜２σ程度の膜厚からゼロになるまでの横方向の寸法が低濃度のＮ-型不純物拡散領域２２ｂの幅となり、その幅は０.０１〜０.１μｍ程度に制御される。以上のようにしてソース／ドレイン領域を形成すると、半導体膜１４にコンタクトホールを開けて金属薄膜等を形成し、ソース電極１５ａ及びドレイン電極１５ｂを得る（図２（Ｃ）参照）。
【００３７】
以上説明したように、本実施形態では、導電性材料を含む液滴を滴下し、その乾燥を制御するといった簡易な工程でサブミクロンオーダの幅を有する導電性膜２０を形成し、これをゲート電極２０ａとして用いることができる。かかるゲート電極２０ａは、その断面が中央部から端部にかけて漸次膜厚が薄くなるような形状（略半円形状）を有しているため、該ゲート電極２０ａをマスクとして不純物元素のイオン打ち込みを行うことで、最終的には図３（Ｂ）に示すようなソース／ドレイン領域としての高濃度のＮ+型不純物拡散領域２２ａ、低濃度のＮ-型不純物拡散領域２２ｂ、及びチャネル領域２４を得ることができる。つまり、本実施形態によれば、ＬＤＤ構造を形成するために従来は少なくとも２回必要であったイオンの打ち込みを１回に減らすことできる。また、Ｎ-型不純物拡散領域２２ｂの寸法は、ゲート電極２０ａの端部の膜厚の変化に対応して形成されるため、該ゲート電極２０ａの端部の膜厚を制御することでサブミクロンオーダの精度でＮ-型不純物拡散領域２２ｂの寸法を設定・変更することができる。また、フォトリソグラフィ技術を用いる場合と異なり、パターン形成用の高価な露光機は不要であり、また、サイドウォールを形成する工程やエッチバックする工程も不要である。
【００３８】
なお、上述した本実施形態では、導電性材料を含む液滴を滴下し、その乾燥を制御するといった簡易な方法によって略半円形状の断面を有するゲート電極２０ａを形成する場合について説明したが、これに限る趣旨ではなく、ＣＶＤ法やフォトリソグラフィ技術等を用いて、チャネル長方向において端部から中央部に向けて徐々に膜厚が厚くなる傾斜部を有するゲート電極２０ａを形成するようにしても良い。
【００３９】
また、ゲート電極の形状は、チャネル長方向において端部から中央部に向けて徐々に膜厚が厚くなる傾斜部を有する限り特に限定されず、例えば、図１８（Ａ）に示すように、その傾斜部の断面が直線状であってもよく、同図（Ｂ）に示すように頂部が平坦な形状であってもよい。
【００４０】
また、上述した説明では、不純物元素としてリンを例示したが、砒素等を用いても良いのはもちろんである。ここで、リン及び砒素の質量数は、それぞれ３１及び７５であるから、同じエネルギーで打ち込みを行えば、リンは深く入る一方、砒素はこれよりも浅く入る。言い換えれば、図４に示す濃度の中心Ｘｐはリンは大きく砒素は小さい。よって、これら不純物を打ち込む際には、打ち込む不純物の種類に応じてイオンの打ち込みエネルギーを決定すれば良い。以下、本実施形態に係る導電性材料を含む液滴の滴下に用いられるインクジェット式吐出装置について、図面を参照しながら説明する。
【００４１】
（液滴吐出装置）
図５は、インクジェット式吐出装置３０の斜視図である。インクジェット式吐出装置３０は、ベース３２、第１移動手段３４、第２移動手段３６、重量測定手段である電子天秤（図示せず）、ヘッド３１、キャッピングユニット３３、およびクリーニングユニット３５を主として構成されている。第１移動手段３４および第２移動手段３６を含むインクジェット式吐出装置３０の動作は、制御装置により制御されるようになっている。なお図５において、Ｘ方向はベース３２の左右方向であり、Ｙ方向は前後方向であり、Ｚ方向は上下方向である。
【００４２】
第１移動手段３４は、二つのガイドレール３８をＹ軸方向に一致させてベース３２の上面に直接設置されている。この第１移動手段３４は、二つのガイドレール３８に沿って移動可能なスライダ３９を有している。このスライダ３９の駆動手段として、例えばリニアモータを採用することができる。これにより、スライダ３９がＹ軸方向に沿って移動可能とされ、また任意の位置で位置決め可能とされている。
【００４３】
スライダ３９の上面にはモータ３７が固定され、モータ３７のロータにはテーブル４６が固定されている。このテーブル４６は、基板１０を保持しつつ位置決めするものである。すなわち、図示しない吸着保持手段を作動させることにより、テーブル４６の孔４６Ａを通して基板１０が吸着され、基板１０をテーブル４６上に保持することができる。また、モータ３７は、例えばダイレクトドライブモータである。このモータ３７に通電することにより、ロータとともにテーブル４６がθｚ方向に回転して、テーブル４６には、ヘッド３１が液状体を捨て打ち、あるいは試し打ち（予備吐出）するための予備吐出エリアが設けられている。
【００４４】
一方、ベース３２の後方には二つの支柱３６Ａが立設され、その支柱３６Ａの上端部にコラム３６Ｂが架設されている。そして、コラム３６部の全面に第２移動手段３６が設けられている。この第２移動手段３６は、Ｘ軸方向に沿って配置された二つのガイドレール８４Ａを有し、ガイドレール８４Ａに沿って移動可能なスライダ８２を有している。このスライダ８２の駆動手段として、例えばリニアモータを採用することができる。これにより、スライダ８２がＸ軸方向に沿って移動可能とされ、また任意の位置で位置決め可能とされている。
【００４５】
スライダ８２には、ヘッド３１が設けられている。ヘッド３１は、揺動位置決め手段としてのモータ８４、８５、８６、８７に接続されている。モータ８４は、ヘッド３１をＺ軸方向に移動可能とし、また任意の位置で位置決め可能とするものである。モータ８５は、ヘッド３１をＹ軸回りのβ方向に揺動可能とし、また任意の位置で位置決め可能とするものである。モータ８６は、ヘッド３１をＸ軸回りのγ方向に揺動可能とし、また任意の位置で位置決め可能とするものである。モータ８７は、ヘッド３１をＺ軸回りのα方向に揺動可能とし、また任意の位置で位置決め可能とするものである。
【００４６】
以上のように、基板１０は、Ｙ方向に移動および位置決め可能とされ、θｚ方向に揺動および位置決め可能とされている。また、ヘッド３１は、Ｘ、Ｚ方向に移動および位置決め可能とされ、α、β、γ方向に揺動および位置決め可能とされている。したがって、本実施形態のインクジェット式吐出装置３０は、ヘッド３１のインク吐出面３１Ｐとテーブル上の基板１０との相対的な位置および姿勢を、正確にコントロールすることができるようになっている。
【００４７】
（インクジェットヘッド）
図６は、インクジェットヘッドの側面断面図である。ヘッド３１は、液滴吐出方式により液状体（本実施形態では導電性材料を含む液滴）Ｌをノズル４１から吐出するものである。液滴吐出方式として、圧電体素子としてのピエゾ素子を用いて液状体を吐出させるピエゾ方式や、液状体を加熱して発生した泡（バブル）により液状体を吐出させる方式など、公知の種々の技術を適用することができる。このうちピエゾ方式は、液状体に熱を加えないため、材料の組成等に影響を与えないという利点を有する。図６のヘッド３１には、ピエゾ方式が採用されている。
【００４８】
ヘッド３１のヘッド本体４０には、リザーバ４５およびリザーバ４５から分岐された複数のインク室４３が形成されている。リザーバ４５は、各インク室４３に液状体Ｌを供給するための流路になっている。また、ヘッド本体４０の下端面には、インク吐出面を構成するノズルプレートが装着されている。そのノズルプレートには、液状体Ｌを吐出する複数のノズル４１が、各インク室４３に対応して開口されている。そして、各インク室４３から対応するノズル４１に向かって、インク流路が形成されている。一方、ヘッド本体４０の上端面には、振動板４４が装着されている。なお、振動板４４は各インク室４３の壁面を形成している。その振動板４４の外側には、各インク室４３に対応して、ピエゾ素子４２が設けられている。ピエゾ素子４２は、水晶等の圧電材料を一対の電極（図示せず）で挟持したものである。その一対の電極は、駆動回路４９に接続されている。
【００４９】
そして、駆動回路４９からピエゾ素子４２に電圧を印加すると、ピエゾ素子４２が膨張変形または収縮変形する。ピエゾ素子４２が収縮変形すると、インク室４３の圧力が低下して、リザーバ４５からインク室４３に液状体Ｌが流入する。またピエゾ素子４２の圧力が低下して、リザーバ４５からインク室４３に液状体Ｌが流入する。またピエゾ素子４２が膨張変形すると、インク室４３の圧力が増加して、ノズル４１から液状体Ｌが吐出される。なお、印加電圧の周波数を変化させることにより、ピエゾ素子４２の変形速度を制御することができる。すなわち、ピエゾ素子４２への印加電圧を制御することにより、液状体Ｌの吐出条件を制御しうるようになっている。
【００５０】
一方、図５に示すインクジェット式吐出装置は、キャッピングユニット３３およびクリーニングユニット３５を備えている。キャッピングユニット３３は、ヘッド３１におけるインク吐出面３１Ｐの乾燥を防止するため、インクジェット式吐出装置３０の待機時にインク吐出面３１Ｐをキャッピングするものである。またクリーニングユニット３５は、ヘッド３１におけるノズルの目詰まりを取り除くため、ノズルの内部を吸引するものである。なおクリーニングユニット３５は、ヘッド３１におけるインク吐出面３１Ｐの汚れを取り除くため、インク吐出面３１Ｐへのワイピングを行うことも可能である。
【００５１】
＜第二の実施形態＞
図７に、本発明の第二の実施形態に係る半導体装置を示し、図８に、本発明に係る半導体装置の等価回路を示す。
【００５２】
本実施形態に係る半導体装置は、２つの薄膜トランジスタＴ１、Ｔ２を直列に接続したダブルゲート型の半導体装置であり（図７及び図８参照）、ソース電極６６ａ及びドレイン電極６６ｂが形成されるソース／ドレイン領域の間に、二つのゲート電極６３ａ、６３ｂが形成されている。図７に示すようにゲート電極６３ａ、６３ｂは、それぞれ一つの環状導電性薄膜６３の一部をなしている。
【００５３】
各ゲート電極６３ａ、６３ｂは、導電性材料を含む液滴をゲート電極が形成されるべき位置に配置し、或いは導電性材料を含む液滴を乾燥過程における液滴の収縮を見込んでゲート電極が形成されるべき位置よりも大きめに配置する。例えば、半導体膜６４において、その両端からソース／ドレイン領域が形成されるべき領域を除いた残りの部分を覆うように液滴を配置すればよい。
【００５４】
こうすることにより、導電性材料の液滴を一つ配置して、それを乾燥させるという容易かつ安価な工程によって、サブミクロンオーダーの二つのゲート電極６３ａ、６３ｂ（ダブルゲート）を所望の位置に形成することができる。かかるゲート電極６３ａ、６３ｂは、チャネル長方向において端部から中央部に向けて徐々に膜厚が厚くなる形状を有しているため（第１実施形態参照）、該ゲート電極６３ａ、６３ｂをマスクとして不純物元素のイオン打ち込みを行うことで、最終的には図３（Ｂ）に示すようなソース／ドレイン領域としての高濃度のＮ+型不純物拡散領域２２ａ、低濃度のＮ-型不純物拡散領域２２ｂ、及びチャネル領域２４を形成することができる。このようなダブルゲートトランジスタはソース、ドレイン間のリーク電流の低減や耐圧の向上に大きな効果を発揮することができる。
【００５５】
なお、上記説明では、ダブルゲート型の薄膜トランジスタを形成するために１つの環状導電性薄膜６３を形成する場合を例示したが、かかる環状導電性薄膜６３の数は、形成すべき薄膜トランジスタの数ｎ（ｎ≧２）に応じて適宜変更可能である。例えば、４つの薄膜トランジスタを直列に接続したマルチゲート型の薄膜トランジスタを形成する場合には、２つの環状導電性薄膜６３を形成すれば良い。また、各環状導電性薄膜６３の配置間隔やその径等については、形成すべき薄膜トランジスタの設計等に応じて適宜変更可能である。
【００５６】
＜第三の実施形態＞
図９に、本発明の第三の実施形態に係る半導体装置を示し、図１０に、本発明に係る半導体装置の等価回路を示す。
【００５７】
本実施形態に係る半導体装置は、２連の薄膜トランジスタＴ１、Ｔ２を含んで構成され、詳細にはソース電極７５ａとドレイン電極７５ｂとゲート電極７４ａを含む薄膜トランジスタＴ１と、ソース電極７５ｃとドレイン電極７５ｂとゲート電極７４ｂを含む薄膜トランジスタＴ２とから構成されている。図１０に示すようにゲート電極７４ａ、７４ｂは、それぞれ一つの環状導電性薄膜７４の一部をなしている。このような２連のトランジスタは、Ｔ１をｐチャネル型トランジスタ（ＰＭＯＳ）とし、Ｔ２をＮチャネル型トランジスタとすれば、ＣＭＯＳインバータ回路を構成することになり、Ｔ１及びＴ２を同一導電型トランジスタとして、７５ａと７５ｂを同電位にすれば、並列接続されたトランジスタつまりゲート幅が２倍になった１つのトランジスタとして機能することになる。
【００５８】
各ゲート電極７４ａ、７４ｂは、導電性材料を含む液滴をゲート電極が形成されるべき位置に配置し、或いは導電性材料を含む液滴を乾燥過程における液滴の収縮を見込んでゲート電極が形成されるべき位置よりも大きめに配置する。例えば、半導体膜７２において、その両端からソース／ドレイン領域が形成されるべき領域を除いた残りの部分を覆うように液滴を配置すればよい。
【００５９】
こうすることにより、導電性材料の液滴を一つ配置して、それを乾燥させるという容易かつ安価な工程によって、二連の薄膜トランジスタに用いられる二つのゲート電極７４ａ、７４ｂを所望の位置に形成することができる。かかるゲート電極７４ａ、７４ｂは、その断面が中央部から端部にかけて漸次膜厚が薄くなるような形状を有しているため（第１実施形態参照）、該ゲート電極７４ａ、７４ｂをマスクとして不純物元素のイオン打ち込みを行うことで、最終的には図３（Ｂ）に示すようなソース／ドレイン領域としての高濃度のＮ+型不純物拡散領域２２ａ、低濃度のＮ-型不純物拡散領域２２ｂ、及びチャネル領域２４を形成することができる。
【００６０】
なお、上記説明では、２連の薄膜トランジスタを形成するために１つの環状導電性薄膜７４を形成する場合を例示したが、かかる環状導電性薄膜７４の数は、形成すべきｎ（ｎ≧２）連の薄膜トランジスタの数に応じて適宜変更可能である。また、環状導電性薄膜７４の配置間隔やその径等については、形成すべき薄膜トランジスタの設計等に応じて適宜変更可能である。
【００６１】
＜第四の実施形態＞
図１１に、本発明の第四の実施形態に係る半導体装置を示し、図１２に、本発明に係る半導体装置の等価回路を示す。
【００６２】
本実施形態に係る二連の薄膜トランジスタＴ１、Ｔ２のそれぞれゲート電極７４ａ、７４ｂは、一つの環状の導電性薄膜の一部を除去することによって形成される。本実施形態に係る半導体装置は、この点を除けば前掲図９に示す半導体装置と同様である。よって、対応する部分には同一符号を付し、その詳細な説明を省略する。このようなトランジスタは異なる２つのゲート入力を有する論理回路として機能する。
【００６３】
各ゲート電極７４ａ、７４ｂを形成する際には、まず、導電性材料を含む液滴をゲート電極が形成されるべき位置等に配置する（第三の実施形態参照）。続いて、乾燥工程によって導電性材料が析出したら、ゲート電極として不要な部分の薄膜を除去して、ゲート電極７４ａ、７４ｂを得る。薄膜の除去方法としては、塩酸や硫酸などの酸性溶液を供給して、不要な導電性薄膜を該酸性溶液と一緒に除去する方法や、フッ酸で酸化シリコン膜をリフトオフする方法、エッチング法などを用いることができる。薄膜を除去する領域はサブミクロンオーダではないので、エッチング方法も比較的安価な通常の方法を用いることができる。
【００６４】
こうすることにより、導電性材料の液滴を一つ配置して、それを乾燥させるという容易かつ安価な工程によって、二連の薄膜トランジスタに用いられる二つのゲート電極７４ａ、７４ｂを所望の位置に形成することができる。かかるゲート電極７４ａ、７４ｂは、その断面が中央部から端部にかけて漸次膜厚が薄くなるような形状を有しているため（第１実施形態参照）、該ゲート電極７４ａ、７４ｂをマスクとして不純物元素のイオン打ち込みを行うことで、最終的には図３（Ｂ）に示すようなソース／ドレイン領域としての高濃度のＮ+型不純物拡散領域２２ａ、低濃度のＮ-型不純物拡散領域２２ｂ、及びチャネル領域２４を形成することができる。
【００６５】
＜第五の実施形態＞
図１３に、本発明の第五の実施形態に係る半導体装置を示す。
【００６６】
本実施形態に係る半導体装置は、ソース電極９６ａとドレイン電極９６ｂとゲート電極９４ａを含むＮチャネル型ＭＯＳトランジスタＴNと、ソース電極９６ｃとドレイン電極９６ｂとゲート電極９４ｂを含むＰチャネル型ＭＯＳトランジスタＴPとを備える相補型ＭＯＳ半導体装置である。Ｎチャネル型ＭＯＳトランスジスタＴNとＰチャネル型ＭＯＳトランジスタＴPのそれぞれのゲート電極９４ａ、９４ｂは、いずれも一つの導電性環状薄膜９４の一部をなしている。
【００６７】
Ｎチャネル型ＭＯＳトランスジスタＴN及びＰチャネル型ＭＯＳトランジスタＴPの各ゲート電極７４ａ、７４ｂは、導電性材料を含む液滴をゲート電極が形成されるべき位置に配置し、或いは導電性材料を含む液滴を乾燥過程における液滴の収縮を見込んでゲート電極が形成されるべき位置よりも大きめに配置する。例えば、半導体膜７２において、その両端からソース／ドレイン領域が形成されるべき領域を除いた残りの部分を覆うように液滴を配置すればよい。
【００６８】
こうすることにより、Ｎチャネル型ＭＯＳトランスジスタＴNとＰチャネル型ＭＯＳトランジスタＴPの二つのゲート電極９４ａ、９４ｂを所望の位置に形成することができる。かかるゲート電極９４ａ、９４ｂは、その断面が中央部から端部にかけて漸次膜厚が薄くなるような形状を有しているため（第１実施形態参照）、該ゲート電極９４ａ、９４ｂをマスクとして不純物元素のイオン打ち込みを行うことで、最終的には図３（Ｂ）に示すようなソース／ドレイン領域としての高濃度のＮ+型不純物拡散領域２２ａ、低濃度のＮ-型不純物拡散領域２２ｂ、及びチャネル領域２４を形成することができる。
【００６９】
＜第六の実施形態＞
本発明の第六の実施形態は、本発明に係る半導体装置等を備えた電気光学装置に関する。電気光学装置の一例として、有機ＥＬ（エレクトロルミネッセンス）表示装置を挙げる。
【００７０】
図１４は、第六の実施形態における電気光学装置１００の構成を説明する図である。本実施形態の電気光学装置（表示装置）１００は、基板上に薄膜トランジスタＴ１〜Ｔ４を含む画素駆動回路をマトリクス状に配置してなる回路基板（アクティブマトリクス基板）と、画素駆動回路により駆動されて発光する発光層と、各薄膜トランジスタＴ１〜Ｔ４を含んでなる画素駆動回路に駆動信号を供給するドライバ１０１及び１０２を含んで構成されている。ドライバ１０１は、走査線Ｖsel及び発光制御線Ｖgpを介して各画素領域に駆動信号を供給する。ドライバ１０２は、データ線Ｉdataおよび電源線Ｖddを介して各画素領域に駆動信号を供給する。走査線Ｖselとデータ線Ｉdataとを制御することにより、各画素領域に対する電流プログラムが行われ、発光部ＯＥＬＤによる発光が制御可能になっている。画素駆動回路を構成する各薄膜トランジスタＴ１〜Ｔ４及びドライバ１０１、１０２は、上述した各実施形態の製造方法を適用して形成される。
【００７１】
なお、電気光学装置の一例として有機ＥＬ表示装置について説明したが、これ以外にも、液晶表示装置など各種の電気光学装置についても同様にして製造することが可能である。
【００７２】
次に、本発明に係る電気光学装置１００を適用して構成される種々の電子機器について説明する。図１５は、電気光学装置１００を適用可能な電子機器の例を示す図である。図１５（Ａ）は携帯電話への適用例であり、当該携帯電話２３０はアンテナ部２３１、音声出力部２３２、音声入力部２３３、操作部２３４、および本発明の電気光学装置１００を備えている。このように本発明に係る電気光学装置は表示部として利用可能である。
【００７３】
図１５（Ｂ）は、ビデオカメラへの適用例であり、当該ビデオカメラ２４０は受像部２４１、操作部２４２、音声入力部２４３、および本発明の電気光学装置１００を備えている。このように本発明に係る電気光学装置はファインダや表示部として利用可能である。図１５（Ｃ）は携帯型パーソナルコンピュータ（いわゆるＰＤＡ）への適用例であり、当該コンピュータ２５０はカメラ部２５１、操作部２５２、および本発明に係る電気光学装置１００を備えている。このように本発明に係る電気光学装置は表示部として利用可能である。
【００７４】
図１５（Ｄ）はヘッドマウントディスプレイへの適用例であり、当該ヘッドマウントディスプレイ２６０はバンド２６１、光学系収納部２６２および本発明に係る電気光学装置１００を備えている。このように本発明に係る電気光学装置は画像表示源として利用可能である。また、本発明に係る電気光学装置１００は、上述した例に限らず有機ＥＬ表示装置や液晶表示装置などの表示装置を適用可能なあらゆる電子機器に適用可能である。例えばこれらの他に、表示機能付きファックス装置、デジタルカメラのファインダ、携帯型ＴＶ、電子手帳、電光掲示盤、宣伝公告用ディスプレイなどにも活用することができる。
【００７５】
図１６（Ａ）はテレビジョンへの適用例であり、当該テレビジョン３００は本発明に係る電気光学装置１００を備えている。なお、パーソナルコンピュータ等に用いられるモニタ装置に対しても同様に本発明に係る電気光学装置を適用し得る。図１６（Ｂ）はロールアップ式テレビジョンへの適用例であり、当該ロールアップ式テレビジョン３１０は本発明に係る電気光学装置１００を備えている。
【００７６】
＜第七の実施形態＞
上述した各実施形態にかかる製造方法は、電気光学装置の製造以外にも種々のデバイスの製造に適用することが可能である。例えば、ＦｅＲＡＭ（ferroelectric RAM）、ＳＲＡＭ、ＤＲＡＭ、ＮＯＲ型ＲＡＭ、ＮＡＮＤ型ＲＡＭ、浮遊ゲート型不揮発メモリ、マグネティックＲＡＭ（ＭＲＡＭ）など各種のメモリの製造が可能である。また、マイクロ波を用いた非接触型の通信システムにおいて、微小な回路チップ（ＩＣチップ）を搭載した安価なタグを製造する場合にも適用が可能である。
【図面の簡単な説明】
【００７７】
【図１】第一の実施形態の半導体装置の製造方法の説明図である。
【図２】第一の実施形態の半導体装置の製造方法の説明図である。
【図３】第一の実施形態の半導体装置の製造方法の説明図である。
【図４】打ち込まれたイオンの深さと濃度との関係を例示した図である。
【図５】インクジェット式吐出装置の斜視図である。
【図６】インクジェットヘッドの側面断面図である。
【図７】第二の実施形態に係る半導体装置の説明図である。
【図８】第二の実施形態に係る半導体装置の等価回路を示す図である。
【図９】第三の実施形態に係る半導体装置の説明図である。
【図１０】第三の実施形態に係る半導体装置の等価回路を示す図である。
【図１１】第四の実施形態に係る半導体装置の説明図である。
【図１２】第四の実施形態に係る半導体装置の等価回路を示す図である。
【図１３】第五の実施形態に係る半導体装置の説明図である。
【図１４】第六の実施形態に係る電気光学装置の構成を示す図である。
【図１５】電気光学装置を適用して構成される種々の電子機器の説明図である。
【図１６】電気光学装置を適用して構成される種々の電子機器の説明図である。
【図１７】ＬＤＤ構造を採用した従来の薄膜トランジスタの製造方法を示す図である。
【図１８】本発明に係る製造方法で形成されるゲート電極の断面図の例である。
【符号の説明】
【００７８】
１０…基板、１２…絶縁膜、１８…液滴、１４…半導体膜、１６…ゲート絶縁膜、２０、６３、７４、９４…環状導電性膜、２０ａ、６３ａ、６３ｂ、７４ａ、７４ｂ、９４ａ、９４ｂ…ゲート電極、２２ａ…Ｎ+型不純物拡散領域（ソース／ドレイン領域）、２２ｂ…Ｎ-型不純物拡散領域、２４…チャネル領域、Ｔ１、Ｔ２…薄膜トランジスタ、２０、６３、７４、９４…環状導電性膜。
【技術分野】
【０００１】
本発明は、薄膜トランジスタの製造方法、半導体装置、電気光学装置及び電子機器に関する。
【背景技術】
【０００２】
ＭＯＳトランジスタ等の薄膜トランジスタでは、いわゆるホットエレクトロン効果を低減するために、ＬＤＤ(Lightly Doped Drain)構造が採用されつつある。図１７は、ＬＤＤ構造を採用した薄膜トランジスタの製造方法を説明するための図である。
まず、ガラス基板１の所定の位置に酸化シリコン膜などの半導体層２を形成した後、半導体層２の形成されたガラス基板１の上に酸化シリコン膜等からなるゲート絶縁膜３を形成する。そして、このゲート絶縁膜３の上に、フォトリソグラフィ技術等を利用してゲート電極４を形成する。この状態でゲート電極４をマスクとして、ドナー若しくはアクセプタとなるＰ（リン）などの不純物のイオン５の注入を行う（図１７（ａ）参照）。
【０００３】
次に、図１７（ｂ）に示す酸化シリコン膜などの絶縁膜６をゲート電極４の側面に形成する。この状態で、さらにＰ(リン)などの不純物のイオン５の注入を行う。以上の工程を経ることにより、半導体層２には、不純物の濃度が低いＬＤＤ領域７と、ＬＤＤ領域７よりも不純物濃度の高いソース・ドレイン領域８が形成される。最後に、これらに熱処理を施すことにより、注入された不純物が活性化され、ＬＤＤ領域７はゲート電極４側面の直下よりゲート電極中心部にまで拡散して広がることになる（例えば、特許文献１参照）。
【特許文献１】特開平２−９８１４３号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、従来のＬＤＤ構造を有する薄膜トランジスタを形成するためには、必然的に２度の不純物注入工程が必要となり、また、薄膜形成などの付加的な工程が必要になることが多く、歩留まりが悪くなるとともにコストアップを招く等の問題が発生する。
本発明は以上説明した事情を鑑みてなされたものであり、１度の不純物注入工程によってＬＤＤ構造を形成することができる薄膜トランジスタの製造方法、半導体装置、電気光学装置及び電子機器を提供することを目的とする。
【課題を解決するための手段】
【０００５】
上記目的を達成するため、本発明に係る薄膜トランジスタの製造方法は、チャネル領域を有する半導体層を形成する工程と、チャネル領域の上にゲート絶縁膜を形成する工程と、ゲート絶縁膜の上に、チャネル長方向において端部から中央部に向けて徐々に膜厚が厚くなる傾斜部を有するゲート電極を形成する工程と、半導体層のゲート電極と対向しない領域に高濃度の不純物領域であるソース領域及びドレイン領域を形成すると同時に、ゲート電極の傾斜部と対向する領域に低濃度の不純物領域を形成するように、半導体層に不純物を注入し活性化する工程と、を具備することを特徴とする。
【０００６】
本発明に係る製造方法によれば、チャネル長方向において端部から中央部に向けて徐々に膜厚が厚くなる傾斜部を有するゲート電極が形成される。ゲート絶縁膜をこのような形状にすることによって、該ゲート電極をマスクとして不純物元素のイオン打ち込みを行うことで、最終的には図３（Ｂ）に示すようなソース／ドレイン領域としての高濃度のＮ+型不純物拡散領域、低濃度のＮ-型不純物拡散領域、及びチャネル領域を形成することができる。つまり、本発明によれば、ＬＤＤ構造を形成するために従来は少なくとも２回必要であったイオンの打ち込みを１回に減らすことできる。また、本発明では、ＬＤＤ構造を形成するために必要となる、付加的な薄膜形成やエッチング工程などの工程を追加する必要がない。
【０００７】
上記ゲート電極をチャネル長方向に切断した場合、前記傾斜部の断面は直線状でもよく、また上に凸の曲線状でも、下に凸の曲線状でもよい。また、中央部、即ち頂部が、平坦になっていてもよい。中でも、上に凸の曲線状であることが好ましく、特にゲート電極の断面が略半円状であることが好ましい。チャネル長方向の断面が略半円形状のゲート電極は、例えば、導電材料を含む液滴を用いて、「ピニング現象」を生じさせることにより容易に形成できる。
【０００８】
ここで、ピニング現象について説明する。一般に基板上に配置された液滴は周縁部（エッジ）において乾燥の進行が速い。従って、液滴が溶質または分散質（以下併せて「溶質等」という。）を含む場合、この液滴の乾燥過程においては、液滴の周縁部において溶質等の濃度がまず飽和濃度に達し、析出し始める。一方、液滴内部には、液滴周縁部で蒸発により失われた液体を補給するように、液滴中央部から周縁部に向かう液体の流れが生じる。この結果、液滴中央部の溶質等は、その流れに従って周縁部に運ばれ、液滴の乾燥に伴って該周縁部からの析出を促進する。こうして、液滴に含まれていた溶質等が、基板上に配置された液滴の形状の外周に沿って環状に析出する現象を「ピニング」と呼ぶ。
【０００９】
本発明に係る薄膜トランジスタの製造方法では、この「ピニング」現象を利用してゲート電極を形成することが好ましい。このように形成されるゲート電極は、チャネル長方向において端部から中央部に向けて徐々に膜厚が厚くなる傾斜部を備え、略半円形状の断面を有する。また、ピニング現象を利用すれば、サブミクロンオーダーの微細なゲート電極を形成することができるので、ゲート容量の小さい高性能な薄膜トランジスタを安価かつ容易に得ることができる。
【００１０】
ここで、前記ゲート電極を形成する工程では、前記傾斜部の膜厚を、前記低濃度の不純物領域の寸法に応じて決定する態様が好ましい。
【００１１】
なお、前記ゲート電極を形成する工程が、ゲート絶縁膜の上に導電材料を含む液滴を配置する工程と、前記液滴の固形分濃度、若しくは各液滴の乾燥速度の少なくとも一方のパラメータを制御して前記液滴を乾燥する工程と、を備える態様が好ましい。
【００１２】
また、前記ゲート電極を形成する工程が、ゲート絶縁膜の上に導電材料を含む液滴を配置する工程と、前記液滴内の温度分布を利用して該液滴内の対流を制御しながら前記液滴を乾燥する工程と、を備える態様も好ましい。
【００１３】
さらに、前記ゲート電極を形成する工程では、前記チャネル領域に前記液滴の周縁部が対向するように前記液滴を配置し、前記液滴を乾燥する工程では、前記液滴の周縁部に前記導電材料を析出させることを特徴とする態様も好ましい。
【００１４】
また、前記ゲート絶縁膜を形成する工程では、表面が平坦な前記ゲート絶縁膜を形成する態様も好ましい。
【００１５】
ゲート絶縁膜が平坦化されていることにより、液滴の塗布及び乾燥によって形成されるゲート電極の形状が、半導体パターンの影響を受けることがない。なお、平坦化の方法は、ＳＯＧ(スピンオングラス)膜により形成する方法、ＣＶＤ、熱酸化などの方法で形成した膜とＳＯＧ膜との多層構造により形成する方法、ＣＭＰなどの方法で平坦化する方法の３通りが考えられる。そして、それぞれの方法は、ＳＯＧ膜により形成する方法では工程が簡単であり、多層構造により形成する方法ではＭＯＳ界面の特性制御が容易であり、ＣＭＰなどの方法では平坦性がよいなどの特徴がある。
【００１６】
本発明はまた、チャネル領域と、該チャネル領域を挟んで対向するソース領域及びドレイン領域とを有する半導体層と、前記半導体層の上に設けられたゲート絶縁膜と、前記ゲート絶縁膜の上に、チャネル長方向において端部から中央部に向けて徐々に膜厚が厚くなる傾斜部を有するゲート電極とを備え、前記半導体層の前記ゲート電極と対向しない領域は、高濃度の不純物領域の前記ソース領域及びドレイン領域であり、前記半導体層の前記ゲート電極の傾斜部と対向する領域は、低濃度の不純物領域であることを特徴とする薄膜トランジスタを提供する。
【００１７】
このような薄膜トランジスタはＬＤＤ構造をとることにより、いわゆるホットエレクトロン効果を低減することができて好ましい。また、チャネル長方向において端部から中央部に向けて徐々に膜厚が厚くなる傾斜部を有するゲート電極を有するため、該ゲート電極をマスクとして不純物元素のイオン打ち込みを行うことで容易にＬＤＤ構造を形成できるので、製造に要する工程も少なくすることができる。
【００１８】
上記薄膜トランジスタのゲート電極は、チャネル長方向に切断した際の断面が略半円形状であることが好ましい。このような薄膜トランジスタは、上述したピニング現象で形成することができる。ピニング現象によれば、断面が略半円形状のゲート電極を安価かつ簡易な工程で得られるのと同時に、サブミクロンオーダーのゲート長を有するゲート電極とすることができるので、ゲート容量の小さい高性能な薄膜トランジスタとすることが可能である。
【００１９】
また、本発明は、上記薄膜トランジスタ、および上述した方法によって製造された薄膜トランジスタ、該薄膜トランジスタを備える電気光学装置、及び該薄膜トランジスタを備える電子機器を含む。
【００２０】
ここで、電気光学装置とは、本発明に係る半導体装置を備えた電気的作用によって発光するあるいは外部からの光の状態を変化させる電気光学素子を備えた装置一般をいい、自ら発光するものと外部からの光の通過を制御するもの双方を含む。例えば、電気光学素子として、液晶素子、電気泳動粒子が分散した分散媒体を有する電気泳動素子、ＥＬ（エレクトロルミネッセンス）素子、電界の印加により発生した電子を発光板に当てて発光させる電子放出素子を備えたアクティブマトリクス型の表示装置等をいう。
【００２１】
また、電子機器とは、本発明に係る半導体装置を備えた一定の機能を奏する機器一般をいい、例えば電気光学装置やメモリを備えて構成される。その構成に特に限定は無いが、例えばＩＣカード、携帯電話、ビデオカメラ、パーソナルコンピュータ、ヘッドマウントディスプレイ、リア型またはフロント型のプロジェクター、さらに表示機能付きファックス装置、デジタルカメラのファインダ、携帯型ＴＶ、ＤＳＰ装置、ＰＤＡ、電子手帳、電光掲示板、宣伝広告用ディスプレイ等が含まれる。
【発明を実施するための最良の形態】
【００２２】
以下、本発明の実施の形態について図面を参照して説明する。
＜第一の実施形態＞
図１および図２は、本発明の第一の実施形態に係る半導体装置の製造方法を示す説明図である。
【００２３】
（半導体膜形成工程）
図１（Ａ）は、基板１０上に形成された絶縁膜１２の上に、半導体膜（半導体層）１４が形成された状態を示す。絶縁膜１２は、ガラス等の絶縁材料からなる基板１０上に形成される。本実施形態では、絶縁膜１２として酸化シリコン膜を形成する。酸化シリコン膜は、例えばプラズマ化学気相堆積法（ＰＥＣＶＤ法）、減圧化学気相堆積法（ＬＰＣＶＤ法）、スパッタリング法等の物理気相堆積法などによって成膜することができる。
【００２４】
また、本実施形態では、半導体膜１４としてシリコン膜を形成する。シリコン膜は、ＡＰＣＶＤ法、ＬＰＣＶＤ法、ＰＥＣＶＤ法等のＣＶＤ法、あるいはスパッタ法や蒸着法などのＰＶＤ法で形成する。シリコン膜をＬＰＣＶＤ法で形成する場合は、基板温度を約４００℃〜７００℃としてジシラン（Ｓｉ2Ｈ6）等を原料としてシリコンを堆積する。ＰＥＣＶＤ法ではモノシラン（ＳｉＨ4）等を原料として基板温度が１００℃程度から５００℃程度でシリコンを堆積可能である。スパッタ法を用いるときには、基板温度は室温から４００℃程度である。このように、堆積したシリコン膜は、初期状態は非晶質や混晶質、微結晶質、あるいは多結晶質など様々な状態があるが、いずれの状態であっても良い。シリコン膜の膜厚は、薄膜トランジスタに用いられる場合は２０ｎｍから１００ｎｍ程度が適当である。堆積された半導体膜は、熱エネルギーを与えて結晶化せる。本明細書において、「結晶化」とは、非晶質の半導体膜の結晶化のみならず、多結晶質や微結晶質の半導体膜の結晶化も含むものとする。半導体膜の結晶化は、レーザ照射による方法や固相成長による方法を用いることができるが、これらに限定されない。続いて、形成された半導体膜を、フォトリソグラフィ法を用いて、エッチングにより必要な形状にパターニングし、シリコン膜１４を得る。
【００２５】
（絶縁膜形成工程）
図１（Ｂ）および（Ｃ）を用いてゲート絶縁膜１６の形成工程を説明する。ゲート絶縁膜１６は、半導体膜１４および絶縁膜１２を覆うように形成し、例えば酸化シリコン膜とすることができる。酸化シリコン膜は、例えば、電子サイクロトロン共鳴ＰＥＣＶＤ法（ＥＣＲ−ＰＥＣＶＤ法）、ＰＥＣＶＤ法、常圧化学気相堆積法（ＡＰＣＶＤ法）、または低圧化学気相堆積法(ＬＰＣＶＤ法)等の成膜法によって形成することができる。このようにして形成されたゲート絶縁膜１６は、図１（Ｂ）に示すように、半導体膜１４に積層された領域と、絶縁膜１２に積層された部分との間に段差を生じ、平面が平坦ではない。この上に導電性材料を含む液滴を供給すると、均一に濡れ拡がらず、所望の位置に導電性材料を析出させてゲート電極を得ることができない。そのため、図１（Ｃ）に示すように、導電性材料を含む液滴を配置する前に、ゲート絶縁膜１６を平坦化する。平坦化は、化学的機械的研磨（ＣＭＰ）や、エッチングによって行うことができる。ゲート絶縁膜は、スピンコータを用いて、液体のＳＯＧやＨｉｇｈ−ｋ材料を塗布することによっても形成することができる。液体材料の塗布による場合は、平坦な表面を得られるので、絶縁膜形成後に平坦化を行わなくてもよい。
【００２６】
（液滴配置工程）
次に、図１（Ｄ）に示すように、絶縁膜１６上に導電性材料を含む液滴１８を配置する。導電性材料としては、例えば、直径数ｎｍ程度のＡｕ、Ａｇ、Ｃｕなどの金属微粒子を用いることができ、例えばＡｇコロイドインク等が好適である。これらの金属微粒子は、テトラデカン等の有機分散媒に分散し、液滴として供給することが可能である。
【００２７】
液滴１８を絶縁膜１６上に配置する方法としては、マイクロピペット、マイクロディスペンサ、インクジェット法などを用いる方法が挙げられるが、特に正確なパターニングができるインクジェット法が好適である。インクジェット法は、後述するインクジェット式吐出装置を用いて行われる。
【００２８】
図２（Ａ）に液滴配置工程の平面図を示す。図２（Ａ）中の１Ｄ−１Ｄ線における断面図が、図１（Ｄ）である。図２（Ａ）では、半導体膜１４と液滴１８の位置関係を明確にするため、ゲート絶縁膜１６は省略されている。液滴１８は、その外周の弧の一部が、半導体膜１４の中央を横切るように配置されている。
【００２９】
（導電性材料析出工程）
絶縁膜１６上に配置された液滴１８は、周縁部の方が中央部より乾燥速度が速く、周縁部２０において導電性材料が先に飽和濃度に到達し、析出が始まる（図１（Ｄ））。析出した導電性材料によって液滴の周縁部がピン止めされたような状態となり、それ以降の乾燥に伴う液滴の収縮（外径の収縮）が抑制される「ピニング現象」がおこる。周縁部における乾燥速度は中央部における乾燥速度よりも速いため、液滴中央部から周縁部に向かう液体の流れが生じ、導電性材料が該周縁部に運ばれる。この結果、図２（Ｂ）に示すように、その一部がゲート電極２０ａとして機能する液滴の外形に従った環状の導電性膜２０が形成される。
【００３０】
図１（Ｅ）に、環状の導電性膜２０の一部をなすゲート電極２０ａが形成された様子を示す。なお、図１（Ｅ）は、図２（Ｂ）中の１Ｅ−１Ｅ線における断面図である。図１（Ｅ）に示すように、ゲート電極２０ａは、チャネル長方向（図１（Ｅ）において左右方向）において端部から中央部に向けて徐々に膜厚が厚くなる傾斜部を有している（詳細は後述）。このゲート電極２０ａは、幅１μｍ以下に制御され、半導体膜１４の中央を横切るように配置されている。
【００３１】
ここで、液滴１８を乾燥させる過程においては、液滴周縁部における導電性材料の濃度を高めるように制御することもできる。具体例を挙げて説明すると、例えば導電性材料の固形分濃度、若しくは各液滴の乾燥速度の少なくとも一方のパラメータを制御することにより、図１（Ｅ）に示すような略半円形状の断面を有するゲート電極２０ａの膜厚や形状を制御することができる。
【００３２】
また、別の方法として、液滴内の温度分布を利用して該液滴内の対流を制御することにより、図１（Ｅ）に示すような略半円形状の断面を有するゲート電極２０ａの膜厚や形状を制御することができる。この場合、液滴の温度制御の方法としては、（１）液滴の配置された基板の温度を制御する方法や、（２）液滴を部分的にレーザ加熱する方法、（３）液滴の雰囲気温度を制御する方法が挙がられる。
【００３３】
さらにまた、別の方法として、液滴の周縁部に導電性材料の微粒子を析出又は凝集させ、かつ、該液滴の頂部と底部とに温度差を与えて対流を生じさせることにより、図１（Ｅ）に示すような略半円形状の断面を有するゲート電極２０ａの膜厚や形状を制御することができる。具体的には、液滴の周縁部に導電性材料の微粒子を析出又は凝集させつつ、液滴内に生じる対流を利用してランダムに積み上げられた微粒子を再配置する。これにより、該液滴の周縁部にきれいな最密充填構造のゲート電極２０ａを形成することができる。なお、導電性材料が析出した後、得られた導電性膜に熱処理を行うことによって金属微粒子を凝集させても良く、これにより薄膜の導電性を高めることが可能となる。
【００３４】
（ソース／ドレイン領域形成工程）
図３（Ａ）は、不純物の打ち込み工程を説明するための図であり、図１（Ｅ）の部分拡大図である。ソース／ドレイン領域を形成する際には、まず、略半円形形状の断面を有するゲート電極２０ａをマスクとして、ドナーまたはアクセプタとなる不純物元素（例えば、リン）のイオン打ち込みを行う。図４は、打ち込まれたイオンの深さと濃度との関係を例示した図である。なお、図４においてＸｐは濃度が最も高くなる深さ（投影飛程）を示しており、このＸｐを中心として標準偏差σを持つ濃度分布が示されている。
【００３５】
図３（Ａ）に示す点線は、図４に示すＸｐをあらわしている。すなわち、上記の如く不純物元素のイオンが表面から打ち込まれると、半導体膜１４、ゲート絶縁膜１６、ゲート電極２０ａのそれぞれの深さ（Ｘｐ）に該イオンの濃度の中心がくる。図３（Ａ）に示す点線はこれをあらわしたものであり、該点線は表面形状に沿った形、すなわちゲート電極２０ａの端部から中央部にかけて盛り上がった形となる。なお、打ち込まれたイオンの濃度分布は標準偏差σを持っているため（図４参照）、例えば、ゲート絶縁膜１６中に濃度の中心Ｘｐがあったとしても、一部のイオンはゲート絶縁膜１６の下層の半導体膜１４に入ることになる。従って、ゲート電極の端部では半導体膜中に打ち込まれたイオンの濃度はゲート電極の厚さに対応して急減に減少し、十分厚いゲート電極の直下ではイオンの濃度がゼロとなる。即ち、ゲート電極の端部直下にＬＤＤ領域が形成されることになる。
【００３６】
その後、ＸｅＣｌエキシマレーザを４００ｍＪ／ｃｍ2程度のエネルギー密度に調整して照射することにより（或いは２５０℃〜４００℃程度の熱処理を行うことにより）、不純物元素の活性化を行う。これにより、図３（Ｂ）に示すように、ソース／ドレイン領域としての高濃度のＮ+型不純物拡散領域２２ａ、低濃度のＮ-型不純物拡散領域２２ｂ、及びチャネル領域２４が形成され、ＬＤＤ構造の形成が完了する。ここで、Ｎ-型不純物拡散領域２２ｂの寸法（幅）は、ゲート電極２０ａの端部の膜厚に応じて変化する。詳述すると、ゲート電極２０ａの端部では膜厚がゼロになるまで不純物濃度は漸次変化するが（図３参照）、この漸次変化する部分で半導体膜１４に打ち込まれる不純物元素のイオン濃度が変化する。すなわち、ゲート電極２０ａの膜厚が十分厚い部分では、不純物元素のイオンは半導体膜１４に到達しないが、該膜厚がある程度薄くなって図４に示す分布のσに対応する程度になると、不純物元素のイオンは半導体膜１４に到達するようになる。別言すれば、ゲート電極２０ａの膜厚がσ〜２σ程度の膜厚からゼロになるまでの横方向の寸法が低濃度のＮ-型不純物拡散領域２２ｂの幅となり、その幅は０.０１〜０.１μｍ程度に制御される。以上のようにしてソース／ドレイン領域を形成すると、半導体膜１４にコンタクトホールを開けて金属薄膜等を形成し、ソース電極１５ａ及びドレイン電極１５ｂを得る（図２（Ｃ）参照）。
【００３７】
以上説明したように、本実施形態では、導電性材料を含む液滴を滴下し、その乾燥を制御するといった簡易な工程でサブミクロンオーダの幅を有する導電性膜２０を形成し、これをゲート電極２０ａとして用いることができる。かかるゲート電極２０ａは、その断面が中央部から端部にかけて漸次膜厚が薄くなるような形状（略半円形状）を有しているため、該ゲート電極２０ａをマスクとして不純物元素のイオン打ち込みを行うことで、最終的には図３（Ｂ）に示すようなソース／ドレイン領域としての高濃度のＮ+型不純物拡散領域２２ａ、低濃度のＮ-型不純物拡散領域２２ｂ、及びチャネル領域２４を得ることができる。つまり、本実施形態によれば、ＬＤＤ構造を形成するために従来は少なくとも２回必要であったイオンの打ち込みを１回に減らすことできる。また、Ｎ-型不純物拡散領域２２ｂの寸法は、ゲート電極２０ａの端部の膜厚の変化に対応して形成されるため、該ゲート電極２０ａの端部の膜厚を制御することでサブミクロンオーダの精度でＮ-型不純物拡散領域２２ｂの寸法を設定・変更することができる。また、フォトリソグラフィ技術を用いる場合と異なり、パターン形成用の高価な露光機は不要であり、また、サイドウォールを形成する工程やエッチバックする工程も不要である。
【００３８】
なお、上述した本実施形態では、導電性材料を含む液滴を滴下し、その乾燥を制御するといった簡易な方法によって略半円形状の断面を有するゲート電極２０ａを形成する場合について説明したが、これに限る趣旨ではなく、ＣＶＤ法やフォトリソグラフィ技術等を用いて、チャネル長方向において端部から中央部に向けて徐々に膜厚が厚くなる傾斜部を有するゲート電極２０ａを形成するようにしても良い。
【００３９】
また、ゲート電極の形状は、チャネル長方向において端部から中央部に向けて徐々に膜厚が厚くなる傾斜部を有する限り特に限定されず、例えば、図１８（Ａ）に示すように、その傾斜部の断面が直線状であってもよく、同図（Ｂ）に示すように頂部が平坦な形状であってもよい。
【００４０】
また、上述した説明では、不純物元素としてリンを例示したが、砒素等を用いても良いのはもちろんである。ここで、リン及び砒素の質量数は、それぞれ３１及び７５であるから、同じエネルギーで打ち込みを行えば、リンは深く入る一方、砒素はこれよりも浅く入る。言い換えれば、図４に示す濃度の中心Ｘｐはリンは大きく砒素は小さい。よって、これら不純物を打ち込む際には、打ち込む不純物の種類に応じてイオンの打ち込みエネルギーを決定すれば良い。以下、本実施形態に係る導電性材料を含む液滴の滴下に用いられるインクジェット式吐出装置について、図面を参照しながら説明する。
【００４１】
（液滴吐出装置）
図５は、インクジェット式吐出装置３０の斜視図である。インクジェット式吐出装置３０は、ベース３２、第１移動手段３４、第２移動手段３６、重量測定手段である電子天秤（図示せず）、ヘッド３１、キャッピングユニット３３、およびクリーニングユニット３５を主として構成されている。第１移動手段３４および第２移動手段３６を含むインクジェット式吐出装置３０の動作は、制御装置により制御されるようになっている。なお図５において、Ｘ方向はベース３２の左右方向であり、Ｙ方向は前後方向であり、Ｚ方向は上下方向である。
【００４２】
第１移動手段３４は、二つのガイドレール３８をＹ軸方向に一致させてベース３２の上面に直接設置されている。この第１移動手段３４は、二つのガイドレール３８に沿って移動可能なスライダ３９を有している。このスライダ３９の駆動手段として、例えばリニアモータを採用することができる。これにより、スライダ３９がＹ軸方向に沿って移動可能とされ、また任意の位置で位置決め可能とされている。
【００４３】
スライダ３９の上面にはモータ３７が固定され、モータ３７のロータにはテーブル４６が固定されている。このテーブル４６は、基板１０を保持しつつ位置決めするものである。すなわち、図示しない吸着保持手段を作動させることにより、テーブル４６の孔４６Ａを通して基板１０が吸着され、基板１０をテーブル４６上に保持することができる。また、モータ３７は、例えばダイレクトドライブモータである。このモータ３７に通電することにより、ロータとともにテーブル４６がθｚ方向に回転して、テーブル４６には、ヘッド３１が液状体を捨て打ち、あるいは試し打ち（予備吐出）するための予備吐出エリアが設けられている。
【００４４】
一方、ベース３２の後方には二つの支柱３６Ａが立設され、その支柱３６Ａの上端部にコラム３６Ｂが架設されている。そして、コラム３６部の全面に第２移動手段３６が設けられている。この第２移動手段３６は、Ｘ軸方向に沿って配置された二つのガイドレール８４Ａを有し、ガイドレール８４Ａに沿って移動可能なスライダ８２を有している。このスライダ８２の駆動手段として、例えばリニアモータを採用することができる。これにより、スライダ８２がＸ軸方向に沿って移動可能とされ、また任意の位置で位置決め可能とされている。
【００４５】
スライダ８２には、ヘッド３１が設けられている。ヘッド３１は、揺動位置決め手段としてのモータ８４、８５、８６、８７に接続されている。モータ８４は、ヘッド３１をＺ軸方向に移動可能とし、また任意の位置で位置決め可能とするものである。モータ８５は、ヘッド３１をＹ軸回りのβ方向に揺動可能とし、また任意の位置で位置決め可能とするものである。モータ８６は、ヘッド３１をＸ軸回りのγ方向に揺動可能とし、また任意の位置で位置決め可能とするものである。モータ８７は、ヘッド３１をＺ軸回りのα方向に揺動可能とし、また任意の位置で位置決め可能とするものである。
【００４６】
以上のように、基板１０は、Ｙ方向に移動および位置決め可能とされ、θｚ方向に揺動および位置決め可能とされている。また、ヘッド３１は、Ｘ、Ｚ方向に移動および位置決め可能とされ、α、β、γ方向に揺動および位置決め可能とされている。したがって、本実施形態のインクジェット式吐出装置３０は、ヘッド３１のインク吐出面３１Ｐとテーブル上の基板１０との相対的な位置および姿勢を、正確にコントロールすることができるようになっている。
【００４７】
（インクジェットヘッド）
図６は、インクジェットヘッドの側面断面図である。ヘッド３１は、液滴吐出方式により液状体（本実施形態では導電性材料を含む液滴）Ｌをノズル４１から吐出するものである。液滴吐出方式として、圧電体素子としてのピエゾ素子を用いて液状体を吐出させるピエゾ方式や、液状体を加熱して発生した泡（バブル）により液状体を吐出させる方式など、公知の種々の技術を適用することができる。このうちピエゾ方式は、液状体に熱を加えないため、材料の組成等に影響を与えないという利点を有する。図６のヘッド３１には、ピエゾ方式が採用されている。
【００４８】
ヘッド３１のヘッド本体４０には、リザーバ４５およびリザーバ４５から分岐された複数のインク室４３が形成されている。リザーバ４５は、各インク室４３に液状体Ｌを供給するための流路になっている。また、ヘッド本体４０の下端面には、インク吐出面を構成するノズルプレートが装着されている。そのノズルプレートには、液状体Ｌを吐出する複数のノズル４１が、各インク室４３に対応して開口されている。そして、各インク室４３から対応するノズル４１に向かって、インク流路が形成されている。一方、ヘッド本体４０の上端面には、振動板４４が装着されている。なお、振動板４４は各インク室４３の壁面を形成している。その振動板４４の外側には、各インク室４３に対応して、ピエゾ素子４２が設けられている。ピエゾ素子４２は、水晶等の圧電材料を一対の電極（図示せず）で挟持したものである。その一対の電極は、駆動回路４９に接続されている。
【００４９】
そして、駆動回路４９からピエゾ素子４２に電圧を印加すると、ピエゾ素子４２が膨張変形または収縮変形する。ピエゾ素子４２が収縮変形すると、インク室４３の圧力が低下して、リザーバ４５からインク室４３に液状体Ｌが流入する。またピエゾ素子４２の圧力が低下して、リザーバ４５からインク室４３に液状体Ｌが流入する。またピエゾ素子４２が膨張変形すると、インク室４３の圧力が増加して、ノズル４１から液状体Ｌが吐出される。なお、印加電圧の周波数を変化させることにより、ピエゾ素子４２の変形速度を制御することができる。すなわち、ピエゾ素子４２への印加電圧を制御することにより、液状体Ｌの吐出条件を制御しうるようになっている。
【００５０】
一方、図５に示すインクジェット式吐出装置は、キャッピングユニット３３およびクリーニングユニット３５を備えている。キャッピングユニット３３は、ヘッド３１におけるインク吐出面３１Ｐの乾燥を防止するため、インクジェット式吐出装置３０の待機時にインク吐出面３１Ｐをキャッピングするものである。またクリーニングユニット３５は、ヘッド３１におけるノズルの目詰まりを取り除くため、ノズルの内部を吸引するものである。なおクリーニングユニット３５は、ヘッド３１におけるインク吐出面３１Ｐの汚れを取り除くため、インク吐出面３１Ｐへのワイピングを行うことも可能である。
【００５１】
＜第二の実施形態＞
図７に、本発明の第二の実施形態に係る半導体装置を示し、図８に、本発明に係る半導体装置の等価回路を示す。
【００５２】
本実施形態に係る半導体装置は、２つの薄膜トランジスタＴ１、Ｔ２を直列に接続したダブルゲート型の半導体装置であり（図７及び図８参照）、ソース電極６６ａ及びドレイン電極６６ｂが形成されるソース／ドレイン領域の間に、二つのゲート電極６３ａ、６３ｂが形成されている。図７に示すようにゲート電極６３ａ、６３ｂは、それぞれ一つの環状導電性薄膜６３の一部をなしている。
【００５３】
各ゲート電極６３ａ、６３ｂは、導電性材料を含む液滴をゲート電極が形成されるべき位置に配置し、或いは導電性材料を含む液滴を乾燥過程における液滴の収縮を見込んでゲート電極が形成されるべき位置よりも大きめに配置する。例えば、半導体膜６４において、その両端からソース／ドレイン領域が形成されるべき領域を除いた残りの部分を覆うように液滴を配置すればよい。
【００５４】
こうすることにより、導電性材料の液滴を一つ配置して、それを乾燥させるという容易かつ安価な工程によって、サブミクロンオーダーの二つのゲート電極６３ａ、６３ｂ（ダブルゲート）を所望の位置に形成することができる。かかるゲート電極６３ａ、６３ｂは、チャネル長方向において端部から中央部に向けて徐々に膜厚が厚くなる形状を有しているため（第１実施形態参照）、該ゲート電極６３ａ、６３ｂをマスクとして不純物元素のイオン打ち込みを行うことで、最終的には図３（Ｂ）に示すようなソース／ドレイン領域としての高濃度のＮ+型不純物拡散領域２２ａ、低濃度のＮ-型不純物拡散領域２２ｂ、及びチャネル領域２４を形成することができる。このようなダブルゲートトランジスタはソース、ドレイン間のリーク電流の低減や耐圧の向上に大きな効果を発揮することができる。
【００５５】
なお、上記説明では、ダブルゲート型の薄膜トランジスタを形成するために１つの環状導電性薄膜６３を形成する場合を例示したが、かかる環状導電性薄膜６３の数は、形成すべき薄膜トランジスタの数ｎ（ｎ≧２）に応じて適宜変更可能である。例えば、４つの薄膜トランジスタを直列に接続したマルチゲート型の薄膜トランジスタを形成する場合には、２つの環状導電性薄膜６３を形成すれば良い。また、各環状導電性薄膜６３の配置間隔やその径等については、形成すべき薄膜トランジスタの設計等に応じて適宜変更可能である。
【００５６】
＜第三の実施形態＞
図９に、本発明の第三の実施形態に係る半導体装置を示し、図１０に、本発明に係る半導体装置の等価回路を示す。
【００５７】
本実施形態に係る半導体装置は、２連の薄膜トランジスタＴ１、Ｔ２を含んで構成され、詳細にはソース電極７５ａとドレイン電極７５ｂとゲート電極７４ａを含む薄膜トランジスタＴ１と、ソース電極７５ｃとドレイン電極７５ｂとゲート電極７４ｂを含む薄膜トランジスタＴ２とから構成されている。図１０に示すようにゲート電極７４ａ、７４ｂは、それぞれ一つの環状導電性薄膜７４の一部をなしている。このような２連のトランジスタは、Ｔ１をｐチャネル型トランジスタ（ＰＭＯＳ）とし、Ｔ２をＮチャネル型トランジスタとすれば、ＣＭＯＳインバータ回路を構成することになり、Ｔ１及びＴ２を同一導電型トランジスタとして、７５ａと７５ｂを同電位にすれば、並列接続されたトランジスタつまりゲート幅が２倍になった１つのトランジスタとして機能することになる。
【００５８】
各ゲート電極７４ａ、７４ｂは、導電性材料を含む液滴をゲート電極が形成されるべき位置に配置し、或いは導電性材料を含む液滴を乾燥過程における液滴の収縮を見込んでゲート電極が形成されるべき位置よりも大きめに配置する。例えば、半導体膜７２において、その両端からソース／ドレイン領域が形成されるべき領域を除いた残りの部分を覆うように液滴を配置すればよい。
【００５９】
こうすることにより、導電性材料の液滴を一つ配置して、それを乾燥させるという容易かつ安価な工程によって、二連の薄膜トランジスタに用いられる二つのゲート電極７４ａ、７４ｂを所望の位置に形成することができる。かかるゲート電極７４ａ、７４ｂは、その断面が中央部から端部にかけて漸次膜厚が薄くなるような形状を有しているため（第１実施形態参照）、該ゲート電極７４ａ、７４ｂをマスクとして不純物元素のイオン打ち込みを行うことで、最終的には図３（Ｂ）に示すようなソース／ドレイン領域としての高濃度のＮ+型不純物拡散領域２２ａ、低濃度のＮ-型不純物拡散領域２２ｂ、及びチャネル領域２４を形成することができる。
【００６０】
なお、上記説明では、２連の薄膜トランジスタを形成するために１つの環状導電性薄膜７４を形成する場合を例示したが、かかる環状導電性薄膜７４の数は、形成すべきｎ（ｎ≧２）連の薄膜トランジスタの数に応じて適宜変更可能である。また、環状導電性薄膜７４の配置間隔やその径等については、形成すべき薄膜トランジスタの設計等に応じて適宜変更可能である。
【００６１】
＜第四の実施形態＞
図１１に、本発明の第四の実施形態に係る半導体装置を示し、図１２に、本発明に係る半導体装置の等価回路を示す。
【００６２】
本実施形態に係る二連の薄膜トランジスタＴ１、Ｔ２のそれぞれゲート電極７４ａ、７４ｂは、一つの環状の導電性薄膜の一部を除去することによって形成される。本実施形態に係る半導体装置は、この点を除けば前掲図９に示す半導体装置と同様である。よって、対応する部分には同一符号を付し、その詳細な説明を省略する。このようなトランジスタは異なる２つのゲート入力を有する論理回路として機能する。
【００６３】
各ゲート電極７４ａ、７４ｂを形成する際には、まず、導電性材料を含む液滴をゲート電極が形成されるべき位置等に配置する（第三の実施形態参照）。続いて、乾燥工程によって導電性材料が析出したら、ゲート電極として不要な部分の薄膜を除去して、ゲート電極７４ａ、７４ｂを得る。薄膜の除去方法としては、塩酸や硫酸などの酸性溶液を供給して、不要な導電性薄膜を該酸性溶液と一緒に除去する方法や、フッ酸で酸化シリコン膜をリフトオフする方法、エッチング法などを用いることができる。薄膜を除去する領域はサブミクロンオーダではないので、エッチング方法も比較的安価な通常の方法を用いることができる。
【００６４】
こうすることにより、導電性材料の液滴を一つ配置して、それを乾燥させるという容易かつ安価な工程によって、二連の薄膜トランジスタに用いられる二つのゲート電極７４ａ、７４ｂを所望の位置に形成することができる。かかるゲート電極７４ａ、７４ｂは、その断面が中央部から端部にかけて漸次膜厚が薄くなるような形状を有しているため（第１実施形態参照）、該ゲート電極７４ａ、７４ｂをマスクとして不純物元素のイオン打ち込みを行うことで、最終的には図３（Ｂ）に示すようなソース／ドレイン領域としての高濃度のＮ+型不純物拡散領域２２ａ、低濃度のＮ-型不純物拡散領域２２ｂ、及びチャネル領域２４を形成することができる。
【００６５】
＜第五の実施形態＞
図１３に、本発明の第五の実施形態に係る半導体装置を示す。
【００６６】
本実施形態に係る半導体装置は、ソース電極９６ａとドレイン電極９６ｂとゲート電極９４ａを含むＮチャネル型ＭＯＳトランジスタＴNと、ソース電極９６ｃとドレイン電極９６ｂとゲート電極９４ｂを含むＰチャネル型ＭＯＳトランジスタＴPとを備える相補型ＭＯＳ半導体装置である。Ｎチャネル型ＭＯＳトランスジスタＴNとＰチャネル型ＭＯＳトランジスタＴPのそれぞれのゲート電極９４ａ、９４ｂは、いずれも一つの導電性環状薄膜９４の一部をなしている。
【００６７】
Ｎチャネル型ＭＯＳトランスジスタＴN及びＰチャネル型ＭＯＳトランジスタＴPの各ゲート電極７４ａ、７４ｂは、導電性材料を含む液滴をゲート電極が形成されるべき位置に配置し、或いは導電性材料を含む液滴を乾燥過程における液滴の収縮を見込んでゲート電極が形成されるべき位置よりも大きめに配置する。例えば、半導体膜７２において、その両端からソース／ドレイン領域が形成されるべき領域を除いた残りの部分を覆うように液滴を配置すればよい。
【００６８】
こうすることにより、Ｎチャネル型ＭＯＳトランスジスタＴNとＰチャネル型ＭＯＳトランジスタＴPの二つのゲート電極９４ａ、９４ｂを所望の位置に形成することができる。かかるゲート電極９４ａ、９４ｂは、その断面が中央部から端部にかけて漸次膜厚が薄くなるような形状を有しているため（第１実施形態参照）、該ゲート電極９４ａ、９４ｂをマスクとして不純物元素のイオン打ち込みを行うことで、最終的には図３（Ｂ）に示すようなソース／ドレイン領域としての高濃度のＮ+型不純物拡散領域２２ａ、低濃度のＮ-型不純物拡散領域２２ｂ、及びチャネル領域２４を形成することができる。
【００６９】
＜第六の実施形態＞
本発明の第六の実施形態は、本発明に係る半導体装置等を備えた電気光学装置に関する。電気光学装置の一例として、有機ＥＬ（エレクトロルミネッセンス）表示装置を挙げる。
【００７０】
図１４は、第六の実施形態における電気光学装置１００の構成を説明する図である。本実施形態の電気光学装置（表示装置）１００は、基板上に薄膜トランジスタＴ１〜Ｔ４を含む画素駆動回路をマトリクス状に配置してなる回路基板（アクティブマトリクス基板）と、画素駆動回路により駆動されて発光する発光層と、各薄膜トランジスタＴ１〜Ｔ４を含んでなる画素駆動回路に駆動信号を供給するドライバ１０１及び１０２を含んで構成されている。ドライバ１０１は、走査線Ｖsel及び発光制御線Ｖgpを介して各画素領域に駆動信号を供給する。ドライバ１０２は、データ線Ｉdataおよび電源線Ｖddを介して各画素領域に駆動信号を供給する。走査線Ｖselとデータ線Ｉdataとを制御することにより、各画素領域に対する電流プログラムが行われ、発光部ＯＥＬＤによる発光が制御可能になっている。画素駆動回路を構成する各薄膜トランジスタＴ１〜Ｔ４及びドライバ１０１、１０２は、上述した各実施形態の製造方法を適用して形成される。
【００７１】
なお、電気光学装置の一例として有機ＥＬ表示装置について説明したが、これ以外にも、液晶表示装置など各種の電気光学装置についても同様にして製造することが可能である。
【００７２】
次に、本発明に係る電気光学装置１００を適用して構成される種々の電子機器について説明する。図１５は、電気光学装置１００を適用可能な電子機器の例を示す図である。図１５（Ａ）は携帯電話への適用例であり、当該携帯電話２３０はアンテナ部２３１、音声出力部２３２、音声入力部２３３、操作部２３４、および本発明の電気光学装置１００を備えている。このように本発明に係る電気光学装置は表示部として利用可能である。
【００７３】
図１５（Ｂ）は、ビデオカメラへの適用例であり、当該ビデオカメラ２４０は受像部２４１、操作部２４２、音声入力部２４３、および本発明の電気光学装置１００を備えている。このように本発明に係る電気光学装置はファインダや表示部として利用可能である。図１５（Ｃ）は携帯型パーソナルコンピュータ（いわゆるＰＤＡ）への適用例であり、当該コンピュータ２５０はカメラ部２５１、操作部２５２、および本発明に係る電気光学装置１００を備えている。このように本発明に係る電気光学装置は表示部として利用可能である。
【００７４】
図１５（Ｄ）はヘッドマウントディスプレイへの適用例であり、当該ヘッドマウントディスプレイ２６０はバンド２６１、光学系収納部２６２および本発明に係る電気光学装置１００を備えている。このように本発明に係る電気光学装置は画像表示源として利用可能である。また、本発明に係る電気光学装置１００は、上述した例に限らず有機ＥＬ表示装置や液晶表示装置などの表示装置を適用可能なあらゆる電子機器に適用可能である。例えばこれらの他に、表示機能付きファックス装置、デジタルカメラのファインダ、携帯型ＴＶ、電子手帳、電光掲示盤、宣伝公告用ディスプレイなどにも活用することができる。
【００７５】
図１６（Ａ）はテレビジョンへの適用例であり、当該テレビジョン３００は本発明に係る電気光学装置１００を備えている。なお、パーソナルコンピュータ等に用いられるモニタ装置に対しても同様に本発明に係る電気光学装置を適用し得る。図１６（Ｂ）はロールアップ式テレビジョンへの適用例であり、当該ロールアップ式テレビジョン３１０は本発明に係る電気光学装置１００を備えている。
【００７６】
＜第七の実施形態＞
上述した各実施形態にかかる製造方法は、電気光学装置の製造以外にも種々のデバイスの製造に適用することが可能である。例えば、ＦｅＲＡＭ（ferroelectric RAM）、ＳＲＡＭ、ＤＲＡＭ、ＮＯＲ型ＲＡＭ、ＮＡＮＤ型ＲＡＭ、浮遊ゲート型不揮発メモリ、マグネティックＲＡＭ（ＭＲＡＭ）など各種のメモリの製造が可能である。また、マイクロ波を用いた非接触型の通信システムにおいて、微小な回路チップ（ＩＣチップ）を搭載した安価なタグを製造する場合にも適用が可能である。
【図面の簡単な説明】
【００７７】
【図１】第一の実施形態の半導体装置の製造方法の説明図である。
【図２】第一の実施形態の半導体装置の製造方法の説明図である。
【図３】第一の実施形態の半導体装置の製造方法の説明図である。
【図４】打ち込まれたイオンの深さと濃度との関係を例示した図である。
【図５】インクジェット式吐出装置の斜視図である。
【図６】インクジェットヘッドの側面断面図である。
【図７】第二の実施形態に係る半導体装置の説明図である。
【図８】第二の実施形態に係る半導体装置の等価回路を示す図である。
【図９】第三の実施形態に係る半導体装置の説明図である。
【図１０】第三の実施形態に係る半導体装置の等価回路を示す図である。
【図１１】第四の実施形態に係る半導体装置の説明図である。
【図１２】第四の実施形態に係る半導体装置の等価回路を示す図である。
【図１３】第五の実施形態に係る半導体装置の説明図である。
【図１４】第六の実施形態に係る電気光学装置の構成を示す図である。
【図１５】電気光学装置を適用して構成される種々の電子機器の説明図である。
【図１６】電気光学装置を適用して構成される種々の電子機器の説明図である。
【図１７】ＬＤＤ構造を採用した従来の薄膜トランジスタの製造方法を示す図である。
【図１８】本発明に係る製造方法で形成されるゲート電極の断面図の例である。
【符号の説明】
【００７８】
１０…基板、１２…絶縁膜、１８…液滴、１４…半導体膜、１６…ゲート絶縁膜、２０、６３、７４、９４…環状導電性膜、２０ａ、６３ａ、６３ｂ、７４ａ、７４ｂ、９４ａ、９４ｂ…ゲート電極、２２ａ…Ｎ+型不純物拡散領域（ソース／ドレイン領域）、２２ｂ…Ｎ-型不純物拡散領域、２４…チャネル領域、Ｔ１、Ｔ２…薄膜トランジスタ、２０、６３、７４、９４…環状導電性膜。
【特許請求の範囲】
【請求項１】
チャネル領域を有する半導体層を形成する工程と、
前記チャネル領域の上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜の上に、チャネル長方向において端部から中央部に向けて徐々に膜厚が厚くなる傾斜部を有するゲート電極を形成する工程と、
前記半導体層の前記ゲート電極と対向しない領域に高濃度の不純物領域であるソース領域及びドレイン領域を形成すると同時に、前記ゲート電極の傾斜部と対向する領域に低濃度の不純物領域を形成するように、前記半導体層に不純物を注入し活性化する工程と、を具備することを特徴とする薄膜トランジスタの製造方法。
【請求項２】
前記ゲート電極のチャネル長方向の断面が略半円形状である、請求項１に記載の薄膜トランジスタの製造方法。
【請求項３】
前記ゲート電極を形成する工程では、前記傾斜部の膜厚を、前記低濃度の不純物領域の寸法に応じて決定することを特徴とする請求項１または２に記載の薄膜トランジスタの製造方法。
【請求項４】
前記ゲート電極を形成する工程が、
前記ゲート絶縁膜の上に導電材料を含む液滴を配置する工程と、
前記液滴の固形分濃度、若しくは各液滴の乾燥速度の少なくとも一方のパラメータを制御して前記液滴を乾燥する工程と、を備えることを特徴とする請求項１ないし３のいずれか１の請求項に記載の薄膜トランジスタの製造方法。
【請求項５】
前記ゲート電極を形成する工程が、
前記ゲート絶縁膜の上に導電材料を含む液滴を配置する工程と、
前記液滴内の温度分布を利用して該液滴内の対流を制御しながら前記液滴を乾燥する工程と、を備えることを特徴とする請求項１ないし３のいずれか１の請求項に記載の薄膜トランジスタの製造方法。
【請求項６】
前記液滴を配置する工程では、前記チャネル領域に前記液滴の周縁部が対向するように前記液滴を配置し、
前記液滴を乾燥する工程では、前記液滴の周縁部に前記導電材料を析出させることを特徴とする請求項４または５に記載の薄膜トランジスタの製造方法。
【請求項７】
前記ゲート絶縁膜を形成する工程では、表面が平坦な前記ゲート絶縁膜を形成する請求項４ないし６のいずれか１の請求項に記載の薄膜トランジスタの製造方法。
【請求項８】
チャネル領域と、該チャネル領域を挟んで対向するソース領域及びドレイン領域とを有する半導体層と、
前記半導体層の上に設けられたゲート絶縁膜と、
前記ゲート絶縁膜の上に、チャネル長方向において端部から中央部に向けて徐々に膜厚が厚くなる傾斜部を有するゲート電極とを備え、
前記半導体層の前記ゲート電極と対向しない領域は、高濃度の不純物領域の前記ソース領域及びドレイン領域であり、 前記半導体層の前記ゲート電極の傾斜部と対向する領域は、低濃度の不純物領域であることを特徴とする薄膜トランジスタ。
【請求項９】
前記ゲート電極のチャネル長方向の断面が略半円形状である、請求項８に記載の薄膜トランジスタ。
【請求項１０】
請求項８または９に記載の薄膜トランジスタを備えることを特徴とする電気光学装置。
【請求項１１】
請求項８または９に記載の薄膜トランジスタを備えることを特徴とする電子機器。
【請求項１】
チャネル領域を有する半導体層を形成する工程と、
前記チャネル領域の上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜の上に、チャネル長方向において端部から中央部に向けて徐々に膜厚が厚くなる傾斜部を有するゲート電極を形成する工程と、
前記半導体層の前記ゲート電極と対向しない領域に高濃度の不純物領域であるソース領域及びドレイン領域を形成すると同時に、前記ゲート電極の傾斜部と対向する領域に低濃度の不純物領域を形成するように、前記半導体層に不純物を注入し活性化する工程と、を具備することを特徴とする薄膜トランジスタの製造方法。
【請求項２】
前記ゲート電極のチャネル長方向の断面が略半円形状である、請求項１に記載の薄膜トランジスタの製造方法。
【請求項３】
前記ゲート電極を形成する工程では、前記傾斜部の膜厚を、前記低濃度の不純物領域の寸法に応じて決定することを特徴とする請求項１または２に記載の薄膜トランジスタの製造方法。
【請求項４】
前記ゲート電極を形成する工程が、
前記ゲート絶縁膜の上に導電材料を含む液滴を配置する工程と、
前記液滴の固形分濃度、若しくは各液滴の乾燥速度の少なくとも一方のパラメータを制御して前記液滴を乾燥する工程と、を備えることを特徴とする請求項１ないし３のいずれか１の請求項に記載の薄膜トランジスタの製造方法。
【請求項５】
前記ゲート電極を形成する工程が、
前記ゲート絶縁膜の上に導電材料を含む液滴を配置する工程と、
前記液滴内の温度分布を利用して該液滴内の対流を制御しながら前記液滴を乾燥する工程と、を備えることを特徴とする請求項１ないし３のいずれか１の請求項に記載の薄膜トランジスタの製造方法。
【請求項６】
前記液滴を配置する工程では、前記チャネル領域に前記液滴の周縁部が対向するように前記液滴を配置し、
前記液滴を乾燥する工程では、前記液滴の周縁部に前記導電材料を析出させることを特徴とする請求項４または５に記載の薄膜トランジスタの製造方法。
【請求項７】
前記ゲート絶縁膜を形成する工程では、表面が平坦な前記ゲート絶縁膜を形成する請求項４ないし６のいずれか１の請求項に記載の薄膜トランジスタの製造方法。
【請求項８】
チャネル領域と、該チャネル領域を挟んで対向するソース領域及びドレイン領域とを有する半導体層と、
前記半導体層の上に設けられたゲート絶縁膜と、
前記ゲート絶縁膜の上に、チャネル長方向において端部から中央部に向けて徐々に膜厚が厚くなる傾斜部を有するゲート電極とを備え、
前記半導体層の前記ゲート電極と対向しない領域は、高濃度の不純物領域の前記ソース領域及びドレイン領域であり、 前記半導体層の前記ゲート電極の傾斜部と対向する領域は、低濃度の不純物領域であることを特徴とする薄膜トランジスタ。
【請求項９】
前記ゲート電極のチャネル長方向の断面が略半円形状である、請求項８に記載の薄膜トランジスタ。
【請求項１０】
請求項８または９に記載の薄膜トランジスタを備えることを特徴とする電気光学装置。
【請求項１１】
請求項８または９に記載の薄膜トランジスタを備えることを特徴とする電子機器。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【公開番号】特開２００６−１９５０５（Ｐ２００６−１９５０５Ａ）
【公開日】平成１８年１月１９日（２００６．１．１９）
【国際特許分類】
【出願番号】特願２００４−１９５７７６（Ｐ２００４−１９５７７６）
【出願日】平成１６年７月１日（２００４．７．１）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
【公開日】平成１８年１月１９日（２００６．１．１９）
【国際特許分類】
【出願日】平成１６年７月１日（２００４．７．１）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
[ Back to top ]