【課題】 化合物半導体装置及びその製造方法に関し、パッシベーション効果を保ったままで絶縁膜とレジストとの密着性を改善して、デバイス特性及び信頼性を向上する。
【解決手段】 化合物半導体基体１の表面の少なくとも一部を化合物半導体基体１に接する側４の被覆性が表面側３より高く、且つ、表面側３のレジスト膜に対する密着性が化合物半導体基体１に接する側４より高い窒化珪素系絶縁膜２で被覆する。 （もっと読む）

【課題】半導体装置においてシリサイドの低抵抗化を阻害することなくゲート電極を狭幅化できるようにする半導体装置の製造方法を提供する。
【解決手段】シリコン半導体基板１の表面領域の全面にポリシリコン膜４を形成し、このポリシリコン膜４をパターニングして、フィールド酸化膜２におけるポリシリコン膜４'の線幅が素子形成領域におけるポリシリコン膜４の線幅よりも大きくなるようにする。次いで、ＭＯＳＦＥＴのゲート幅を規定する１層目のポリシリコン膜４，４'の上、及び、側壁ＳｉＮ膜６の上にＳｉＯ2膜８を介して、ポリシリコン膜４，４'よりも幅広の２層目のポリシリコン膜を形成し、その２層目のポリシリコン膜をシリサイド化して、チタンシリサイド層１２を形成する。 （もっと読む）

【課題】電界効果トランジスタを製造する際に、低ゲート抵抗化し、かつゲート/オーミック電極間の寄生容量を低減する。
【解決手段】半導体基板1上の半導体活性層3の表面に絶縁膜5を形成する工程と、絶縁膜5を貫通する開口5a部を形成する工程と、絶縁膜5およびその開口5aより露出した半導体活性層3の表面に高融点金属膜6とドライエッチング可能な低抵抗金属膜7Aとを積層する工程と、前記の積層膜をエッチングしてＴ字型の電極9を形成する工程と、電極9の内の少なくとも低抵抗金属膜7Aの上面および側面を覆う保護膜12を形成する工程と、保護膜12の存在下にフッ酸を含むエッチング液により絶縁膜5の一部若しくは全てを除去して電極9の近傍に空隙10を形成する工程とを有する、電界効果トランジスタの製造方法。保護膜12で電極9をフッ酸から保護しつつ絶縁膜5を除去することができる。 （もっと読む）

【課題】配線の信頼性を向上させ、特に、配線の微細化に対応し得る配線の形成方法を提供する。
【解決手段】基板１上にフォトレジスト膜７を形成し、このフォトレジスト膜７を露光、現像することにより、幅Ｗ２を有し、深さＤ２の第２溝９Ｂと、この第２溝９Ｂの略中央部に位置し、幅Ｗ１を有し、深さＤ１の第１溝９Ａよりなる溝９を形成し、第１溝９Ａに、導電性材料液を例えば、インクジェット法により注入し、熱処理を施し、第１溝９Ａ内に導電性膜（配線）を形成する。 （もっと読む）

【課題】めっき膜に生じる異常析出を、単位時間当たりの基板処理枚数に影響を極端に及ぼさない範囲で、効果的に防止・抑制することができるめっき方法及びめっき装置を提供すること。
【解決手段】金属イオンを含んだめっき液Ｑに半導体ウェーハ３とアノード５とを浸漬し、半導体ウェーハ３とアノード５間に電流を流すことで半導体ウェーハ３の被めっき面３ａに金属めっきを行う。半導体ウェーハ３とアノード５間への電流供給をそのめっき膜厚が１〜２０μｍとなるまで連続して行なった後に１秒〜２分間停止する工程を、複数回繰り返し行う。その間、被めっき面３ａ近傍部分のめっき液Ｑをパドル９によって攪拌する。 （もっと読む）

【課題】ゲート絶縁膜の信頼性を向上させ、高い電流駆動能力を有する半導体装置を製造する半導体装置の製造方法とその半導体装置を提供する。
【解決手段】半導体基体を構成するエピタキシャル層２表面に該半導体基体とヘテロ接合するヘテロ半導体領域として多結晶シリコン４を形成した後、ゲート絶縁膜６を成膜する前に、多結晶シリコン４の表面の凹凸を平坦化する。あるいは、前記ヘテロ半導体領域として、結晶粒径が小さい非晶質もしくは微結晶のヘテロ半導体を用いる。さらには、前記ヘテロ半導体領域として非晶質もしくは微結晶のヘテロ半導体を成膜させた場合、成膜後に、多結晶シリコンに変化させる再結晶化アニール処理を施すようにしても良い。半導体基体の材料は、炭化珪素、窒化ガリウム、ダイヤモンドのいずれでも良いし、ヘテロ半導体領域の材料は、シリコン、シリコンゲルマニウム、ゲルマニウム、ガリウムヒ素のいずれでも良い。 （もっと読む）

マイクロエレクトロニクス・トランジスタおよび製作方法の性能および製造可能性を強化するための新たな技術を提供する。
【課題】
【解決手段】トランジスタ装置およびそれを形成する方法であって、基板と、基板上の第１のゲート電極と、基板上の第２のゲート電極と、第２のゲート電極に重なり合うフランジ付き端部の対を備えるランディング・パッドとを備え、第２のゲート電極の構造は、ランディング・パッドの構造と不連続である。 （もっと読む）

【課題】庇部を有する電極の庇部下の空洞を絶縁膜で埋め込むことで、層間絶縁膜や配線の段切れ、配線の短絡等を防止することを可能とする。
【解決手段】基板１０に形成された導電層（エミッタキャップ層１５）に接続されるもので庇部２０ａ有するコンタクト電極（エミッタ電極）２０と、エミッタ電極２０の庇部２０ａ下の空洞２８部分に埋め込まれた絶縁膜３１と、エミッタ電極２０および絶縁膜３１側部を被覆する層間絶縁膜２１と、層間絶縁膜２１に形成された接続孔２４を通じてエミッタ電極２０に接続されるとともに、層間絶縁膜２１上をエミッタ電極２０上より電極周辺部に配設されている配線２７とを備えたことを特徴とする。 （もっと読む）

【課題】金属残渣とレジスト残渣を生じることを防ぐことができる半導体装置の製造方法を提供する。
【解決手段】レジストパターン１９の開口部１８に金属を堆積させて電極２１を形成する金属堆積工程Ｓ２８を有する半導体装置の製造方法において、金属堆積工程Ｓ２８と、リフトオフで電極を構成する金属以外の金属を除去するリフトオフ工程Ｓ３０の間に、レジストパターン１９の開口部１８の側壁部１９ｓを除去する側壁部除去工程Ｓ２９を設ける。 （もっと読む）

【課題】本発明の課題は、ゲート長が小さくても有利かつ長時間安定性の特性を有する、III‐V族化合物半導体基板をベースとする半導体素子の製造方法および半導体素子を提供することである。
【解決手段】前記課題は、半導体層上のゲート電極の第１の層をアルミニウムから形成し、第１の層上に、第２の金属から成る第２の層を堆積し、該第２の金属は、後続の該熱処理で該第１の層のアルミニウムの粒度の成長を制限するものであり、該第２の金属と異なる別の金属を、少なくとも１つの別の層で該第２の層に沈着する
ことを特徴とする方法によって解決される。 （もっと読む）

【課題】コストの増加を抑えることができ、セルサイズを縮小できる半導体装置及び半導体装置の製造方法を提供する。
【解決手段】半導体装置１００は、半導体基板１１０と、ゲート電極１６０と、第１／第２サイドウォール１２０，１３０とを備える。第１サイドウォール１２０はゲート電極１６０に隣接する位置に形成され、第２サイドウォール１３０は、第１サイドウォール１２０と対向する位置に形成されている。第１サイドウォール１２０は、第１傾斜面１２３ａを含む。第１傾斜面１２３ａは、半導体基板１１０に近づくに従って第２サイドウォール１３０に近づくように傾斜している。第２サイドウォール１３０は、第２傾斜面１３３ａを含む。第２傾斜面１３３ａは、半導体基板１１０に近づくに従って第１サイドウォール１２０に近づくように傾斜している。ゲート電極１６０は、第１傾斜面１２３ａ及び第２傾斜面１３３ａに沿った面を含む。 （もっと読む）

【課題】超格子キャップ層に有しているIII族窒化物半導体を用いた電界効果トランジスタにおいて、超格子キャップ層による高周波特性向上の効果に加えて高耐圧化を図ることで、高周波化と高出力化を両立させる。
【解決手段】サファイアからなる基板201上に、AlN又は低温成長した窒化ガリウム(GaN)からなるバッファ層202、GaNからなる活性層203、Al_0.26Ga_0.74Nからなる障壁層204、例えばAl_0.26Ga_0.74N5.6nmとGaN 1.4nmの薄層を7周期繰り返してなる超格子層205、n型にドープしたGaN（n-GaN）層206を有機金属化学気相成長法により順次形成する。その後、ゲートが形成される領域の超格子層205とn-GaN層206をドライエッチングなどにより除去し、第１のリセス207を形成する。この第１のリセス207の深さは、n-GaN層106より深く、障壁層204上に超格子層205の一部が残るようにする。 （もっと読む）

【課題】Ｔ型電極部の寄生容量を小さくする。
【解決手段】基板１１上に半導体結晶層１２を形成し、半導体結晶層１２上に膜厚が５０ｎｍの第１のＳｉＯ_２膜１３を形成し、ＳｉＯ_２膜１３上に膜厚が１００ｎｍの第２のＳｉＯ_２膜１４を形成し、開口部１５ａを有するレジスト１５を形成し、第１の反応性イオンエッチングにより開口部１５ａの直下のＳｉＯ_２膜１４、１３をエッチングし、第２の反応性イオンエッチングにより、ＳｉＯ_２膜１３のエッチングを進行させず、ＳｉＯ_２膜１４のエッチングを横方向に進行させて、ＳｉＯ_２膜１３、１４にＴ型開口部を形成し、レジスト１５を除去したのち、ＳｉＯ_２膜１３、１４のＴ型開口部にＴ型電極１６を形成する。 （もっと読む）

【課題】周波特性を犠性にせず、高い歩留まりを有するデュアルゲートＨＥＭＴ構造半導体変調素子を提供する。
【解決手段】所定の材質の基板１上に、ＧａＮチャネル層２、アンドープＡｌＧａＮスペーサ層３、ｎ型ＡｌＧａＮキャリア供給層４、アンドープＡｌＧａＮバリア層５を順次形成し、アンドープＡｌＧａＮバリア層５上に、オーミックコンタクトのソース電極６とドレイン電極７と２つのゲート電極Ｇ１，Ｇ２とを形成したデュアルゲートＨＥＭＴ構造半導体変調素子において、２つのゲート電極Ｇ１，Ｇ２を、互いに異なるゲート長を有するゲート電極とし、一方のゲート電極Ｇ１をＴ字形形状とし、他方のゲート電極Ｇ２をＩ字形形状とする。無線通信システムの変調器として用いる場合、高周波特性を要する搬送波信号を、高周波特性を有するＴ字形ゲート電極Ｇ１に、音声ベースバンド信号または中間周波信号を、歩留まりが良いＩ字形ゲート電極Ｇ２に入力する。 （もっと読む）

２重ゲートＦｉｎＦＥＴおよびその製造方法を提供する。ＦｉｎＦＥＴは、フィン（２０）の各側面に隣接して第１および第２ゲート（７２、７４）を有し、第１ゲートのフィンに対面する少なくとも一部分を多結晶シリコンによって形成し、第２ゲートのフィンに対面する少なくとも一部分を金属シリサイド化合物によって形成する。２個のゲートの異なった組成は、それぞれ異なった動作機能を提供し、短チャンネル効果を減少させる。
（もっと読む）

【課題】オン抵抗の増大を防止しつつ、ゲート−ドレイン間の寄生容量を低減することができる電界効果トランジスタ、及び、同電界効果トランジスタを備えた半導体装置、及び、これらを製造する方法を提供する。
【解決手段】基板上に設けた半導体層上に、ゲート電極とソース電極とドレイン電極とを備えた電界効果トランジスタを有する半導体装置の製造方法において、前記電界効果トランジスタを形成する際に、ゲート電極とドレイン電極との間における半導体層上に金属電極を形成することにより、金属電極と半導体層の界面にショットキー接合を形成することとした。 （もっと読む）

貫通する開口を備える保護層を基板上に形成し、さらにこの開口の中にゲート電極を形成することによって、トランジスタは作製される。ゲート電極の第１の部分は、開口の外側に存在する保護層の表面部分で横方向に延在し、ゲート電極の第２の部分は、保護層から間隔を空けて配置され、第１の部分を越えて横方向に延在する。関連したデバイスおよび作製方法も述べられる。
（もっと読む）

【課題】ゲートの頂部が拡張された半導体トランジスタ（１００）およびそれを形成するための方法を提供する。
【解決手段】ゲートの頂部が拡張された半導体トランジスタ（１００）は、（ａ）チャネル領域ならびに第１および第２のソース／ドレイン領域（８４０および８５０）を含み、チャネル領域が、第１および第２のソース／ドレイン領域（８４０および８５０）の間に配置された半導体領域と、（ｂ）チャネル領域と直接物理的に接触しているゲート誘電体領域（４１１）と、（ｃ）頂部（５１２）および底部（５１５）を含むゲート電極領域（５１０）とを含む。底部（５１５）は、ゲート誘電体領域（４１１）と直接物理的に接触している。頂部（５１２）の第１の幅（５１７）は、底部（５１５）の第２の幅（５１６）より大きい。ゲート電極領域（５１０）は、ゲート誘電体領域（４１１）によってチャネル領域から電気的に絶縁されている。 （もっと読む）

【課題】低オン抵抗、高耐圧な窒化物半導体素子を提供する。
【解決手段】ＨＦＥＴのゲート電極５とドレイン電極４との間に、電位が浮遊したフローティング電極６を設けることで、ゲート電極５端部への電界集中を抑制し、高耐圧を実現する。これにともない、ｎ−ＡｌＧａＮバリア層２への不純物ドーピング濃度を高くして、低オン抵抗化を図る。 （もっと読む）

【課題】シリサイド層を有するトランジスタにおいて、オン電流の高いトランジスタを得ることを課題とする。さらに、加熱処理等の工程を増やさずにオン電流の高いトランジスタを得ることを課題とする。
【解決手段】チャネル形成領域、不純物領域及びシリサイド層を有するシリコン膜と、ゲート絶縁膜と、ゲート電極と、不純物領域にシリサイド層を介して電気的に接続する配線とを有し、シリサイド層断面は、チャネル形成領域側の端点から膜厚が増加している第１領域と、第１領域と比べて膜厚が一定である第２領域とを有する半導体装置において、第１領域と第２領域は、シリサイド層断面の端点を通り、水平線とθ（０°＜θ＜４５°）の角度をなす直線がシリサイド層と不純物領域の界面と交わる点を通り、且つ水平線に対し垂直な線で分けられ、シリコン膜の膜厚に対する第２領域の膜厚比は０．６以上である。 （もっと読む）