【課題】電流コラプスを抑制し、かつ、ゲートのドレイン側エッジに生じる電界を緩和し、高電圧で動作可能なＦＥＴを提供。
【解決手段】基板１０１上にＧａＮバッファ層１０２、ＡｌＧａＮ層１０３が形成され、ＡｌＧａＮ層１０３の表面上には、ソース電極１０４とドレイン電極１０５とが形成され、ソース電極１０４とドレイン電極１０５との間はＳｉＮ膜１０６に覆われる。ＳｉＮ膜１０５には開口が、ＡｌＧａＮ層１０３にはリセスが形成されており、その開口とリセスを埋めてゲート電極１０７が形成されている。ゲート電極１０７の底面部は、ＡｌＧａＮ層/ＧａＮ層界面に平行な底部平坦部２０１と、界面に平行ではない傾斜変化部２０２とを有する。傾斜変化部２０２の曲線は、接線の勾配が連続的に変化し、かつ下に凸となっている。 （もっと読む）

【課題】コンタクトホールを微細化する。この時、微細化されたコンタクトホールであっても、半導体装置における電極のコンタクトを確実なものとする。
【解決手段】珪化膜と樹脂材料膜とからなる多層の層間絶縁膜を形成する。その後、コンタクトホールを形成する。このとき、珪化膜に設けられるコンタクトホールの大きさを樹脂材料膜に設けられるコンタクトホールの大きさよりも小さくする。このような構成は、パターンが複雑化してもコンタクトのとりやすいものとすることができる。 （もっと読む）

【課題】ビット線コンタクト材料膜を直接にエッチングしてビット線コンタクトプラグを形成する方法を提供する。
【解決手段】方法は、ゲート構造と、基板内にありゲート構造の両側に隣接するソース／ドレインを備えるトランジスタを含む基板を設ける段階、基板の上に導電膜を形成し、導電膜の上にビット線コンタクト材料膜を形成し、ビット線コンタクト材料膜にハードマスク膜を形成する段階、導電膜をエッチングストップ膜として用い第一エッチング工程を行い、ハードマスク膜とビット線コンタクト材料膜をエッチングし、ソース／ドレインの上にビット線コンタクトプラグを形成する段階からなる。 （もっと読む）

【課題】高温において高性能なトランジスタデバイスを提供する。
【解決手段】トランジスタは、活性領域に接触するコンタクト層を有するゲートを備える。ゲートコンタクト層は、特定の半導体系（例えば、ＩＩＩ属窒化物）と共に使用される場合に、高ショットキー障壁を有し、かつ高温で動作しているときに、低減された劣化を呈する材料で製作される。デバイスは、デバイスの動作寿命をさらに増大させるために、フィールドプレートを組み込むこともできる。 （もっと読む）

【課題】高精度のセルフアライメント構造を形成して半導体層に拡散層を形成する不純物元素のイオン注入を行うことにより、特性の向上を図る半導体装置を製造する半導体装置の製造方法を提供する。
【解決手段】各拡散層形成領域７〜９を相互に位置決めするイオン注入制御開口部１３〜１４を形成する工程を施した後に、各拡散層毎にイオン注入開口部２９，３０を形成するイオン注入マスク層形成工程と、各イオン注入開口部から不純物元素をイオン注入して各拡散層を形成する拡散層形成工程を実施する。イオン注入制御開口部が各拡散層形成工程におけるセルフアライメント構造を構成して各拡散層が形成される。 （もっと読む）

【課題】ダマシン型ゲートあるいはリプレース型ゲートを有する半導体装置において、ゲートパターン密度の偏りを小さくし、ダミーゲートの上面を露出させるＣＭＰ工程において、ディッシングが発生しないようにする。
【解決手段】ダマシン型ゲートあるいはリプレース型ゲートを有する半導体装置において、ゲート形成位置以外の位置１４に、ダミーゲート１２ａを追加して配置することにより、ゲートパターン密度の偏りを小さくする。あるいはダミーゲート１２ａの代わりにインターフェーストランジスタ、あるいはアナログ回路用容量の電極を配置することにより、ゲートパターン密度の偏りを小さくする。 （もっと読む）

【課題】高周波特性に優れる半導体装置及びその製造方法を提供する。
【解決手段】基板の主面上に、エピタキシャル成長により形成された３族窒化物半導体層と、前記３族窒化物半導体層上に配置された能動素子と、絶縁性であり、前記３族窒化物半導体層と前記基板との界面の少なくとも一部を含むように設けられた絶縁化領域と、を具備する。 （もっと読む）

【課題】化合物半導体領域の表面における化学的な安定性の向上と、絶縁膜自体の良好な絶縁性という、保護絶縁膜に求められる相反する要求を共に満たし、高性能で信頼性に優れた半導体装置を実現する。
【解決手段】化合物半導体領域２の表面を覆う保護絶縁膜１０を性質の異なる第１の絶縁膜１１と第２の絶縁膜１２との２層構造を有するように形成する。第１の絶縁膜１１は非ストイキオメトリのシリコン窒化膜、第２の絶縁膜１２はほぼストイキオメトリの状態とされたシリコン窒化膜とする。 （もっと読む）

【課題】横形パワーＭＯＳＦＥＴのチップ面積当たりのオン抵抗を低減する。
【解決手段】本発明の横形パワーＭＯＳＦＥＴは、外部ソース電極と接続してある低抵抗ｐ型半導体基板上のｐ型半導体領域の中の半導体表面から前記ｐ型半導体領域までを貫通する低抵抗打抜き導電領域を設け、この低抵抗打抜き導電領域で挟まれる半導体領域にドレイン電極と電気的に接続される２個以上のｎ型ドレイン領域を形成し、アクティブ領域上の外部ドレイン領域を設ける。 （もっと読む）

【課題】シリコンゲート電極のシリサイド化に際し、電極の体積膨張に起因するゲートの側壁絶縁膜の破壊を防止する。
【解決手段】電極シリコン層のパターニング、ゲート電極のための第１及び第２側壁絶縁膜２１０、２２０の形成、及び、電極シリコン層及び側壁絶縁膜２１０、２２０と自己整合的なソース・ドレイン拡散領域１０３へのイオン注入を行った後に、電極シリコン層に接する第１の側壁絶縁膜２１０を、底部付近の一部を残してエッチング除去して、電極シリコン層の側面に空隙２１１を形成する。その後、金属層を堆積し、電極シリコン層のシリサイド化を行って、電極シリサイド層１２１を形成する。 （もっと読む）

【課題】短ゲート長のゲート電極を有する半導体装置の製造方法を提供すること。
【解決手段】本発明は、半導体基板１０上にゲート電極１４を形成する領域を規定するダミーゲート１２を形成する工程と、半導体基板１０表面に対して垂直方向の指向性スパッタであるコリメートスパッタ、ロングスロースパッタおよびイオンビームスパッタのいずれかにより半導体基板１０上に表面膜１６を形成する工程と、ダミーゲート１２の側壁に形成された表面膜１６を除去する工程と、ダミーゲート１２を除去する工程と、半導体基板１０上のダミーゲート１２を除去した領域にゲート電極１４を形成する工程と、を有する半導体装置の製造方法である。 （もっと読む）

【課題】珪化タングステンの欠損を抑制すること。
【解決手段】本発明は、半導体層１０上に、半導体層１０の表面が露出するような開口部を有し酸化シリコンを含む絶縁膜１４を形成する工程と、絶縁膜１４及び開口部内に庇を有するショットキ電極３０を形成する工程であって、少なくとも絶縁膜１４が接触する領域に酸素含有量が２．６％以上の部分を有する珪化タングステンからなる接触層２０を形成する工程を含むショットキ電極３０を形成する工程と、絶縁膜１４を弗酸を含む溶液で除去する工程と、を有する電界効果トランジスタの製造方法及び電界効果トランジスタである。 （もっと読む）

【課題】金属除去工程において微細ゲートに加えられる物理的衝撃を低減して安定的にＴ-ゲートを形成する方法を提供する。
【解決手段】メタモーフィック高電子移動度トランジスタのＴ-ゲートを形成する方法であって、基板上に複数のレジスト膜３０２，３０３を順次積層する段階と、前記積層されたレジスト膜に電子ビームリソグラフィを用いてＴ型パターンを形成する段階と、前記Ｔ型パターンが形成された基板上にゲート金属層３０５を形成する段階と、接着部材３０６を前記積層されたレジスト膜の最上層に形成されたゲート金属層３０５と接着されるようにした後、前記接着部材と前記積層されたレジスト膜の最上層に形成されたゲート金属層とを前記基板から分離させることで、前記積層されたレジスト膜の最上層に形成されたゲート金属層を除去する段階と、前記積層されたレジスト膜を全て除去する段階とを含んでなる。 （もっと読む）

【課題】 リークパスを生じることなく、また、ＳＴＩ酸化膜の埋め込み性を確保しながらも、少ない工数で製造できるトレンチゲート型半導体装置を提供する。
【解決手段】 シリコン基板１と、ＳＴＩ用溝部１７内に形成されたＳＴＩ（酸化膜９）と、シリコン基板１の活性領域の表面に形成されたゲートトレンチ３にゲート絶縁膜４を介して形成されたゲート電極とを有している。ＳＴＩ用溝部１７は、シリコン基板１の表面からの深さがゲートトレンチ３の深さ以上の深さであり、側面（側面上部１７１）が実質的に垂直形状を呈する第１の領域と、第１の領域に連なり、側面（側面下部１７２）が順テーパ形状を呈する第２の領域とを有している。 （もっと読む）

【課題】半導体装置の動作特性および信頼性を向上させることを課題とする。
【解決手段】チャネル形成領域、第１の低濃度不純物領域、第２の低濃度不純物領域、及び、シリサイド層を含む高濃度不純物領域を有する島状半導体膜と、ゲート絶縁膜と、前記ゲート絶縁膜を介して、前記チャネル形成領域及び第１の低濃度不純物領域と重なっている第１のゲート電極と、前記ゲート絶縁膜を介して、前記チャネル形成領域と重なっている第２のゲート電極と、前記第１のゲート電極及び前記第２のゲート電極の側面に形成されたサイドウォールとを有し、前記ゲート絶縁膜は、前記第２の低濃度不純領域上の膜厚が、それ以外の領域の膜厚よりも薄い半導体装置に関連する。 （もっと読む）

その底部孔口よりも幅が広い最上部孔口を有するゲートウェルを備えるパッシベーション体を含むＩＩＩ族窒化物ヘテロ接合パワー半導体素子、およびその製造方法。
（もっと読む）

【課題】電子素子、及びその製造方法を提供する。
【解決手段】工程段階を減らし、インクジェットプリンティングのような経済的な方法を使用して、フッ素化有機高分子のような絶縁層を直接パターニングできる電子素子の製造方法、並びに該製造方法によって形成されるバンク構造を有する電子素子である。 （もっと読む）

【課題】ゲートラグおよびセトリング時間が短い半導体装置を製造する半導体装置の製造方法を提供する。
【解決手段】基板にＩｎＧａＰ層を形成し、ＩｎＧａＰ層の上面にＴｉ層とＡｕ層とを有するゲート電極を蒸着により形成し、ＩｎＧａＰ層の上面においてゲート電極が形成される領域とは異なる領域にＧａＡｓ層を更に形成し、ＧａＡｓ層の上面にソース電極及びドレイン電極を更に形成する半導体装置の製造方法を提供する。さらに、Ｔｉ層とＡｕ層とを有するゲート電極をＩｎＧａＰ層の上面に形成する場合において、１８０℃以下の基板温度でＴｉ層およびＡｕ層を成膜する。 （もっと読む）

【課題】ソース抵抗やドレイン電流の劣化を伴わない、埋め込みゲート型エンハンスモードのＨＥＭＴを提供する。
【解決手段】ＧａＮ−ＨＥＭＴは、ＧａＮチャネル層２２と、ＧａＮチャネル層２２上にヘテロ接合されたＡｌＧａＮバリア層２４と、ＡｌＧａＮバリア層２４の上面のゲート領域に形成された所定の深さのリセス部２６と、リセス部２６に対して選択的に再成長されてリセス部２６の内壁面に被着されたｉ−ＧａＮ選択再成長層２７と、ｉ−ＧａＮ選択再成長層２７を介してリセス部２６を埋め込むゲート電極４０と、ゲート電極の両側に所定距離隔てて形成されたソース電極４１及びドレイン電極４２とを有している。 （もっと読む）

【課題】 耐圧が高く、且つオン電圧の低い、III−Ｖ族窒化物半導体装置を提供する。
【解決手段】 半絶縁性または絶縁性基板上に積層した窒化物半導体からなる第１および第２の窒化物半導体層と、第２の窒化物半導体層よりも低い温度で成膜した第３の窒化物半導体層と、凹部内に露出する第１の窒化物半導体層上にショットキー接合するショットキーバリア高さの低い第１アノード電極と、第１アノード電極に接続し、第３の窒化物半導体層にショットキー接合する第１アノード電極と同一あるいは異なる金属からなり、ショットキーバリア高さの高い第２アノード電極と、第１、第２あるいは第３の窒化物半導体層にオーミック接合するカソード電極とを備える。 （もっと読む）