【課題】低抵抗・高耐圧で電流コラプス現象の影響の小さいGaN系電界効果トランジスタの製造方法を提供する。
【解決手段】 GaN系電界効果トランジスタの製造方法は、基板１０１上にＡｌＮ層１０２、バッファ層１０３、チャネル層１０４、ドリフト層１０５および電子供給層１０６をエピタキシャル成長させる工程と、リセス部１０８を形成する工程と、アロイ工程におけるアニール時に電子供給層１０６を保護する保護膜１１３を、リセス部１０８の内表面、電子供給層１０６、ソース電極１０９、ドレイン電極１１０および素子分離部分１３０上に形成する工程と、オーミック接触を得るためのアニールを行なうアロイ工程と、保護膜１１３を除去し、ゲート絶縁膜を、リセス部１０８の内表面、電子供給層１０６、ソース電極１０９、ドレイン電極１１０および素子分離部分１３０上に形成する工程と、リセス部１０８のゲート絶縁膜上にゲート電極を形成する工程とを備える。 （もっと読む）

【課題】低コストかつ高製造歩留まりで、ＢｉＣＭＯＳ型半導体集積回路装置を実現することができる半導体装置およびその製造方法を提供する。
【解決手段】シャロートレンチ３、ディープトレンチ６に囲まれた半導体層２の基板領域１７に、ｐ型の単結晶半導体からなるエピタキシャル・ベース層２４が島状に形成される。当該島状領域を含む半導体層２上の全面に窒化シリコン膜４２、酸化シリコン膜４３が形成される。島状領域上の異なる位置の窒化シリコン膜４２、酸化シリコン膜４３には、少なくとも２つの開口部が形成され、開口部が形成された窒化シリコン膜４２、酸化シリコン膜４３上に半導体膜４４が形成される。当該半導体膜４４が選択的に除去され、一方の開口部において島状領域に接続するベース電極と、他方の開口部において島状領域に接続するエミッタ電極とが同時に形成される。 （もっと読む）

【課題】環流ダイオードの逆回復動作時に発生する電流及び電圧の振動現象の収束時間を短縮する。
【解決手段】半導体装置１は、還流ダイオードＤと、還流ダイオードＤに対し並列に接続され、且つ、キャパシタＣと抵抗Ｒを有する半導体スナバ２を備え、環流ダイオードＤの遮断状態における静電容量に対するキャパシタＣの静電容量の比が０．１以上になっている。このような構成によれば、振動現象の収束効果が高くなるように半導体スナバ２を構成するキャパシタＣの静電容量が設定されているので、環流ダイオードＤの逆回復動作時に発生する電流及び電圧の振動現象の収束時間を短縮することができる。 （もっと読む）

【課題】ＡｌＧａＮ層の裏面（Ｎ原子面）上に低抵抗なオーミック電極を形成することが可能なオーミック電極、半導体装置、オーミック電極の製造方法および半導体装置の製造方法を提供する。
【解決手段】オーミック電極１６は、表面１３ａと、この表面１３ａと反対側の裏面１２ｂとを有し、表面１３ａが（０００１）面で、導電型がｎ型であるＡｌＧａＮ層１１の裏面１２ｂに形成されたオーミック電極１６において、オーミック電極１６において裏面１２ｂに接触している領域はＷを含むことを特徴としている。オーミック電極１６の製造方法は、裏面１２ｂに接触する領域にＷおよびＭｏの少なくとも一方を含むオーミック電極１６を形成することを特徴としている。 （もっと読む）

【課題】低いゲートリーク電流と低オン抵抗との同時に実現する。
【解決手段】ＩｎＧａＡｓを主要な材料とするチャネル層と、ＡｌＧａＡｓを主要な材料とするショットキー層と、ＩｎＧａＰを主要な材料とするストッパ層と、ショットキー層の表面を露出するリセスを挟んで配置された第１領域と第２領域とを含むキャップ層と、キャップ層の上に設けられたソース／ドレイン電極と、リセスによって露出されたショットキー層の表面に設けられたゲート電極とを具備する電界効果トランジスタを構成する。ここで、キャップ層は、Ｓｉ不純物を含む第１ＳｉドープＧａＡｓキャップ層と、第１ＳｉドープＧａＡｓキャップ層よりも低濃度のＳｉ不純物を含む第２ＳｉドープＧａＡｓキャップ層と、第２ＳｉドープＧａＡｓキャップ層とストッパ層との間の層に設けられ、ポテンシャルバリアの上昇を抑制するバリア上昇抑制領域を備えるものとする。 （もっと読む）

【課題】導電層が基板の内部深くにまで達することを回避して、浅いソース・ドレイン領域を形成することを可能とし、微細化に適した半導体装置及びその製造方法を得る。
【解決手段】シリコン基板１の上面内にエクステンション５を形成した後、シリコン酸化膜３０を全面に堆積し、シリコン酸化膜３０上にシリコン窒化膜３１を、シリコン窒化膜３１上にシリコン酸化膜３２をそれぞれ堆積し、シリコン酸化膜３２、シリコン窒化膜３１及びシリコン酸化膜３０をこの順にエッチングしてサイドウォール３６を形成する。不純物領域１３を形成し、シリコン酸化膜に対して選択性を有する条件下でシリコン成長を行うことにより、シリコン成長層１５，１６，３７を形成する。コバルト１７を全面に堆積した後、熱処理を行うことにより、コバルトシリサイドを形成する。その後、未反応のコバルト１７を除去する。 （もっと読む）

【課題】加工精度を改善し、かつ厚い配線を得るための半導体装置の製造方法を提供することを課題とする。
【解決手段】絶縁性基板上に形成された導電性膜上に配線形成領域を覆う第１のフォトレジストパターンを形成する工程と、前記第１のフォトレジストパターンをマスクとする異方性エッチングにより前記導電性膜の上部を除去することで第１溝を形成する工程と、前記第１のフォトレジストパターンを除去した後、前記第１溝の底部の少なくとも一部が露出した開口を有する第２のフォトレジストパターンを形成する工程と、前記第２のフォトレジストパターンをマスクとする異方性エッチングにより前記第１溝の底部に露出する前記導電性膜の下部を少なくとも除去することで第２溝を形成する工程を備えることで、前記第１溝と第２溝に由来する配線分離溝と、前記配線分離溝により分離された配線とを形成することを特徴とする半導体装置の製造方法により上記課題を解決する。 （もっと読む）

【課題】装置の性能の劣化を抑制することができる半導体装置を提供すること。
【解決手段】SiC基板１１と、このSiC基板１１上に形成されたAlGaN層１３と、このAlGaN層１３上にそれぞれ離間して形成されたソース電極１５及びドレイン電極１４と、これらのソース電極１５、ドレイン電極１４間に形成され、ソース電極１５及びドレイン電極１４に対して平行な開口部１６を有する絶縁膜１７と、この絶縁膜１７の開口部１６に形成されたゲート電極１８と、このゲート電極１８のドレイン電極１４側にゲート電極１８と一体形成され、ドレイン電極１４側端部１９１が絶縁膜１７と離間したドレイン側フィールドプレート電極１９とを具備する半導体装置。 （もっと読む）

【課題】装置の性能の劣化を抑制することができる半導体装置を提供すること。
【解決手段】ＳｉＣ基板１１と、このＳｉＣ基板１１上に形成されたＡｌＧａＮ層１３と、このＡｌＧａＮ層１３上にそれぞれ離間して形成されたソース電極１５及びドレイン電極１４と、これらのソース電極１５、ドレイン電極１４間に形成され、ソース電極１５及びドレイン電極１４に対して平行な開口部１６を有する第１の絶縁膜１７と、この第１の絶縁膜１７の開口部１６に形成されたゲート電極１８と、このゲート電極１８が形成された第１の絶縁膜１７上に形成された第２の絶縁膜１９と、この第２の絶縁膜１９及びソース電極１５上に形成され、ドレイン電極１４側の端部２０１が、第２の絶縁膜１９と離間したソースフィールドプレート電極２０と、を具備する半導体装置。 （もっと読む）

【課題】有機材料からなる下地の絶縁性層に対してダメージを与えることなく、かつ上部に設けられる有機半導体層に対して良好なオーミックコンタクトが得られるソース電極およびドレイン電極を低コストで得ることを可能にする。
【解決手段】有機絶縁層からなる基板１１と、基板１１上にめっき成膜された層からなるソース電極１３ｓおよびドレイン電極１３ｄの第１層１３-1と、第１層１３-1よりも有機半導体材料に対して低オーミック接合を形成する金属材料からなり第１層１３-1を覆う状態でめっき成膜されたソース電極１３ｓおよびドレイン電極１３ｄの第２層１３-2と、第１層１３-1および第２層１３-2で構成されたソース電極１３ｓおよびドレイン電極１３ｄ間にわたって設けられた有機半導体層１５とを備えた有機薄膜トランジスタ１ａである。 （もっと読む）

【課題】 一対の主電極の間に設けられたゲート電極を有する半導体装置において、高い耐圧を確保しながらオン抵抗を低くする技術を提供する。
【解決手段】 半導体装置１００は、一対の主電極２，２２間に設けられたゲート電極１０を備えている。ゲート部１０は絶縁ゲート電極部１０ａとショットキー電極部１０ｂを有している。半導体装置１００は、主電極２に接続するコンタクト領域１８と、コンタクト領域１８に隣接するチャネル半導体領域８と、チャネル半導体領域８の裏面に接しているｐ型半導体領域２０と、チャネル半導体領域８とｐ型半導体領域２０の両者に隣接するドリフト半導体領域１２を備えている。絶縁ゲート電極部１０ａは、ゲート絶縁膜４を介してコンタクト領域１８の表面に対向している。ショットキー電極部１０ｂは、ドリフト半導体領域１２の表面に直接的に接触している。 （もっと読む）

常時オフ半導体デバイスが提供される。ＩＩＩ族窒化物バッファ層が提供される。ＩＩＩ族窒化物バリア層がＩＩＩ族窒化物バッファ層上に設けられる。非伝導性スペーサ層がＩＩＩ族窒化物バリア層上に設けられる。ＩＩＩ族窒化物バリア層およびスペーサ層がエッチングされてトレンチを形成する。トレンチはバリア層を貫いて延びてバッファ層の一部を露出させる。誘電体層がスペーサ層上およびトレンチ内に形成され、ゲート電極が誘電体層上に形成される。半導体デバイスの形成に関連する方法も提供される。
（もっと読む）

【課題】ゲートラストプロセスの適用に際して、トランジスタのフリンジ容量及びゲート抵抗の低減と、実効的なゲート長の短縮を実現する。
【解決手段】本発明の半導体装置の製造方法は、半導体基板１上にゲート絶縁膜２、第１のダミーゲート部３及び第２のダミーゲート部４を順に積層して形成する工程と、それらをパターン加工するとともに、第１のダミーゲート部３をゲート長方向Ｘで第２のダミーゲート部４よりも後退させることにより、ノッチ部６を形成する工程と、ゲート絶縁膜２、第１のダミーゲート部３及び第２のダミーゲート部４の側方に絶縁材料からなる側壁７を形成し、かつ当該絶縁材料でノッチ部６を埋め込む工程と、第１，第２のダミーゲート部３，４を除去して、当該除去部分の底部にゲート絶縁膜２及びノッチ部６を残す工程と、除去部分を導電材料で埋め込むことによりゲート電極を形成する工程とを有する。 （もっと読む）

【課題】短チャネル効果を抑制すると共に、ＭＩＳトランジスタの駆動能力が劣化することを防止するＭＩＳ（Ｍｅｔａｌ Ｉｎｓｅｒｔｅｄ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタを備えた半導体装置及びその製造方法を提供する。
【解決手段】半導体基板１０における活性領域１０ｘ上に形成されたゲート絶縁膜１３と、ゲート絶縁膜１３上に形成され、第１の導電膜１４、及び該第１の導電膜１４上に形成された第２の導電膜１５からなるゲート電極１５Ａと、活性領域１０ｘにおける第２導電膜１５の側方下に形成されたエクステンション領域１６と、第１の導電膜１４上に、第２の導電膜１５の側面と接して形成された第１のサイドウォール１７とを備え、第１の導電膜１４のゲート長方向の長さは、第２の導電膜１５のゲート長方向の長さよりも大きい。 （もっと読む）

【課題】高周波応答特性を低下させずにリーク電流を低減させることができ、しかもゲート長の短縮化を図ることが可能な半導体装置を提供する。
【解決手段】電子供給層４にＡｌＧａＡｓ層４ＡとＩｎＧａＰ層４Ｂの積層構造を用い、半導体表面に形成する絶縁膜６にＳｉＮ膜６ＡとＳｉＯ₂膜６Ｂの積層構造を用いる。絶縁膜６に電子供給層４を露出させる開口６０を形成する際に、半導体と接触しているＳｉＮ膜６Ａがサイドエッチングされることで、開口６０の電子供給層４側の内周面６１とゲート電極７との接触が回避され、しかもゲート電極７の周囲にＩｎＧａＰ層４Ｂのみを露出させることができる。 （もっと読む）

【課題】デバイスの窒化物エピタキシャル層にとって有害となる場合があるアニール条件に耐え得る半導体デバイスを形成する方法を提供すること。
【解決手段】半導体デバイスを形成する方法は、III族窒化物半導体層上に誘電体層を形成する工程と、前記半導体層において離間して設けられたソース領域およびドレイン領域上の前記誘電体層の一部を選択的に除去する工程と、第１の伝導度型を持つイオンを前記半導体層の前記ソース領域およびドレイン領域内へ直接イオン注入する工程と、前記注入されたイオンを活性化するために前記半導体層と前記誘電体層をアニールする工程と、および前記半導体層の前記ソース領域およびドレイン領域上に金属電極を形成する工程とを含む。 （もっと読む）

【課題】ゲート電極の周囲に形成される空洞と保護膜に形成されるホールとの境界部分の開口を封止しやすい構造を実現する。
【解決手段】半導体装置を、ゲート電極３と、高さが低い部分６Ａと高さが高い部分６Ｂとを有する階段状の空間６をゲート電極３の周囲に有する保護膜４と、高さが低い部分６Ａに接するように保護膜４に形成されたホール５とを備えるものとする。 （もっと読む）

【課題】トレンチゲート型トランジスタのオン抵抗とプレーナ型トランジスタの耐圧とを同時に最適化する。
【解決手段】半導体基板１０上に、半導体層１６Ａ、１６Ｂがエピタキシャル成長により形成される。第１の領域において第１の埋め込み層１２が形成され、第２の領域において第２の埋め込み層１３が形成される。第１の埋め込み層１２はＮ＋型の第１の不純物層１２Ａと、それより広い範囲に拡散されたＮ型の第２の不純物層１２Ｂとによって形成される。第２の埋め込み層１３はＮ＋型の不純物層のみで形成される。第１の領域において半導体層１６Ａの表面からＮ型の第３の不純物層１８が深く拡散される。第１の領域にはトレンチゲート型トランジスタが形成され、第２の領域にはプレーナ型トランジスタが形成される。 （もっと読む）

【課題】ゲート酸化膜の信頼性を阻害せずに、ゲート電極の低抵抗化を実現可能な半導体装置およびその製造方法を提供することを目的とする。
【解決手段】本発明に係る半導体装置は、炭化珪素からなり、表面にエピタキシャル結晶成長層２が形成された半導体基板１と、エピタキシャル結晶成長層２上部に選択的に形成されたウェル領域３とを備える。そして、ウェル領域３上部に選択的に形成されたソース領域４と、ソース領域４とエピタキシャル結晶成長層２とに挟まれたウェル領域３の表面を覆うゲート絶縁膜６上に形成されたゲート電極７とを備える。ゲート電極７は、珪素層７ａと、炭化珪素層７ｂとの積層構造からなり、ゲート電極７上部に形成されたシリサイド層７ｃをさらに備える。 （もっと読む）

【課題】高電圧動作時においても良好な特性を得ることができる半導体装置及びその製造方法を提供する。
【解決手段】半絶縁性のＳｉＣ基板１上に化合物半導体領域２が形成されている。ｉ−ＧａＮ層２ａの表層部分は電子走行層として機能し、その下の部分はバッファ層として機能する。バッファ層は、ＳｉＣ基板１の表面に存在する格子欠陥の電子走行層への伝播を防止している。ｎ−ＡｌＧａＮ層２ｃは電子供給層として機能する。ｎ−ＧａＮ層２ｄには、ｎ−ＡｌＧａＮ層２ｃを露出する２個の開口部が形成されており、開口部の各々に、オーミック電極がソース電極４又はドレイン電極５として形成されている。更に、ｎ−ＧａＮ層２ｄ、ソース電極４及びドレイン電極５を覆うシリコン窒化膜１０が形成されている。シリコン窒化膜１０には、１．４×１０²²個／ｃｍ³以上のＳｉ−Ｈ結合基が含まれている。 （もっと読む）