半導体装置およびその製造方法
【課題】ゲート酸化膜の信頼性を阻害せずに、ゲート電極の低抵抗化を実現可能な半導体装置およびその製造方法を提供することを目的とする。
【解決手段】本発明に係る半導体装置は、炭化珪素からなり、表面にエピタキシャル結晶成長層2が形成された半導体基板1と、エピタキシャル結晶成長層2上部に選択的に形成されたウェル領域3とを備える。そして、ウェル領域3上部に選択的に形成されたソース領域4と、ソース領域4とエピタキシャル結晶成長層2とに挟まれたウェル領域3の表面を覆うゲート絶縁膜6上に形成されたゲート電極7とを備える。ゲート電極7は、珪素層7aと、炭化珪素層7bとの積層構造からなり、ゲート電極7上部に形成されたシリサイド層7cをさらに備える。
【解決手段】本発明に係る半導体装置は、炭化珪素からなり、表面にエピタキシャル結晶成長層2が形成された半導体基板1と、エピタキシャル結晶成長層2上部に選択的に形成されたウェル領域3とを備える。そして、ウェル領域3上部に選択的に形成されたソース領域4と、ソース領域4とエピタキシャル結晶成長層2とに挟まれたウェル領域3の表面を覆うゲート絶縁膜6上に形成されたゲート電極7とを備える。ゲート電極7は、珪素層7aと、炭化珪素層7bとの積層構造からなり、ゲート電極7上部に形成されたシリサイド層7cをさらに備える。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体装置およびその製造方法に関するものである。
【背景技術】
【0002】
既存のSiデバイスに取って代わる次世代の高耐圧低損失スイッチングデバイスとして、炭化珪素を用いた電界効果型トランジスタ(MOSFET:Metal Oxide Semiconductor Field Effect Transistor)が注目されている。本素子は、ゲート酸化膜の直上に形成されたゲート電極に印加する電圧を制御することで、炭化珪素とゲート酸化膜との界面に形成されるチャネルの導電性を変化させ、チャネルの両端に接続されたソース/ドレイン電極間に流れる電流のスイッチング動作を行うものである。本デバイスの性能指標の一つに、導通時における素子の電気抵抗(オン抵抗)があげられる。オン抵抗の低減は、素子の熱損失を減らして、より高効率な電気機器を実現することにつながる。オン抵抗は、基板抵抗やチャネル抵抗などの様々な成分に分けることができるが、そのうち、不純物の注入によって炭化珪素中に形成されるソース領域の抵抗が重要であり、その抵抗を下げることが重要である。一方、素子の高速スイッチングを実現するためには、ゲート電極の抵抗を減らすことが重要である。
【0003】
このように、ソース領域の抵抗、および、ゲート電極の抵抗の低減が必要であるが、これを実現する手法としてサリサイド(self-aligned silicide)が知られており、特許文献1にその一例が示されている。一般的なサリサイドプロセスによれば、ソース領域の炭化珪素と、ゲート電極に用いるポリシリコンとに対して同時にシリサイド化反応を進行させて、それぞれにおいてシリサイド層を形成する。
【0004】
【特許文献1】特開2006−24880号公報
【発明の開示】
【発明が解決しようとする課題】
【0005】
しかしながら、炭化珪素、ポリシリコンに対する金属の反応速度は一般的に、後者のポリシリコンのほうが、前者の炭化珪素よりも速い。そのため、ゲート電極のポリシリコンの膜厚が十分に厚くない場合には、そのシリサイド化反応がゲート酸化膜まで達し、ゲート酸化膜の絶縁破壊が起こるという問題があった。また、MOS界面でのゲート電極のフェルミレベルが変化して、素子のしきい値がばらつくという問題があった。
【0006】
また、同手法を行う場合、ゲート電極側面におけるシリサイド化反応を抑えるために、シリコン酸化膜やシリコン窒化膜などの絶縁膜からなるスペーサーを、ゲート電極側面に設ける必要がある。一般的に、スペーサーは、CVD(Chemical Vapor Deposition)法により堆積した膜を、異方性エッチング(エッチバック)することにより形成される。そのうち、エッチングプロセスでは、オーバーエッチングにより、下地の炭化珪素にダメージを与えないようにするため、エッチング量およびエッチング時間の制御が重要である。そこで、選択性を高めるために、シリコン窒化膜/シリコン酸化膜の二層構造のスペーサーを形成するなど特殊な追加的プロセスが提案されている。しかしながら、プロセスを追加すると、製造コストの増加を招くため、量産プロセスとしては好ましくない。そこで、簡便な手法によってスペーサーを形成する技術の確立が必要であった。
【0007】
本発明は、上記のような問題点を解決するためになされたものであり、ゲート酸化膜の信頼性を阻害せずに、ゲート電極の低抵抗化を実現可能な半導体装置およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【0008】
本発明の第1の局面である半導体装置は、炭化珪素からなり、表面にエピタキシャル結晶成長層が形成された半導体基板と、前記エピタキシャル結晶成長層上部に選択的に形成された第1の導電領域とを備える。そして、前記第1の導電領域上部に選択的に形成された第2の導電領域と、前記第2の導電領域と前記エピタキシャル結晶成長層とに挟まれた前記第1の導電領域の表面を覆うゲート絶縁膜上に形成されたゲート電極とを備える。前記ゲート電極は、珪素層と、炭化珪素層との積層構造からなり、前記ゲート電極上部に形成された第1のシリサイド層をさらに備える。
【0009】
本発明の第2の局面である半導体装置の製造方法は、(a)表面にエピタキシャル結晶成長層が形成された炭化珪素からなる半導体基板を準備する工程と、(b)前記エピタキシャル結晶成長層上部に第1の導電領域を選択的に形成する工程と、(c)前記第1の導電領域上部に第2の導電領域を選択的に形成する工程とを備える。そして、(d)前記第2の導電領域と前記エピタキシャル結晶成長層とに挟まれた前記第1の導電領域の表面を覆うゲート絶縁膜を形成し、当該ゲート絶縁膜上に、珪素層と、炭化珪素層とからなる積層構造を形成し、当該積層構造をパターニングしてゲート電極を形成する工程を備える。そして、(e)前記ゲート電極の表面を熱酸化して熱酸化膜を形成した後に、前記ゲート電極の側面を除く表面に形成された前記熱酸化膜、および、前記第2の導電領域上の前記ゲート絶縁膜を除去する工程を備える。そして、(f)前記工程(e)の後、前記ゲート電極上に金属膜を堆積した後に、第1の熱処理によるシリサイド化反応により、前記ゲート電極上部に第1のシリサイド層を形成する工程を備える。
【発明の効果】
【0010】
本発明に係る半導体装置およびその製造方法では、珪素層と炭化珪素層とを積層して、ゲート電極を形成した。これにより、ゲート絶縁膜に対するシリサイド化反応の影響を最小限にしつつ、ゲート電極をシリサイド化することができるため、ゲート絶縁膜の信頼性を阻害せずに、ゲート電極を低抵抗にすることができる。
【発明を実施するための最良の形態】
【0011】
<実施の形態1>
本実施の形態に係る半導体装置は、縦型MOSFETの炭化珪素半導体装置であるものとする。図1は、本実施の形態に係るMOSFETの構成を示す断面図であり、MOSFETは、半導体基板1と、エピタキシャル結晶成長層2と、ウェル領域3と、ソース領域4と、ウェルコンタクト領域5と、ゲート酸化膜6と、ゲート電極7と、熱酸化膜スペーサー8と、シリサイド層9と、層間膜10と、ソース配線11と、ドレイン電極12とを備える。ゲート電極7は、珪素層7aと、炭化珪素層7bとの積層構造からなる。そして、本実施の形態に係るMOSFETは、ゲート電極7上部に形成された第1のシリサイド層であるシリサイド層7cを備える。
【0012】
この図1に係るMOSFETでは、ゲート電極7に電圧が印加されると、エピタキシャル結晶成長層2とソース領域4との間に挟まれたウェル領域3上部にチャネルが形成される。このチャネルにより、ソース領域4とドレイン電極12とは、ウェル領域3、エピタキシャル結晶成長層2、半導体基板1を介して電気的に接続される。図1に示すMOSFETは、単位素子であり(以下、本実施の形態に係るMOSFETを、素子と記すこともある)、実際には、この素子が半導体基板1の水平方向に複数個並列に接続されて構成される。そして、複数接続された素子群外周部には、高耐圧を実現する終端構造がその素子群を取り囲むように別途接続される。
【0013】
次に、本実施の形態に係るMOSFETの製造工程について説明する。図2に示すように、炭化珪素からなり、表面にエピタキシャル結晶成長層2が形成された第1導電型の半導体基板1を準備する。本実施の形態では、第1の導電型はn型、第2の導電型はp型であるものとして説明する。なお、導電型はこれに限ったものではなく、その逆でも構わない。半導体基板1は、c軸方向に対して8°以下に傾斜されていてもよいし、傾斜されていなくてもよく、どのような面方位を持っていてもよい。エピタキシャル結晶成長層2は、第1の導電型(n型)を有する。エピタキシャル結晶成長層2の不純物濃度は、例えば、1×1013〜1×1017cm-3の範囲であり、エピタキシャル結晶成長層2の厚さは、例えば、5〜200μmである。
【0014】
そして、写真製版により加工されたレジストマスクや酸化膜マスクを利用して、例えば、不純物のイオン注入を行い、ウェル領域3と、ソース領域4とを形成する。図2に示すように、本実施の形態に係るMOSFETの製造方法では、エピタキシャル結晶成長層2上部に、第2の導電領域であるウェル領域3を選択的に形成する。このウェル領域3は、第2の導電型(p型)を有する。この第2の導電型の注入不純物としては、例えば、アルミニュウム、硼素が好適であり、その不純物濃度は、エピタキシャル結晶成長層2の不純物濃度を超えるように、例えば、1×1016〜1×1019cm-3の範囲であることが望ましい。ウェル領域3の深さは、エピタキシャル結晶成長層2を超えないように、例えば、0.3〜2.0μmの範囲にする。
【0015】
また、上述したように、本実施の形態に係るMOSFETの製造方法では、ウェル領域3上部に第1の導電領域であるソース領域4を選択的に形成する。このソース領域4は、第1の導電型(n型)を有する。この第1の導電型の注入不純物としては、例えば、窒素、リンが好適であり、その不純物濃度は、ウェル領域3を超える範囲、例えば、1×1018〜1×1021cm-3の範囲であることが望ましい。ソース領域4の深さは、ウェル領域3を超えないようにする。
【0016】
それから、ウェル領域3への良好な金属接触を実現するために、ウェル領域3よりも濃い不純物濃度を持つウェルコンタクト領域5をイオン注入により形成する。当該イオン注入は、200℃以上の基板温度で行うことが望ましい。なお、図示しないが、素子活性領域の終端部に、イオン注入により、素子の高耐圧化を実現する第2の導電型(p型)の終端領域を形成しておくことが望ましい。次に、図示しないが、アルゴンや窒素などの不活性ガス中、または、真空中で、例えば、1500〜2200℃の温度で、0.5〜60分の熱処理を行う。これにより、注入された不純物は電気的に活性化する。それから、犠牲酸化による酸化膜形成とフッ酸による酸化膜除去によって、表面変質層を除去して清浄な面を得る。そして、ここでは図示しないが、シリコン酸化膜を形成し、そのシリコン酸化膜をパターニングして、素子活性領域のみを開口してそれ以外を覆うフィールド酸化膜を形成する。このフィールド酸化膜については、後の図で示す。
【0017】
次に、図3に示すように、本実施の形態に係るMOSFETの製造方法では、ソース領域4とエピタキシャル結晶成長層2とに挟まれたウェル領域3の表面を覆うゲート絶縁膜を形成する。本実施の形態では、このゲート絶縁膜は、ゲート酸化膜6である。ゲート酸化膜6は、例えば、熱酸化法や堆積法によって形成する。形成後、N2OやNOを用いた1000℃以上での熱処理を付加してもよい。
【0018】
そして、図3に示すように、当該ゲート酸化膜6上に、珪素層7aと、炭化珪素層7bとからなる積層構造を形成し、当該積層構造をパターニングしてゲート電極7を形成する。本実施の形態では、珪素層7aと炭化珪素層7bは、多結晶または非晶質からなり、例えば、CVD法によって、ゲート酸化膜6上に順次堆積される。珪素層7aの厚さは、例えば、100〜1000nmであればよく、炭化珪素層7bの厚さは、例えば、10〜100nmであればよい。また、珪素層7aおよび炭化珪素層7bは、同一導電型を示すように不純物がドーピングされていることが望ましい。なお、炭化珪素層7bは、後の工程で、全てまたはその一部がシリサイド層7cとなる。
【0019】
炭化珪素は、一般的に、珪素よりも、シリサイド化反応の速度は遅いが高電気抵抗率を有するため、その膜厚は重要なデバイス設計寸法の一つである。シリサイド化反応は、後工程で形成される金属膜13における材質の種類、膜厚、シリサイド化反応させる熱処理温度とも関連するが、炭化珪素層7bが十分に薄いと、その炭化珪素層7b全てはシリサイド化し、なおかつ、その下の珪素層7aの一部もシリサイド化する。この場合、炭化珪素層7bの一部をシリサイド化する場合よりも、ゲート抵抗の低減が見込める。しかしながら、珪素層7aにおいてスパイク状に発生するシリサイド化により、ゲート酸化膜6の絶縁破壊やゲートリーク電流の増加など、ゲート酸化膜6の信頼性に影響を及ぼす可能性がある。
【0020】
一方、炭化珪素層7bが十分に厚いと、シリサイド化反応は、炭化珪素層7b中で止まる。この場合、ゲート酸化膜6の信頼性への影響はないが、炭化珪素層7b全てをシリサイド化する場合に比べれば、ゲート抵抗は高くなる。従って、炭化珪素層7bの膜厚は、素子の用途に応じて設計することが必要である。なお、例えば、炭化珪素にニッケルを100nm堆積して、1000℃で、1分程度の熱処理を行うと、厚さ100〜150nmの炭素を含むシリサイド層が形成される。
【0021】
以上のように、珪素層7aおよび炭化珪素層7bを形成した後、写真製版とドライエッチングによってパターニングし、ゲート電極7を形成する。ドライエッチングにおいては、同一ガスを用いて炭化珪素層7b、珪素層7aを連続的にエッチング処理してもよく、それぞれに適したエッチングガス、例えば、炭化珪素層7bに対しては、六フッ化硫黄、珪素層7aに対しては塩素、に切り替えてエッチング処理を行ってもよい。
【0022】
次に、図4に示すように、本実施の形態に係るMOSFETの製造方法では、ゲート電極7の表面を熱酸化処理して、熱酸化膜である熱酸化膜スペーサー8を形成する。そして、図5に示すように、ゲート電極7の側面を除く表面に形成された熱酸化膜スペーサー8、および、ソース領域4上のゲート酸化膜6を除去する。以下、この工程について説明する。
【0023】
まず、図4に示すように、ゲート電極7の表面を熱酸化処理して熱酸化膜スペーサー8を形成する。この処理は、ウェット雰囲気でもよいし、ドライ雰囲気でもよい。図6は、熱酸化膜スペーサー8を形成したときのMOSFETの断面を拡大した図である。熱酸化膜スペーサー8を形成すると、表面に現れているゲート酸化膜6も同時に酸化されるため、図に示すように、ゲート酸化膜6の厚さd1は、元の厚さ(図の破線直線)よりも若干厚くなる。一方、ゲート電極7に注目すると、珪素層7aの酸化速度と炭化珪素層7bの酸化速度は、互いに大きく異なるため、炭化珪素層7bの表面に形成される熱酸化膜スペーサー8の厚さd2よりも、珪素層7aの表面に形成される熱酸化膜スペーサー8の厚さd3のほうが厚くなる。次の工程であるサリサイドプロセスで生じやすい短絡(ゲート電極7とソース領域4との間の短絡)の防止を考慮すると、珪素層7aの表面に形成される熱酸化膜スペーサー8の厚さd3は、ゲート酸化膜6の厚さの数倍以上が好ましく、10倍以上がより好ましい。一方、図の破線の丸に示すように、ゲート電極7のエッジ部においては、ゲート酸化膜6およびゲート電極7の酸化が進み、局部的に熱酸化膜スペーサー8が厚くなる。これにより、MOSFET動作時の当該エッジ部におけるゲート電界強度を弱くすることができるため、ゲート酸化膜6の信頼性を向上させることができる。
【0024】
図7に、ウェット雰囲気で酸化処理したときの珪素および炭化珪素それぞれの酸化膜厚の処理時間/処理温度依存性を示す。例えば、珪素と炭化珪素とを同時に酸化処理し、珪素表面に500nmの酸化膜を形成したときには、炭化珪素表面には処理温度によらず15nm程度しか酸化膜は形成されない。このように、珪素層7aの酸化速度と炭化珪素層7bの酸化速度は、互いに大きく異なるため、図6に示すように、炭化珪素層7bの表面に形成される熱酸化膜スペーサー8の厚さd2よりも、珪素層7aの表面に形成される熱酸化膜スペーサー8の厚さd3のほうが厚くなる。その結果、炭化珪素層7bの水平方向の幅は、珪素層7aの水平方向の幅よりも大きくなる。
【0025】
なお、熱酸化による酸化膜形成時の処理温度を高くすれば、所望の膜厚を得るまでの処理時間は短くなる。高い温度で処理可能にする方法として、例えば、炭化珪素製の熱処理炉を用いれば1300℃程度の処理も可能である。一方、低コスト化のためには低温プロセス化も必要である。しかし、低温プロセスにすれば、酸化速度は減少するため、所望の膜厚を形成する処理時間が増加する。従って、実用的な処理時間で、珪素層7aを熱酸化し、例えば、200nm以上の酸化膜を形成するためには、800℃以上の処理が好適である。そこで、本実施の形態では、基板温度を800℃〜1300℃にして、ゲート電極7の表面を熱酸化することにより、熱酸化膜スペーサー8を形成する。
【0026】
次に、図5に示したように、ゲート電極7の側面を除く表面に形成された熱酸化膜スペーサー8、および、ソース領域4上のゲート酸化膜6を除去する。この処理は、異方性のあるドライエッチングによることが好ましいが、ウェットエッチングでも構わない。ただし、ウェットエッチングを行うときには、ゲート電極7側面に形成された熱酸化膜スペーサー8が消失しないように注意する必要がある。
【0027】
それから、図8に示すように、本実施の形態に係るMOSFETの製造方法では、ゲート電極7上に金属膜13を堆積する。その後に、図9に示すように、第1の熱処理によるシリサイド化反応により、ゲート電極7上部に第1のシリサイド層であるシリサイド層7cを形成する。本実施の形態では、ソース領域4上にも金属膜13を堆積した後に、上述の第1の熱処理によるシリサイド化反応により、ゲート電極7上部にシリサイド層7cを形成するとともに、ソース領域4上部に第2のシリサイド層であるシリサイド層9を同時に形成する。また、図9に示すように、本実施の形態では、シリサイド層7cは、炭化珪素層7bの一部をシリサイド化して形成する。以下、この工程について説明する。
【0028】
まず、図8に示すように、ゲート酸化膜6を開口して露出したソース領域4とウェルコンタクト領域5、ゲート電極7の炭化珪素層7b、熱酸化膜スペーサー8、フィールド酸化膜と接して、金属膜13を、例えば、スパッタ法や蒸着法により形成する。金属膜13の材質としては、炭化珪素および珪素と反応して、低電気抵抗率を持つシリサイド層を形成可能な材質、例えば、ニッケル、チタン、アルミニウム、モリブデン、タングステン、および、それらの複合膜やシリサイド膜でもよい。金属膜13の厚さは、例えば、1nmから500nmであればよい。
【0029】
金属膜13堆積後、例えば、窒素やアルゴンなどの不活性ガス中、または、真空中で所定の温度で第1の熱処理を行うと、金属膜13の金属と、炭化珪素層7bやソース領域4などの炭化珪素との間にシリサイド化反応が起こり、シリサイド層7c,9が形成される。一方、金属膜13の金属と、熱酸化膜スペーサー8やフィールド酸化膜などのシリコン酸化膜との間には、シリサイド化反応が起こらないようにする。このようなシリサイド化反応を起こすために、上述の所定の温度は、金属膜13の金属が、炭化珪素とは反応し、シリコン酸化膜とは反応しない温度、例えば、600℃から1000℃の範囲の温度にする。
【0030】
こうして本実施の形態に係るMOSFETの製造方法では、低抵抗のシリサイド層7cを、ゲート電極7上部に形成するため、MOSFETの動作を高速にすることができる。また、低抵抗のシリサイド層9を、ソース領域4の大部分に形成するため、MOSFETのソース抵抗を低減することができ、その結果、素子のオン抵抗を低減することができる。
【0031】
図9に示すように、本実施の形態では、シリサイド層7c,9を形成した後、未反応の金属膜13を除去する。例えば、塩酸や過酸化水素水との混合液によって、シリサイド化反応で消費されなかった金属膜13をウェットエッチングによって除去する。その後、本実施の形態では、シリサイド層7c,9を形成した第1の熱処理の温度よりも高い温度の第2の熱処理を行う。これにより、シリサイド層7c,9の抵抗をさらに低くすることができる。
【0032】
次に、図1に示すように、層間膜10を、例えば、CVD法によって堆積し、ソースコンタクトホールを形成する。ここで、ソースコンタクトホールの形成には、ドライエッチングによることが好ましい。そのエッチングの終点検出には、シリサイド層に含まれる金属からのプラズマ発光信号をモニターする。これにより、エッチングの終点検出が容易になり、オーバーエッチングによる素子の不具合発生を抑えることができる。なお、上述のような本実施の形態の製造工程によれば、層間膜10堆積後に、シリサイド化反応に伴う高温熱処理工程を行わない。そのため、シリコン酸化膜に比べれば比較的耐熱性は悪いが、比誘電率は小さい材料、例えば、ポーラスシリカやSiOC、有機膜などのいわゆるlow−k膜を、層間膜10に用いることができる。仮に、層間膜10にlow−k膜を用いた場合には、ゲート電極7/ソース領域4間の容量を減少させることができ、素子の動作を高速にすることができる。
【0033】
図10は、素子の終端近傍の構成を示す断面図であり、図11は、素子の終端近傍の構成を示す鳥瞰図である。図10に示すように、層間膜10を堆積した後、例えば、スパッタや蒸着によって形成した、例えば、Alからなる金属膜をパターニングして、ソース配線11およびゲート配線15を形成する。同様に、ドレイン電極12を、半導体基板1の裏面に形成する。こうして、MOSFETが完成する。ソース領域4上部に形成されたシリサイド層9上には、ソース配線11が形成される。
【0034】
図11に示すように、ゲート電極7上部のシリサイド層7cは、図の左側において、ゲート配線15と電気的に接続されている。本実施の形態では、図10に示すように、ゲート電極7は、フィールド酸化膜14の上部まで延設されており、フィールド酸化膜14上側のシリサイド層7c上に、ゲート配線15が形成される。また、図11に示すように、シリサイド層7cは、各ソースコンタクトホールを取り囲むように形成される。
【0035】
以上のような本実施の形態に係るMOSFETの製造方法によれば、珪素層7aと、ポリシリコンに比べてシリサイド化反応速度が遅い炭化珪素層7bとを積層して、ゲート電極7を形成する。このように構成することにより、ゲート電極7の炭化珪素層7bが、過剰なシリサイド化反応を防ぐため、ゲート酸化膜6に対するシリサイド化反応の影響を最小限にすることができる。こうして、ゲート酸化膜6の信頼性を阻害せずに、ゲート電極7に低抵抗なシリサイド層7cを形成することができ、その結果、素子の動作を高速にすることができる。また、本実施の形態では、CVD法などを用いずに、ゲート電極7の珪素層7aおよび炭化珪素層7bを熱酸化して、ゲート電極7側面に熱酸化膜スペーサー8を自己整合的に形成する。このように、簡便なプロセスによってスペーサーを形成するため、製造コストを低減することができ、また、CVD法による成膜が不要であるため原料を削減することができる。
【0036】
なお、本実施の形態に係るシリサイド層7cは、炭化珪素層7bの一部をシリサイド化して形成する。しかしこれに限ったものではなく、シリサイド層7cは、炭化珪素層7bの全部をシリサイド化して形成してもよい。そして、シリサイド層7cの水平方向の幅は、珪素層7aの水平方向の幅よりも大きくしてもよい。この場合、炭化珪素層7bの一部をシリサイド化する場合よりも、さらにゲート抵抗の低減が見込める。
【0037】
また、本実施の形態に係るMOSFETの製造方法では、ソース領域4の大部分に、低抵抗なシリサイド層9を形成する。これにより、素子のオン抵抗を低減することができる。
【0038】
また、本実施の形態に係るMOSFETの製造方法では、金属膜13を除去した後に、シリサイド層7c,9を形成した第1の熱処理の温度よりも高い温度の第2の熱処理を行う。これにより、シリサイド層7c,9の抵抗をさらに低減することができる。
【0039】
また、本実施の形態に係るMOSFETの製造方法では、基板温度を800℃〜1300℃にして、ゲート電極7の表面を熱酸化して、熱酸化膜スペーサー8を形成する。これにより、実効的な処理時間で、十分に厚い熱酸化膜スペーサー8を珪素層7a表面に形成することができる。
【0040】
<実施の形態2>
実施の形態1で説明した図4に係る工程では、ゲート電極7の表面を熱酸化処理して、熱酸化膜スペーサー8を形成した。本実施の形態に係るMOSFETの製造方法では、その工程において、N2Oの雰囲気、または、NOと酸素とが混合された雰囲気で、ゲート電極7の表面を熱酸化することにより、熱酸化膜スペーサー8を形成する。以下の実施の形態に係るMOSFETの製造方法の工程のうち、新たに説明しない工程については、実施の形態1と同じであるものとする。
【0041】
このような本実施の形態に係るMOSFETの製造方法によれば、実施の形態1と同様の効果を得ることができる。また、本実施の形態では、熱酸化膜スペーサー8を、N2Oの雰囲気、または、NOと酸素とが混合された雰囲気で形成する。そのため、酸化によってMOS界面に生じた欠陥を、窒素でパッシベーションして、修復することができる。その結果、MOS界面特性の劣化を抑制し、良好なMOS界面を維持することができる。
【0042】
<実施の形態3>
本実施の形態に係るMOSFETの製造方法では、まず、実施の形態1の図2に係る工程と同じ工程を行った後、図12に示すように、実施の形態1と同様にゲート酸化膜6を形成する。そして、図13に示すように、ゲート酸化膜6上に、例えば、CVD法によって、珪素層7aを形成する。珪素層7aは、例えば、多結晶、または、非晶質で形成する。珪素層7aの厚さは、例えば、100〜1000nmであればよく、さらに、n型またはp型を示す不純物がドーピングされていることが望ましい。
【0043】
そして、図14に示すように、珪素層7aに炭素(C)をイオン注入して、炭化珪素層7bを形成する。炭素は、珪素層7aの平面視全面に亘って注入してもよく、写真製版によるレジストマスクを用いて、ゲート電極7となる部分にのみ注入してもよい。図14に係る工程では、珪素層7a上部近傍で炭素濃度がピークとなるように調整した加速エネルギーでイオン注入することにより、珪素層7a上部に局在させた炭化珪素層7bを形成している。なお、炭素濃度のピーク値は、例えば、1×1019cm-3以上となるように行うことが望ましい。このようにすることで、炭素未注入領域である珪素層7aの酸化速度およびシリサイド化反応速度と異なる炭化珪素層7bを形成することができる。それから、図15に示すように、実施の形態1と同様、写真製版とドライエッチングによってパターニングし、ゲート電極7を形成する。その後、実施の形態1の図4に係る工程以降の工程と同様の工程を行うことにより、図1に示すMOSFETを形成することができる。
【0044】
以上で説明した図14に係る工程では、珪素層7a上部近傍で炭素濃度がピークとなるように調整した加速エネルギーでイオン注入することにより、珪素層7a上部に炭化珪素層7bを形成した。しかしながら、本実施の形態に係るMOSFETの製造工程のイオン注入工程は、これに限ったものではない。図16に係るイオン注入工程では、図13に係る工程の後、珪素層7aの厚み方向の中央近傍で、炭素濃度がピークとなるように調整した加速エネルギーでイオン注入することにより、珪素層7a中央部に局在させた炭化珪素層7bを形成する。なお、ここでの炭素濃度のピーク値は、例えば、1×1019cm-3以上となるように行うことが望ましい。それから、図17に示すように、実施の形態1と同様、写真製版とドライエッチングによってパターニングし、ゲート電極7を形成する。
【0045】
次に、図18に示すように、本実施の形態に係るMOSFETの製造方法では、実施の形態1と同様に、ゲート電極7の表面を熱酸化処理して、熱酸化膜スペーサー8を形成する。珪素層7aの酸化速度と炭化珪素層7bの酸化速度は異なるため、炭化珪素層7b表面に形成される熱酸化膜スペーサー8は、炭化珪素層7bの上層および下層である珪素層7a表面に形成される熱酸化膜スペーサー8よりも厚くなる。
【0046】
ここで、熱酸化膜スペーサー8形成前のゲート電極7上部は、実施の形態1では炭化珪素層7bが形成されていたが、それと異なり、本実施の形態では、珪素層7aが形成される。そのため、上述の熱酸化処理により、ゲート電極7上部に形成される熱酸化膜スペーサー8は、実施の形態1に係るゲート電極7上部に形成される熱酸化膜スペーサー8よりも厚くなる。そのため、図19に示すように、ゲート電極7上部の熱酸化膜スペーサー8を完全に除去するためには、実施の形態1よりも、酸化膜エッチング処理を行う時間を長くする必要がある。しかし、酸化膜エッチング処理の時間を長くすると、ゲート電極7側面の熱酸化膜スペーサー8の薄い部分が消失し、次工程で行うシリサイド化反応により、ゲート電極7の側面にシリサイド層が形成される可能性がある。そのため、熱酸化膜スペーサー8、および、ソース領域4上のゲート酸化膜6を除去する酸化膜エッチングは、ゲート電極7側面の熱酸化膜スペーサー8の消失を抑制可能である異方性エッチングが望ましい。
【0047】
それから、図20に示すように、ゲート電極7上およびソース領域4上に、例えば、スパッタ法や蒸着法により、金属膜13を堆積する。その後、図21に示すように、窒素やアルゴンなどの不活性ガス中、または、真空中で、第1の熱処理によるシリサイド化反応により、ゲート電極7上部にシリサイド層7c、ソース領域4上部にシリサイド層9を形成する。本実施の形態に係るゲート電極7上部は、珪素層7aで形成されるため、シリサイド化反応が大きく進行するが、炭化珪素層7bにおいて、その反応速度は低減する。こうして、炭化珪素層7bは、シリサイド化反応がゲート酸化膜6に到達するのを防ぐ、いわゆるストッパー層の役割をする。そのため、本実施の形態に係るMOSFETの製造方法によれば、ゲート酸化膜6の信頼性を阻害せずに、ゲート電極7を低抵抗にすることができる。
【0048】
それから、本実施の形態では、シリサイド層7c,9を形成した後、未反応の金属膜13を除去する。例えば、塩酸や過酸化水素水との混合液によって、シリサイド化反応で消費されなかった金属膜13をウェットエッチングによって除去する。その後、実施の形態1と同じ工程を行うことにより、図22に係るMOSFETを形成することができる。
【0049】
以上で説明した図19に係る工程では、ゲート電極7上部の熱酸化膜スペーサー8を完全に除去した。しかしながら、本実施の形態に係るMOSFETの製造工程の酸化膜除去工程は、これに限ったものではない。図18に示したように、ソース領域4上のゲート酸化膜6の厚さは、ゲート電極7上部の熱酸化膜スペーサー8の厚さよりも薄い。そのため、ソース領域4上のゲート酸化膜6のみを完全に除去するのにかかる時間は、ゲート電極7上部の熱酸化膜スペーサー8を完全に除去するのにかかる時間よりも短い。そこで、図23に示すように、図18に係る工程の後、ソース領域4上のゲート酸化膜6を完全に除去した時点で、酸化膜除去処理を終了させてもよい。この場合、ゲート電極7上部には、熱酸化膜スペーサー8が薄く残る。
【0050】
それから、図24に示すように、ソース領域4上に、例えば、スパッタ法や蒸着法により、金属膜13を堆積する。その後、窒素やアルゴンなどの不活性ガス中、または、真空中で、第1の熱処理によるシリサイド化反応により、ソース領域4上部にシリサイド層9を形成する。それから、図25に示すように、シリサイド層9を形成した後、未反応の金属膜13を除去する。その処理には、例えば、塩酸や過酸化水素水との混合液によって、シリサイド化反応で消費されなかった金属膜13をウェットエッチングによって除去する。その後、実施の形態1と同じ工程を行うことにより、図26に係るMOSFETを形成することができる。
【0051】
以上のような本実施の形態に係るMOSFETの製造方法によれば、実施の形態1と同様の効果を得ることができる。また、本実施の形態では、珪素層7aに炭素をイオン注入して炭化珪素層7bを形成する。そのため、イオン注入の加速エネルギーを制御することにより、炭化珪素層7bを、珪素層7a内の所望の位置に、所望の厚さで簡便に形成することができる。
【図面の簡単な説明】
【0052】
【図1】実施の形態1にMOSFETの構成を示す断面図である。
【図2】実施の形態1にMOSFETの製造方法を示す断面図である。
【図3】実施の形態1にMOSFETの製造方法を示す断面図である。
【図4】実施の形態1にMOSFETの製造方法を示す断面図である。
【図5】実施の形態1にMOSFETの製造方法を示す断面図である。
【図6】実施の形態1にMOSFETの製造方法を示す断面図である。
【図7】実施の形態1にMOSFETの製造方法を示す図である。
【図8】実施の形態1にMOSFETの製造方法を示す断面図である。
【図9】実施の形態1にMOSFETの製造方法を示す断面図である。
【図10】実施の形態1にMOSFETの構成を示す断面図である。
【図11】実施の形態1にMOSFETの構成を示す鳥瞰図である。
【図12】実施の形態3にMOSFETの製造方法を示す断面図である。
【図13】実施の形態3にMOSFETの製造方法を示す断面図である。
【図14】実施の形態3にMOSFETの製造方法を示す断面図である。
【図15】実施の形態3にMOSFETの製造方法を示す断面図である。
【図16】実施の形態3にMOSFETの製造方法を示す断面図である。
【図17】実施の形態3にMOSFETの製造方法を示す断面図である。
【図18】実施の形態3にMOSFETの製造方法を示す断面図である。
【図19】実施の形態3にMOSFETの製造方法を示す断面図である。
【図20】実施の形態3にMOSFETの製造方法を示す断面図である。
【図21】実施の形態3にMOSFETの製造方法を示す断面図である。
【図22】実施の形態3にMOSFETの製造方法を示す断面図である。
【図23】実施の形態3にMOSFETの製造方法を示す断面図である。
【図24】実施の形態3にMOSFETの製造方法を示す断面図である。
【図25】実施の形態3にMOSFETの製造方法を示す断面図である。
【図26】実施の形態3にMOSFETの製造方法を示す断面図である。
【符号の説明】
【0053】
1 半導体基板、2 エピタキシャル結晶成長層、3 ウェル領域、4 ソース領域、5 ウェルコンタクト領域、6 ゲート酸化膜、7 ゲート電極、7a 珪素層、7b 炭化珪素層、7c,9 シリサイド層、8 熱酸化膜スペーサー、10 層間膜、11 ソース配線、12 ドレイン電極、13 金属膜、14 フィールド酸化膜、15 ゲート配線。
【技術分野】
【0001】
本発明は、半導体装置およびその製造方法に関するものである。
【背景技術】
【0002】
既存のSiデバイスに取って代わる次世代の高耐圧低損失スイッチングデバイスとして、炭化珪素を用いた電界効果型トランジスタ(MOSFET:Metal Oxide Semiconductor Field Effect Transistor)が注目されている。本素子は、ゲート酸化膜の直上に形成されたゲート電極に印加する電圧を制御することで、炭化珪素とゲート酸化膜との界面に形成されるチャネルの導電性を変化させ、チャネルの両端に接続されたソース/ドレイン電極間に流れる電流のスイッチング動作を行うものである。本デバイスの性能指標の一つに、導通時における素子の電気抵抗(オン抵抗)があげられる。オン抵抗の低減は、素子の熱損失を減らして、より高効率な電気機器を実現することにつながる。オン抵抗は、基板抵抗やチャネル抵抗などの様々な成分に分けることができるが、そのうち、不純物の注入によって炭化珪素中に形成されるソース領域の抵抗が重要であり、その抵抗を下げることが重要である。一方、素子の高速スイッチングを実現するためには、ゲート電極の抵抗を減らすことが重要である。
【0003】
このように、ソース領域の抵抗、および、ゲート電極の抵抗の低減が必要であるが、これを実現する手法としてサリサイド(self-aligned silicide)が知られており、特許文献1にその一例が示されている。一般的なサリサイドプロセスによれば、ソース領域の炭化珪素と、ゲート電極に用いるポリシリコンとに対して同時にシリサイド化反応を進行させて、それぞれにおいてシリサイド層を形成する。
【0004】
【特許文献1】特開2006−24880号公報
【発明の開示】
【発明が解決しようとする課題】
【0005】
しかしながら、炭化珪素、ポリシリコンに対する金属の反応速度は一般的に、後者のポリシリコンのほうが、前者の炭化珪素よりも速い。そのため、ゲート電極のポリシリコンの膜厚が十分に厚くない場合には、そのシリサイド化反応がゲート酸化膜まで達し、ゲート酸化膜の絶縁破壊が起こるという問題があった。また、MOS界面でのゲート電極のフェルミレベルが変化して、素子のしきい値がばらつくという問題があった。
【0006】
また、同手法を行う場合、ゲート電極側面におけるシリサイド化反応を抑えるために、シリコン酸化膜やシリコン窒化膜などの絶縁膜からなるスペーサーを、ゲート電極側面に設ける必要がある。一般的に、スペーサーは、CVD(Chemical Vapor Deposition)法により堆積した膜を、異方性エッチング(エッチバック)することにより形成される。そのうち、エッチングプロセスでは、オーバーエッチングにより、下地の炭化珪素にダメージを与えないようにするため、エッチング量およびエッチング時間の制御が重要である。そこで、選択性を高めるために、シリコン窒化膜/シリコン酸化膜の二層構造のスペーサーを形成するなど特殊な追加的プロセスが提案されている。しかしながら、プロセスを追加すると、製造コストの増加を招くため、量産プロセスとしては好ましくない。そこで、簡便な手法によってスペーサーを形成する技術の確立が必要であった。
【0007】
本発明は、上記のような問題点を解決するためになされたものであり、ゲート酸化膜の信頼性を阻害せずに、ゲート電極の低抵抗化を実現可能な半導体装置およびその製造方法を提供することを目的とする。
【課題を解決するための手段】
【0008】
本発明の第1の局面である半導体装置は、炭化珪素からなり、表面にエピタキシャル結晶成長層が形成された半導体基板と、前記エピタキシャル結晶成長層上部に選択的に形成された第1の導電領域とを備える。そして、前記第1の導電領域上部に選択的に形成された第2の導電領域と、前記第2の導電領域と前記エピタキシャル結晶成長層とに挟まれた前記第1の導電領域の表面を覆うゲート絶縁膜上に形成されたゲート電極とを備える。前記ゲート電極は、珪素層と、炭化珪素層との積層構造からなり、前記ゲート電極上部に形成された第1のシリサイド層をさらに備える。
【0009】
本発明の第2の局面である半導体装置の製造方法は、(a)表面にエピタキシャル結晶成長層が形成された炭化珪素からなる半導体基板を準備する工程と、(b)前記エピタキシャル結晶成長層上部に第1の導電領域を選択的に形成する工程と、(c)前記第1の導電領域上部に第2の導電領域を選択的に形成する工程とを備える。そして、(d)前記第2の導電領域と前記エピタキシャル結晶成長層とに挟まれた前記第1の導電領域の表面を覆うゲート絶縁膜を形成し、当該ゲート絶縁膜上に、珪素層と、炭化珪素層とからなる積層構造を形成し、当該積層構造をパターニングしてゲート電極を形成する工程を備える。そして、(e)前記ゲート電極の表面を熱酸化して熱酸化膜を形成した後に、前記ゲート電極の側面を除く表面に形成された前記熱酸化膜、および、前記第2の導電領域上の前記ゲート絶縁膜を除去する工程を備える。そして、(f)前記工程(e)の後、前記ゲート電極上に金属膜を堆積した後に、第1の熱処理によるシリサイド化反応により、前記ゲート電極上部に第1のシリサイド層を形成する工程を備える。
【発明の効果】
【0010】
本発明に係る半導体装置およびその製造方法では、珪素層と炭化珪素層とを積層して、ゲート電極を形成した。これにより、ゲート絶縁膜に対するシリサイド化反応の影響を最小限にしつつ、ゲート電極をシリサイド化することができるため、ゲート絶縁膜の信頼性を阻害せずに、ゲート電極を低抵抗にすることができる。
【発明を実施するための最良の形態】
【0011】
<実施の形態1>
本実施の形態に係る半導体装置は、縦型MOSFETの炭化珪素半導体装置であるものとする。図1は、本実施の形態に係るMOSFETの構成を示す断面図であり、MOSFETは、半導体基板1と、エピタキシャル結晶成長層2と、ウェル領域3と、ソース領域4と、ウェルコンタクト領域5と、ゲート酸化膜6と、ゲート電極7と、熱酸化膜スペーサー8と、シリサイド層9と、層間膜10と、ソース配線11と、ドレイン電極12とを備える。ゲート電極7は、珪素層7aと、炭化珪素層7bとの積層構造からなる。そして、本実施の形態に係るMOSFETは、ゲート電極7上部に形成された第1のシリサイド層であるシリサイド層7cを備える。
【0012】
この図1に係るMOSFETでは、ゲート電極7に電圧が印加されると、エピタキシャル結晶成長層2とソース領域4との間に挟まれたウェル領域3上部にチャネルが形成される。このチャネルにより、ソース領域4とドレイン電極12とは、ウェル領域3、エピタキシャル結晶成長層2、半導体基板1を介して電気的に接続される。図1に示すMOSFETは、単位素子であり(以下、本実施の形態に係るMOSFETを、素子と記すこともある)、実際には、この素子が半導体基板1の水平方向に複数個並列に接続されて構成される。そして、複数接続された素子群外周部には、高耐圧を実現する終端構造がその素子群を取り囲むように別途接続される。
【0013】
次に、本実施の形態に係るMOSFETの製造工程について説明する。図2に示すように、炭化珪素からなり、表面にエピタキシャル結晶成長層2が形成された第1導電型の半導体基板1を準備する。本実施の形態では、第1の導電型はn型、第2の導電型はp型であるものとして説明する。なお、導電型はこれに限ったものではなく、その逆でも構わない。半導体基板1は、c軸方向に対して8°以下に傾斜されていてもよいし、傾斜されていなくてもよく、どのような面方位を持っていてもよい。エピタキシャル結晶成長層2は、第1の導電型(n型)を有する。エピタキシャル結晶成長層2の不純物濃度は、例えば、1×1013〜1×1017cm-3の範囲であり、エピタキシャル結晶成長層2の厚さは、例えば、5〜200μmである。
【0014】
そして、写真製版により加工されたレジストマスクや酸化膜マスクを利用して、例えば、不純物のイオン注入を行い、ウェル領域3と、ソース領域4とを形成する。図2に示すように、本実施の形態に係るMOSFETの製造方法では、エピタキシャル結晶成長層2上部に、第2の導電領域であるウェル領域3を選択的に形成する。このウェル領域3は、第2の導電型(p型)を有する。この第2の導電型の注入不純物としては、例えば、アルミニュウム、硼素が好適であり、その不純物濃度は、エピタキシャル結晶成長層2の不純物濃度を超えるように、例えば、1×1016〜1×1019cm-3の範囲であることが望ましい。ウェル領域3の深さは、エピタキシャル結晶成長層2を超えないように、例えば、0.3〜2.0μmの範囲にする。
【0015】
また、上述したように、本実施の形態に係るMOSFETの製造方法では、ウェル領域3上部に第1の導電領域であるソース領域4を選択的に形成する。このソース領域4は、第1の導電型(n型)を有する。この第1の導電型の注入不純物としては、例えば、窒素、リンが好適であり、その不純物濃度は、ウェル領域3を超える範囲、例えば、1×1018〜1×1021cm-3の範囲であることが望ましい。ソース領域4の深さは、ウェル領域3を超えないようにする。
【0016】
それから、ウェル領域3への良好な金属接触を実現するために、ウェル領域3よりも濃い不純物濃度を持つウェルコンタクト領域5をイオン注入により形成する。当該イオン注入は、200℃以上の基板温度で行うことが望ましい。なお、図示しないが、素子活性領域の終端部に、イオン注入により、素子の高耐圧化を実現する第2の導電型(p型)の終端領域を形成しておくことが望ましい。次に、図示しないが、アルゴンや窒素などの不活性ガス中、または、真空中で、例えば、1500〜2200℃の温度で、0.5〜60分の熱処理を行う。これにより、注入された不純物は電気的に活性化する。それから、犠牲酸化による酸化膜形成とフッ酸による酸化膜除去によって、表面変質層を除去して清浄な面を得る。そして、ここでは図示しないが、シリコン酸化膜を形成し、そのシリコン酸化膜をパターニングして、素子活性領域のみを開口してそれ以外を覆うフィールド酸化膜を形成する。このフィールド酸化膜については、後の図で示す。
【0017】
次に、図3に示すように、本実施の形態に係るMOSFETの製造方法では、ソース領域4とエピタキシャル結晶成長層2とに挟まれたウェル領域3の表面を覆うゲート絶縁膜を形成する。本実施の形態では、このゲート絶縁膜は、ゲート酸化膜6である。ゲート酸化膜6は、例えば、熱酸化法や堆積法によって形成する。形成後、N2OやNOを用いた1000℃以上での熱処理を付加してもよい。
【0018】
そして、図3に示すように、当該ゲート酸化膜6上に、珪素層7aと、炭化珪素層7bとからなる積層構造を形成し、当該積層構造をパターニングしてゲート電極7を形成する。本実施の形態では、珪素層7aと炭化珪素層7bは、多結晶または非晶質からなり、例えば、CVD法によって、ゲート酸化膜6上に順次堆積される。珪素層7aの厚さは、例えば、100〜1000nmであればよく、炭化珪素層7bの厚さは、例えば、10〜100nmであればよい。また、珪素層7aおよび炭化珪素層7bは、同一導電型を示すように不純物がドーピングされていることが望ましい。なお、炭化珪素層7bは、後の工程で、全てまたはその一部がシリサイド層7cとなる。
【0019】
炭化珪素は、一般的に、珪素よりも、シリサイド化反応の速度は遅いが高電気抵抗率を有するため、その膜厚は重要なデバイス設計寸法の一つである。シリサイド化反応は、後工程で形成される金属膜13における材質の種類、膜厚、シリサイド化反応させる熱処理温度とも関連するが、炭化珪素層7bが十分に薄いと、その炭化珪素層7b全てはシリサイド化し、なおかつ、その下の珪素層7aの一部もシリサイド化する。この場合、炭化珪素層7bの一部をシリサイド化する場合よりも、ゲート抵抗の低減が見込める。しかしながら、珪素層7aにおいてスパイク状に発生するシリサイド化により、ゲート酸化膜6の絶縁破壊やゲートリーク電流の増加など、ゲート酸化膜6の信頼性に影響を及ぼす可能性がある。
【0020】
一方、炭化珪素層7bが十分に厚いと、シリサイド化反応は、炭化珪素層7b中で止まる。この場合、ゲート酸化膜6の信頼性への影響はないが、炭化珪素層7b全てをシリサイド化する場合に比べれば、ゲート抵抗は高くなる。従って、炭化珪素層7bの膜厚は、素子の用途に応じて設計することが必要である。なお、例えば、炭化珪素にニッケルを100nm堆積して、1000℃で、1分程度の熱処理を行うと、厚さ100〜150nmの炭素を含むシリサイド層が形成される。
【0021】
以上のように、珪素層7aおよび炭化珪素層7bを形成した後、写真製版とドライエッチングによってパターニングし、ゲート電極7を形成する。ドライエッチングにおいては、同一ガスを用いて炭化珪素層7b、珪素層7aを連続的にエッチング処理してもよく、それぞれに適したエッチングガス、例えば、炭化珪素層7bに対しては、六フッ化硫黄、珪素層7aに対しては塩素、に切り替えてエッチング処理を行ってもよい。
【0022】
次に、図4に示すように、本実施の形態に係るMOSFETの製造方法では、ゲート電極7の表面を熱酸化処理して、熱酸化膜である熱酸化膜スペーサー8を形成する。そして、図5に示すように、ゲート電極7の側面を除く表面に形成された熱酸化膜スペーサー8、および、ソース領域4上のゲート酸化膜6を除去する。以下、この工程について説明する。
【0023】
まず、図4に示すように、ゲート電極7の表面を熱酸化処理して熱酸化膜スペーサー8を形成する。この処理は、ウェット雰囲気でもよいし、ドライ雰囲気でもよい。図6は、熱酸化膜スペーサー8を形成したときのMOSFETの断面を拡大した図である。熱酸化膜スペーサー8を形成すると、表面に現れているゲート酸化膜6も同時に酸化されるため、図に示すように、ゲート酸化膜6の厚さd1は、元の厚さ(図の破線直線)よりも若干厚くなる。一方、ゲート電極7に注目すると、珪素層7aの酸化速度と炭化珪素層7bの酸化速度は、互いに大きく異なるため、炭化珪素層7bの表面に形成される熱酸化膜スペーサー8の厚さd2よりも、珪素層7aの表面に形成される熱酸化膜スペーサー8の厚さd3のほうが厚くなる。次の工程であるサリサイドプロセスで生じやすい短絡(ゲート電極7とソース領域4との間の短絡)の防止を考慮すると、珪素層7aの表面に形成される熱酸化膜スペーサー8の厚さd3は、ゲート酸化膜6の厚さの数倍以上が好ましく、10倍以上がより好ましい。一方、図の破線の丸に示すように、ゲート電極7のエッジ部においては、ゲート酸化膜6およびゲート電極7の酸化が進み、局部的に熱酸化膜スペーサー8が厚くなる。これにより、MOSFET動作時の当該エッジ部におけるゲート電界強度を弱くすることができるため、ゲート酸化膜6の信頼性を向上させることができる。
【0024】
図7に、ウェット雰囲気で酸化処理したときの珪素および炭化珪素それぞれの酸化膜厚の処理時間/処理温度依存性を示す。例えば、珪素と炭化珪素とを同時に酸化処理し、珪素表面に500nmの酸化膜を形成したときには、炭化珪素表面には処理温度によらず15nm程度しか酸化膜は形成されない。このように、珪素層7aの酸化速度と炭化珪素層7bの酸化速度は、互いに大きく異なるため、図6に示すように、炭化珪素層7bの表面に形成される熱酸化膜スペーサー8の厚さd2よりも、珪素層7aの表面に形成される熱酸化膜スペーサー8の厚さd3のほうが厚くなる。その結果、炭化珪素層7bの水平方向の幅は、珪素層7aの水平方向の幅よりも大きくなる。
【0025】
なお、熱酸化による酸化膜形成時の処理温度を高くすれば、所望の膜厚を得るまでの処理時間は短くなる。高い温度で処理可能にする方法として、例えば、炭化珪素製の熱処理炉を用いれば1300℃程度の処理も可能である。一方、低コスト化のためには低温プロセス化も必要である。しかし、低温プロセスにすれば、酸化速度は減少するため、所望の膜厚を形成する処理時間が増加する。従って、実用的な処理時間で、珪素層7aを熱酸化し、例えば、200nm以上の酸化膜を形成するためには、800℃以上の処理が好適である。そこで、本実施の形態では、基板温度を800℃〜1300℃にして、ゲート電極7の表面を熱酸化することにより、熱酸化膜スペーサー8を形成する。
【0026】
次に、図5に示したように、ゲート電極7の側面を除く表面に形成された熱酸化膜スペーサー8、および、ソース領域4上のゲート酸化膜6を除去する。この処理は、異方性のあるドライエッチングによることが好ましいが、ウェットエッチングでも構わない。ただし、ウェットエッチングを行うときには、ゲート電極7側面に形成された熱酸化膜スペーサー8が消失しないように注意する必要がある。
【0027】
それから、図8に示すように、本実施の形態に係るMOSFETの製造方法では、ゲート電極7上に金属膜13を堆積する。その後に、図9に示すように、第1の熱処理によるシリサイド化反応により、ゲート電極7上部に第1のシリサイド層であるシリサイド層7cを形成する。本実施の形態では、ソース領域4上にも金属膜13を堆積した後に、上述の第1の熱処理によるシリサイド化反応により、ゲート電極7上部にシリサイド層7cを形成するとともに、ソース領域4上部に第2のシリサイド層であるシリサイド層9を同時に形成する。また、図9に示すように、本実施の形態では、シリサイド層7cは、炭化珪素層7bの一部をシリサイド化して形成する。以下、この工程について説明する。
【0028】
まず、図8に示すように、ゲート酸化膜6を開口して露出したソース領域4とウェルコンタクト領域5、ゲート電極7の炭化珪素層7b、熱酸化膜スペーサー8、フィールド酸化膜と接して、金属膜13を、例えば、スパッタ法や蒸着法により形成する。金属膜13の材質としては、炭化珪素および珪素と反応して、低電気抵抗率を持つシリサイド層を形成可能な材質、例えば、ニッケル、チタン、アルミニウム、モリブデン、タングステン、および、それらの複合膜やシリサイド膜でもよい。金属膜13の厚さは、例えば、1nmから500nmであればよい。
【0029】
金属膜13堆積後、例えば、窒素やアルゴンなどの不活性ガス中、または、真空中で所定の温度で第1の熱処理を行うと、金属膜13の金属と、炭化珪素層7bやソース領域4などの炭化珪素との間にシリサイド化反応が起こり、シリサイド層7c,9が形成される。一方、金属膜13の金属と、熱酸化膜スペーサー8やフィールド酸化膜などのシリコン酸化膜との間には、シリサイド化反応が起こらないようにする。このようなシリサイド化反応を起こすために、上述の所定の温度は、金属膜13の金属が、炭化珪素とは反応し、シリコン酸化膜とは反応しない温度、例えば、600℃から1000℃の範囲の温度にする。
【0030】
こうして本実施の形態に係るMOSFETの製造方法では、低抵抗のシリサイド層7cを、ゲート電極7上部に形成するため、MOSFETの動作を高速にすることができる。また、低抵抗のシリサイド層9を、ソース領域4の大部分に形成するため、MOSFETのソース抵抗を低減することができ、その結果、素子のオン抵抗を低減することができる。
【0031】
図9に示すように、本実施の形態では、シリサイド層7c,9を形成した後、未反応の金属膜13を除去する。例えば、塩酸や過酸化水素水との混合液によって、シリサイド化反応で消費されなかった金属膜13をウェットエッチングによって除去する。その後、本実施の形態では、シリサイド層7c,9を形成した第1の熱処理の温度よりも高い温度の第2の熱処理を行う。これにより、シリサイド層7c,9の抵抗をさらに低くすることができる。
【0032】
次に、図1に示すように、層間膜10を、例えば、CVD法によって堆積し、ソースコンタクトホールを形成する。ここで、ソースコンタクトホールの形成には、ドライエッチングによることが好ましい。そのエッチングの終点検出には、シリサイド層に含まれる金属からのプラズマ発光信号をモニターする。これにより、エッチングの終点検出が容易になり、オーバーエッチングによる素子の不具合発生を抑えることができる。なお、上述のような本実施の形態の製造工程によれば、層間膜10堆積後に、シリサイド化反応に伴う高温熱処理工程を行わない。そのため、シリコン酸化膜に比べれば比較的耐熱性は悪いが、比誘電率は小さい材料、例えば、ポーラスシリカやSiOC、有機膜などのいわゆるlow−k膜を、層間膜10に用いることができる。仮に、層間膜10にlow−k膜を用いた場合には、ゲート電極7/ソース領域4間の容量を減少させることができ、素子の動作を高速にすることができる。
【0033】
図10は、素子の終端近傍の構成を示す断面図であり、図11は、素子の終端近傍の構成を示す鳥瞰図である。図10に示すように、層間膜10を堆積した後、例えば、スパッタや蒸着によって形成した、例えば、Alからなる金属膜をパターニングして、ソース配線11およびゲート配線15を形成する。同様に、ドレイン電極12を、半導体基板1の裏面に形成する。こうして、MOSFETが完成する。ソース領域4上部に形成されたシリサイド層9上には、ソース配線11が形成される。
【0034】
図11に示すように、ゲート電極7上部のシリサイド層7cは、図の左側において、ゲート配線15と電気的に接続されている。本実施の形態では、図10に示すように、ゲート電極7は、フィールド酸化膜14の上部まで延設されており、フィールド酸化膜14上側のシリサイド層7c上に、ゲート配線15が形成される。また、図11に示すように、シリサイド層7cは、各ソースコンタクトホールを取り囲むように形成される。
【0035】
以上のような本実施の形態に係るMOSFETの製造方法によれば、珪素層7aと、ポリシリコンに比べてシリサイド化反応速度が遅い炭化珪素層7bとを積層して、ゲート電極7を形成する。このように構成することにより、ゲート電極7の炭化珪素層7bが、過剰なシリサイド化反応を防ぐため、ゲート酸化膜6に対するシリサイド化反応の影響を最小限にすることができる。こうして、ゲート酸化膜6の信頼性を阻害せずに、ゲート電極7に低抵抗なシリサイド層7cを形成することができ、その結果、素子の動作を高速にすることができる。また、本実施の形態では、CVD法などを用いずに、ゲート電極7の珪素層7aおよび炭化珪素層7bを熱酸化して、ゲート電極7側面に熱酸化膜スペーサー8を自己整合的に形成する。このように、簡便なプロセスによってスペーサーを形成するため、製造コストを低減することができ、また、CVD法による成膜が不要であるため原料を削減することができる。
【0036】
なお、本実施の形態に係るシリサイド層7cは、炭化珪素層7bの一部をシリサイド化して形成する。しかしこれに限ったものではなく、シリサイド層7cは、炭化珪素層7bの全部をシリサイド化して形成してもよい。そして、シリサイド層7cの水平方向の幅は、珪素層7aの水平方向の幅よりも大きくしてもよい。この場合、炭化珪素層7bの一部をシリサイド化する場合よりも、さらにゲート抵抗の低減が見込める。
【0037】
また、本実施の形態に係るMOSFETの製造方法では、ソース領域4の大部分に、低抵抗なシリサイド層9を形成する。これにより、素子のオン抵抗を低減することができる。
【0038】
また、本実施の形態に係るMOSFETの製造方法では、金属膜13を除去した後に、シリサイド層7c,9を形成した第1の熱処理の温度よりも高い温度の第2の熱処理を行う。これにより、シリサイド層7c,9の抵抗をさらに低減することができる。
【0039】
また、本実施の形態に係るMOSFETの製造方法では、基板温度を800℃〜1300℃にして、ゲート電極7の表面を熱酸化して、熱酸化膜スペーサー8を形成する。これにより、実効的な処理時間で、十分に厚い熱酸化膜スペーサー8を珪素層7a表面に形成することができる。
【0040】
<実施の形態2>
実施の形態1で説明した図4に係る工程では、ゲート電極7の表面を熱酸化処理して、熱酸化膜スペーサー8を形成した。本実施の形態に係るMOSFETの製造方法では、その工程において、N2Oの雰囲気、または、NOと酸素とが混合された雰囲気で、ゲート電極7の表面を熱酸化することにより、熱酸化膜スペーサー8を形成する。以下の実施の形態に係るMOSFETの製造方法の工程のうち、新たに説明しない工程については、実施の形態1と同じであるものとする。
【0041】
このような本実施の形態に係るMOSFETの製造方法によれば、実施の形態1と同様の効果を得ることができる。また、本実施の形態では、熱酸化膜スペーサー8を、N2Oの雰囲気、または、NOと酸素とが混合された雰囲気で形成する。そのため、酸化によってMOS界面に生じた欠陥を、窒素でパッシベーションして、修復することができる。その結果、MOS界面特性の劣化を抑制し、良好なMOS界面を維持することができる。
【0042】
<実施の形態3>
本実施の形態に係るMOSFETの製造方法では、まず、実施の形態1の図2に係る工程と同じ工程を行った後、図12に示すように、実施の形態1と同様にゲート酸化膜6を形成する。そして、図13に示すように、ゲート酸化膜6上に、例えば、CVD法によって、珪素層7aを形成する。珪素層7aは、例えば、多結晶、または、非晶質で形成する。珪素層7aの厚さは、例えば、100〜1000nmであればよく、さらに、n型またはp型を示す不純物がドーピングされていることが望ましい。
【0043】
そして、図14に示すように、珪素層7aに炭素(C)をイオン注入して、炭化珪素層7bを形成する。炭素は、珪素層7aの平面視全面に亘って注入してもよく、写真製版によるレジストマスクを用いて、ゲート電極7となる部分にのみ注入してもよい。図14に係る工程では、珪素層7a上部近傍で炭素濃度がピークとなるように調整した加速エネルギーでイオン注入することにより、珪素層7a上部に局在させた炭化珪素層7bを形成している。なお、炭素濃度のピーク値は、例えば、1×1019cm-3以上となるように行うことが望ましい。このようにすることで、炭素未注入領域である珪素層7aの酸化速度およびシリサイド化反応速度と異なる炭化珪素層7bを形成することができる。それから、図15に示すように、実施の形態1と同様、写真製版とドライエッチングによってパターニングし、ゲート電極7を形成する。その後、実施の形態1の図4に係る工程以降の工程と同様の工程を行うことにより、図1に示すMOSFETを形成することができる。
【0044】
以上で説明した図14に係る工程では、珪素層7a上部近傍で炭素濃度がピークとなるように調整した加速エネルギーでイオン注入することにより、珪素層7a上部に炭化珪素層7bを形成した。しかしながら、本実施の形態に係るMOSFETの製造工程のイオン注入工程は、これに限ったものではない。図16に係るイオン注入工程では、図13に係る工程の後、珪素層7aの厚み方向の中央近傍で、炭素濃度がピークとなるように調整した加速エネルギーでイオン注入することにより、珪素層7a中央部に局在させた炭化珪素層7bを形成する。なお、ここでの炭素濃度のピーク値は、例えば、1×1019cm-3以上となるように行うことが望ましい。それから、図17に示すように、実施の形態1と同様、写真製版とドライエッチングによってパターニングし、ゲート電極7を形成する。
【0045】
次に、図18に示すように、本実施の形態に係るMOSFETの製造方法では、実施の形態1と同様に、ゲート電極7の表面を熱酸化処理して、熱酸化膜スペーサー8を形成する。珪素層7aの酸化速度と炭化珪素層7bの酸化速度は異なるため、炭化珪素層7b表面に形成される熱酸化膜スペーサー8は、炭化珪素層7bの上層および下層である珪素層7a表面に形成される熱酸化膜スペーサー8よりも厚くなる。
【0046】
ここで、熱酸化膜スペーサー8形成前のゲート電極7上部は、実施の形態1では炭化珪素層7bが形成されていたが、それと異なり、本実施の形態では、珪素層7aが形成される。そのため、上述の熱酸化処理により、ゲート電極7上部に形成される熱酸化膜スペーサー8は、実施の形態1に係るゲート電極7上部に形成される熱酸化膜スペーサー8よりも厚くなる。そのため、図19に示すように、ゲート電極7上部の熱酸化膜スペーサー8を完全に除去するためには、実施の形態1よりも、酸化膜エッチング処理を行う時間を長くする必要がある。しかし、酸化膜エッチング処理の時間を長くすると、ゲート電極7側面の熱酸化膜スペーサー8の薄い部分が消失し、次工程で行うシリサイド化反応により、ゲート電極7の側面にシリサイド層が形成される可能性がある。そのため、熱酸化膜スペーサー8、および、ソース領域4上のゲート酸化膜6を除去する酸化膜エッチングは、ゲート電極7側面の熱酸化膜スペーサー8の消失を抑制可能である異方性エッチングが望ましい。
【0047】
それから、図20に示すように、ゲート電極7上およびソース領域4上に、例えば、スパッタ法や蒸着法により、金属膜13を堆積する。その後、図21に示すように、窒素やアルゴンなどの不活性ガス中、または、真空中で、第1の熱処理によるシリサイド化反応により、ゲート電極7上部にシリサイド層7c、ソース領域4上部にシリサイド層9を形成する。本実施の形態に係るゲート電極7上部は、珪素層7aで形成されるため、シリサイド化反応が大きく進行するが、炭化珪素層7bにおいて、その反応速度は低減する。こうして、炭化珪素層7bは、シリサイド化反応がゲート酸化膜6に到達するのを防ぐ、いわゆるストッパー層の役割をする。そのため、本実施の形態に係るMOSFETの製造方法によれば、ゲート酸化膜6の信頼性を阻害せずに、ゲート電極7を低抵抗にすることができる。
【0048】
それから、本実施の形態では、シリサイド層7c,9を形成した後、未反応の金属膜13を除去する。例えば、塩酸や過酸化水素水との混合液によって、シリサイド化反応で消費されなかった金属膜13をウェットエッチングによって除去する。その後、実施の形態1と同じ工程を行うことにより、図22に係るMOSFETを形成することができる。
【0049】
以上で説明した図19に係る工程では、ゲート電極7上部の熱酸化膜スペーサー8を完全に除去した。しかしながら、本実施の形態に係るMOSFETの製造工程の酸化膜除去工程は、これに限ったものではない。図18に示したように、ソース領域4上のゲート酸化膜6の厚さは、ゲート電極7上部の熱酸化膜スペーサー8の厚さよりも薄い。そのため、ソース領域4上のゲート酸化膜6のみを完全に除去するのにかかる時間は、ゲート電極7上部の熱酸化膜スペーサー8を完全に除去するのにかかる時間よりも短い。そこで、図23に示すように、図18に係る工程の後、ソース領域4上のゲート酸化膜6を完全に除去した時点で、酸化膜除去処理を終了させてもよい。この場合、ゲート電極7上部には、熱酸化膜スペーサー8が薄く残る。
【0050】
それから、図24に示すように、ソース領域4上に、例えば、スパッタ法や蒸着法により、金属膜13を堆積する。その後、窒素やアルゴンなどの不活性ガス中、または、真空中で、第1の熱処理によるシリサイド化反応により、ソース領域4上部にシリサイド層9を形成する。それから、図25に示すように、シリサイド層9を形成した後、未反応の金属膜13を除去する。その処理には、例えば、塩酸や過酸化水素水との混合液によって、シリサイド化反応で消費されなかった金属膜13をウェットエッチングによって除去する。その後、実施の形態1と同じ工程を行うことにより、図26に係るMOSFETを形成することができる。
【0051】
以上のような本実施の形態に係るMOSFETの製造方法によれば、実施の形態1と同様の効果を得ることができる。また、本実施の形態では、珪素層7aに炭素をイオン注入して炭化珪素層7bを形成する。そのため、イオン注入の加速エネルギーを制御することにより、炭化珪素層7bを、珪素層7a内の所望の位置に、所望の厚さで簡便に形成することができる。
【図面の簡単な説明】
【0052】
【図1】実施の形態1にMOSFETの構成を示す断面図である。
【図2】実施の形態1にMOSFETの製造方法を示す断面図である。
【図3】実施の形態1にMOSFETの製造方法を示す断面図である。
【図4】実施の形態1にMOSFETの製造方法を示す断面図である。
【図5】実施の形態1にMOSFETの製造方法を示す断面図である。
【図6】実施の形態1にMOSFETの製造方法を示す断面図である。
【図7】実施の形態1にMOSFETの製造方法を示す図である。
【図8】実施の形態1にMOSFETの製造方法を示す断面図である。
【図9】実施の形態1にMOSFETの製造方法を示す断面図である。
【図10】実施の形態1にMOSFETの構成を示す断面図である。
【図11】実施の形態1にMOSFETの構成を示す鳥瞰図である。
【図12】実施の形態3にMOSFETの製造方法を示す断面図である。
【図13】実施の形態3にMOSFETの製造方法を示す断面図である。
【図14】実施の形態3にMOSFETの製造方法を示す断面図である。
【図15】実施の形態3にMOSFETの製造方法を示す断面図である。
【図16】実施の形態3にMOSFETの製造方法を示す断面図である。
【図17】実施の形態3にMOSFETの製造方法を示す断面図である。
【図18】実施の形態3にMOSFETの製造方法を示す断面図である。
【図19】実施の形態3にMOSFETの製造方法を示す断面図である。
【図20】実施の形態3にMOSFETの製造方法を示す断面図である。
【図21】実施の形態3にMOSFETの製造方法を示す断面図である。
【図22】実施の形態3にMOSFETの製造方法を示す断面図である。
【図23】実施の形態3にMOSFETの製造方法を示す断面図である。
【図24】実施の形態3にMOSFETの製造方法を示す断面図である。
【図25】実施の形態3にMOSFETの製造方法を示す断面図である。
【図26】実施の形態3にMOSFETの製造方法を示す断面図である。
【符号の説明】
【0053】
1 半導体基板、2 エピタキシャル結晶成長層、3 ウェル領域、4 ソース領域、5 ウェルコンタクト領域、6 ゲート酸化膜、7 ゲート電極、7a 珪素層、7b 炭化珪素層、7c,9 シリサイド層、8 熱酸化膜スペーサー、10 層間膜、11 ソース配線、12 ドレイン電極、13 金属膜、14 フィールド酸化膜、15 ゲート配線。
【特許請求の範囲】
【請求項1】
炭化珪素からなり、表面にエピタキシャル結晶成長層が形成された半導体基板と、
前記エピタキシャル結晶成長層上部に選択的に形成された第1の導電領域と、
前記第1の導電領域上部に選択的に形成された第2の導電領域と、
前記第2の導電領域と前記エピタキシャル結晶成長層とに挟まれた前記第1の導電領域の表面を覆うゲート絶縁膜上に形成されたゲート電極とを備え、
前記ゲート電極は、珪素層と、炭化珪素層との積層構造からなり、
前記ゲート電極上部に形成された第1のシリサイド層をさらに備える、
半導体装置。
【請求項2】
前記炭化珪素層の水平方向の幅は、前記珪素層の水平方向の幅よりも大きい、
請求項1に記載の半導体装置。
【請求項3】
前記第1のシリサイド層は、前記炭化珪素層全部をシリサイド化して形成された、
請求項1に記載の半導体装置。
【請求項4】
前記第1のシリサイド層の水平方向の幅は、前記珪素層の水平方向の幅よりも大きい、
請求項3に記載の半導体装置。
【請求項5】
前記第2の導電領域上部に形成された第2のシリサイド層をさらに備える、
請求項1乃至請求項4のいずれかに記載の半導体装置。
【請求項6】
(a)表面にエピタキシャル結晶成長層が形成された炭化珪素からなる半導体基板を準備する工程と、
(b)前記エピタキシャル結晶成長層上部に第1の導電領域を選択的に形成する工程と、
(c)前記第1の導電領域上部に第2の導電領域を選択的に形成する工程と、
(d)前記第2の導電領域と前記エピタキシャル結晶成長層とに挟まれた前記第1の導電領域の表面を覆うゲート絶縁膜を形成し、当該ゲート絶縁膜上に、珪素層と、炭化珪素層とからなる積層構造を形成し、当該積層構造をパターニングしてゲート電極を形成する工程と、
(e)前記ゲート電極の表面を熱酸化して熱酸化膜を形成した後に、前記ゲート電極の側面を除く表面に形成された前記熱酸化膜、および、前記第2の導電領域上の前記ゲート絶縁膜を除去する工程と、
(f)前記工程(e)の後、前記ゲート電極上に金属膜を堆積した後に、第1の熱処理によるシリサイド化反応により、前記ゲート電極上部に第1のシリサイド層を形成する工程とを備える、
半導体装置の製造方法。
【請求項7】
前記工程(f)において、
前記第2の導電領域上に前記金属膜を堆積した後に、前記第1の熱処理によるシリサイド化反応により、前記第1のシリサイド層を形成するとともに、前記第2の導電領域上部に第2のシリサイド層を同時に形成する、
請求項6に記載の半導体装置の製造方法。
【請求項8】
(g)前記工程(f)の後、未反応の前記金属膜を除去する工程と、
(h)前項工程(g)の後、前記第1の熱処理の温度よりも高い温度の第2の熱処理を行う工程とをさらに備える、
請求項6または請求項7に記載の半導体装置の製造方法。
【請求項9】
前記工程(e)において、基板温度を800℃〜1300℃にして前記ゲート電極の表面を熱酸化することにより、前記熱酸化膜を形成する、
請求項6乃至請求項8のいずれかに記載の半導体装置の製造方法。
【請求項10】
前記工程(e)において、N2Oの雰囲気で前記ゲート電極の表面を熱酸化することにより、前記熱酸化膜を形成する、
請求項6乃至請求項9のいずれかに記載の半導体装置の製造方法。
【請求項11】
前記工程(e)において、NOと酸素とが混合された雰囲気で前記ゲート電極の表面を熱酸化することにより、前記熱酸化膜を形成する、
請求項6乃至請求項9のいずれかに記載の半導体装置の製造方法。
【請求項12】
前記工程(d)は、
(d−1)前記ゲート絶縁膜上に前記珪素層を形成する工程と、
(d−2)前記珪素層に炭素をイオン注入して前記炭化珪素層を形成する工程とを含む、
請求項6乃至請求項11のいずれかに記載の半導体装置の製造方法。
【請求項1】
炭化珪素からなり、表面にエピタキシャル結晶成長層が形成された半導体基板と、
前記エピタキシャル結晶成長層上部に選択的に形成された第1の導電領域と、
前記第1の導電領域上部に選択的に形成された第2の導電領域と、
前記第2の導電領域と前記エピタキシャル結晶成長層とに挟まれた前記第1の導電領域の表面を覆うゲート絶縁膜上に形成されたゲート電極とを備え、
前記ゲート電極は、珪素層と、炭化珪素層との積層構造からなり、
前記ゲート電極上部に形成された第1のシリサイド層をさらに備える、
半導体装置。
【請求項2】
前記炭化珪素層の水平方向の幅は、前記珪素層の水平方向の幅よりも大きい、
請求項1に記載の半導体装置。
【請求項3】
前記第1のシリサイド層は、前記炭化珪素層全部をシリサイド化して形成された、
請求項1に記載の半導体装置。
【請求項4】
前記第1のシリサイド層の水平方向の幅は、前記珪素層の水平方向の幅よりも大きい、
請求項3に記載の半導体装置。
【請求項5】
前記第2の導電領域上部に形成された第2のシリサイド層をさらに備える、
請求項1乃至請求項4のいずれかに記載の半導体装置。
【請求項6】
(a)表面にエピタキシャル結晶成長層が形成された炭化珪素からなる半導体基板を準備する工程と、
(b)前記エピタキシャル結晶成長層上部に第1の導電領域を選択的に形成する工程と、
(c)前記第1の導電領域上部に第2の導電領域を選択的に形成する工程と、
(d)前記第2の導電領域と前記エピタキシャル結晶成長層とに挟まれた前記第1の導電領域の表面を覆うゲート絶縁膜を形成し、当該ゲート絶縁膜上に、珪素層と、炭化珪素層とからなる積層構造を形成し、当該積層構造をパターニングしてゲート電極を形成する工程と、
(e)前記ゲート電極の表面を熱酸化して熱酸化膜を形成した後に、前記ゲート電極の側面を除く表面に形成された前記熱酸化膜、および、前記第2の導電領域上の前記ゲート絶縁膜を除去する工程と、
(f)前記工程(e)の後、前記ゲート電極上に金属膜を堆積した後に、第1の熱処理によるシリサイド化反応により、前記ゲート電極上部に第1のシリサイド層を形成する工程とを備える、
半導体装置の製造方法。
【請求項7】
前記工程(f)において、
前記第2の導電領域上に前記金属膜を堆積した後に、前記第1の熱処理によるシリサイド化反応により、前記第1のシリサイド層を形成するとともに、前記第2の導電領域上部に第2のシリサイド層を同時に形成する、
請求項6に記載の半導体装置の製造方法。
【請求項8】
(g)前記工程(f)の後、未反応の前記金属膜を除去する工程と、
(h)前項工程(g)の後、前記第1の熱処理の温度よりも高い温度の第2の熱処理を行う工程とをさらに備える、
請求項6または請求項7に記載の半導体装置の製造方法。
【請求項9】
前記工程(e)において、基板温度を800℃〜1300℃にして前記ゲート電極の表面を熱酸化することにより、前記熱酸化膜を形成する、
請求項6乃至請求項8のいずれかに記載の半導体装置の製造方法。
【請求項10】
前記工程(e)において、N2Oの雰囲気で前記ゲート電極の表面を熱酸化することにより、前記熱酸化膜を形成する、
請求項6乃至請求項9のいずれかに記載の半導体装置の製造方法。
【請求項11】
前記工程(e)において、NOと酸素とが混合された雰囲気で前記ゲート電極の表面を熱酸化することにより、前記熱酸化膜を形成する、
請求項6乃至請求項9のいずれかに記載の半導体装置の製造方法。
【請求項12】
前記工程(d)は、
(d−1)前記ゲート絶縁膜上に前記珪素層を形成する工程と、
(d−2)前記珪素層に炭素をイオン注入して前記炭化珪素層を形成する工程とを含む、
請求項6乃至請求項11のいずれかに記載の半導体装置の製造方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【公開番号】特開2009−253072(P2009−253072A)
【公開日】平成21年10月29日(2009.10.29)
【国際特許分類】
【出願番号】特願2008−100187(P2008−100187)
【出願日】平成20年4月8日(2008.4.8)
【出願人】(000006013)三菱電機株式会社 (33,312)
【Fターム(参考)】
【公開日】平成21年10月29日(2009.10.29)
【国際特許分類】
【出願日】平成20年4月8日(2008.4.8)
【出願人】(000006013)三菱電機株式会社 (33,312)
【Fターム(参考)】
[ Back to top ]