【課題】微細化されたＮ＋型ソース層とソース電極のコンタクト抵抗が低減されたパワーＭＯＳトランジスタの実現を図る。
【解決手段】Ｎ型ドリフト層２の表面にＰ型ボディ層６を形成し、該Ｐ型ボディ層６の表面にＮ＋型ソース層７を形成する。Ｎ＋型ソース層７上を被覆する層間絶縁膜８に第１のコンタクトホール９を形成し、Ｎ＋型ソース層７の一部を露出する。第１のコンタクトホール９の底面に露出したＮ＋型ソース層７の表面からＰ型ボディ層６内まで第２のコンタクトホール１０を形成する。第２のコンタクトホール１０の底面に露出したＰ型ボディ層６の表面にＰ＋型コンタクト層１１を形成する。第１のコンタクトホール９の底面にフォトリソグラフィ工程のマスク合わせ精度のばらつき幅より小さい幅のＮ＋型層７ａを形成し、第１、第２のコンタクトホール９、１０内をタングステン層１２等で埋設する。 （もっと読む）

【課題】化合物半導体層の表面におけるダングリングボンドを確実に低減させて閾値電圧の変動を抑えて安定化させ、高いトランジスタ特性を得ることができる信頼性の高い化合物半導体装置を実現する。
【解決手段】電極溝２Ｃの内壁面を含む化合物半導体層２の表面は、電極溝２Ｃを形成する際のドライエッチングによるエッチング残渣物１２ａ及び変質物１２ｂが除去されて、化合物半導体がフッ素（Ｆ）で終端されており、この電極溝２Ｃをゲート絶縁膜６を介してゲートメタルで埋め込み、或いは電極溝２Ｃを直接的にゲートメタルで埋め込んで、ゲート電極７が形成される。 （もっと読む）

【課題】被保護素子に接続されることにより、被保護素子の破壊を未然に防止できる保護素子を提供すること。
【解決手段】アノード電極１５とカソード電極１６との間に主たる電流を流す被保護素子に対して、電気的に並列に接続される保護素子１であって、ＧａＮ層１３よりもバンドギャップの大きなＡｌＧａＮ層１４が形成され、ＡｌＧａＮ層１４の表面に離間してアノード電極１５とカソード電極１６とが形成され、アノード電極１５とカソード電極と１６の間の２次元電子ガス層１３Ａを流れる電流のオンオフを制御する制御電極１９を備えたオンオフ可能領域２１を備え、制御電極１９が所定の抵抗体２０を介してアノード電極１５に接続されてなり、アノード電極１５が被保護素子のアノード電極１５と接続され、カソード電極１６が被保護素子のカソード電極１６と接続され、被保護素子より耐圧が低く設定されている。 （もっと読む）

【課題】ファインゲート構造を採用してゲート電極の微細化を図るも、ゲート電極の周辺における電界集中によるデバイス特性の変動・劣化を防止する、信頼性の高い化合物半導体装置を実現する。
【解決手段】ゲート電極８は、ファインゲート構造の幹状の下方部分８ａと、下方部分８ａの上端から当該上端よりも幅広に傘状（オーバーハング形状）に拡がる上方部分８ｂとが一体形成されており、下方部分８ａは、下端を含む第１の部分８ａａと、第１の部分８ａａ上の第２の部分８ａｂとを有し、保護壁７は、第１の部分８ａａの両側面のみを覆うように形成されている。 （もっと読む）

【課題】ドーパントの濃度をより高く確保しつつも、ドーパントが拡散されるジャンクション深さを制御することができ、改善された接触抵抗を実現し、チャネル領域との離隔間隔を減らしてチャネルのしきい電圧（Ｖｔ）を改善できる埋没ジャンクションを有する垂直型トランジスタ及びその形成方法を提供すること。
【解決手段】半導体基板に第１の側面に反対される第２の側面を有して突出した壁体）を形成し、壁体の第１の側面の一部を選択的に開口する開口部を有する片側コンタクトマスクを形成した後、開口部に露出した第１の側面部分に互いに拡散度が異なる不純物を拡散させて第１の不純物層及び該第１の不純物層を覆う第２の不純物層を形成することを特徴とする。 （もっと読む）

【課題】窒化ガリウム材料デバイスおよびその形成方法を提供する。
【解決手段】該デバイスは、電極規定層２４を包含する。電極規定層は典型的にはその内部に形成されたビア２６を有し、該ビア内に電極１８が（少なくとも部分的に）形成される。したがって、ビアは、電極の寸法を（少なくとも部分的に）規定する。いくつかの場合において、電極規定層は、窒化ガリウム材料領域上に形成された不動態化層である。 （もっと読む）

【課題】窒化物ベースの半導体チャネル層上に窒化物ベースの半導体バリア層を形成すること、および窒化物ベースの半導体バリア層のゲート領域上に保護層を形成することによって、トランジスタが製作される。
【解決手段】パターニングされたオーム性接触金属領域が、バリア層上に形成され、第１および第２のオーム性接触を形成するためにアニールされる。アニールは、保護層をゲート領域上に載せたままで実施される。バリア層のゲート領域上に、ゲート接点も形成される。ゲート領域内に保護層を有するトランジスタも形成され、バリア層の成長させたままのシート抵抗と実質的に同じシート抵抗をもつバリア層を有するトランジスタも同様である。 （もっと読む）

【課題】接続不良の発生を抑制することのできる、信頼性の高い半導体装置及びその製造方法を提供する。
【解決手段】半導体装置は、所定ピッチで所定の幅の素子領域が形成された半導体基板と、半導体基板上に積層された層間絶縁膜と、層間絶縁膜の上面から半導体基板の素子領域にかけて設けられ素子領域に接続される第１コンタクトとを備える。第１コンタクトは、素子領域上の層間絶縁膜に形成された素子領域の幅よりも大きい径を有するコンタクトホールと、コンタクトホールの底部に設けられ、素子領域に達する開口を有するスペーサ膜と、スペーサ膜の開口を介して素子領域に接続されるようにコンタクトホール内に埋め込まれたコンタクトプラグとを有する。 （もっと読む）

【課題】電界効果型トランジスタの表面に、誘電性材料の堆積／成長させ、誘電性材料をエッチングし、および、メタルを蒸着させる、連続的なステップを用いる、シングルゲートまたはマルチゲートプレートの製造プロセスの提供。
【解決手段】本製造プロセスは、誘電性材料の堆積／成長が、典型的には、非常によく制御できるプロセスなので、フィールドプレート動作を厳しく制御できる。さらに、デバイス表面に堆積された誘電性材料は、デバイスの真性領域から除去される必要はない。このため、乾式または湿式のエッチングプロセスで受けるダメージの少ない材料を用いることなく、フィールドプレートされたデバイスを、実現することができる。マルチゲートフィールドプレートを使うと、マルチ接続を使用するので、ゲート抵抗を減らすこともでき、こうして、大周辺デバイスおよび／またはサブミクロンゲートデバイスの性能を向上することができる。 （もっと読む）

【課題】電流コラプスを抑制し、且つゲートリーク電流を低減するヘテロ接合電界効果トランジスタとその製造方法の提供を目的とする。
【解決手段】本発明に係るヘテロ接合電界効果トランジスタは、バリア層４０及びバリア層４０上に形成されたキャップ層５０を含む窒化物半導体層と、前記窒化物半導体層に下部を埋没するようにして前記窒化物半導体層上に設けられたゲート電極９０と、前記窒化物半導体層上に形成されたＳｉを含まない絶縁膜からなる表面保護膜１００とを備える。 （もっと読む）

【課題】ドレインオフセット領域を有する高周波増幅用ＭＯＳＦＥＴにおいて、微細化およびオン抵抗低減を図る。
【解決手段】ソース領域１０、ドレイン領域９およびリーチスルー層３（４）上に電極引き出し用の導体プラグ１３（ｐ１）が設けられている。その導体プラグ１３（ｐ１）にそれぞれ第１層配線１１ｓ、１１ｄ（Ｍ１）が接続され、さらにそれら第１層配線１１ｓ、１１ｄ（Ｍ１）に対して、導体プラグ１３（ｐ１）上で裏打ち用の第２層配線１２ｓ、１２ｄが接続されている。 （もっと読む）

【課題】トランジスタが設計より低い閾値電圧で動作し始めるという寄生トランジスタ動作を抑制する。
【解決手段】半導体装置１００は、基板１０２の素子形成領域に形成されたトレンチ１６２、トレンチ１６２の側壁および底面に形成されたゲート絶縁膜１２０、トレンチ１６２を埋め込むようにゲート絶縁膜１２０上に形成されたゲート電極１２２、基板１０２表面のゲート長方向の一方の側に形成されたソース領域１１２、およびゲート長方向の他方の側に形成されたドレイン領域１１３、を有するトランジスタを含む。ここで、ゲート電極１２２は、トレンチ１６２外部の基板１０２上にも露出して形成され、ゲート電極１２２は、ゲート長方向における、トレンチ１６２の両端部上部が覆われるとともに、中央部に少なくとも一つ深さが基板まで達する凹部が形成されるように設けられている。 （もっと読む）

【課題】トランジスタが設計より低い閾値電圧で動作し始めるという寄生トランジスタ動作を抑制する。
【解決手段】半導体装置１００は、ゲート幅方向に断続的に深さが変化する複数のトレンチ１６２、各複数のトレンチ１６２の側壁および底面に形成されたゲート絶縁膜１２０、ゲート絶縁膜１２０上に形成されたゲート電極１２２、基板１０２表面のゲート長方向の一方の側に形成されたソース領域１１２およびゲート長方向の他方の側に形成されたドレイン領域１１３を有するトランジスタを含む。ここで、トレンチ１６２の側壁の基板１０２の表面から底面に向かう途中の位置から底面までの下部分におけるゲート絶縁膜１２０の膜厚が、当該側壁の途中の位置から表面までの上部分におけるゲート絶縁膜１２０の膜厚よりも厚く、かつ底面におけるゲート絶縁膜１２０の膜厚以上である。 （もっと読む）

【課題】ゲートリーク電流の増加が抑制された信頼性の高い電界効果トランジスタを提供する。
【解決手段】 ゲート電極は、第１金属層１６および第２金属層１７を含み、
第２金属層１７は、第１金属層１６よりも導電率が高く、
第１金属層１６の上方に、第２金属層１７が積層され、
ソース電極１８およびドレイン電極１９は、半導体層１２〜１４上にオーム性接触し、
ゲート電極は、ソース電極１８およびドレイン電極１９の間に配置され、かつ、第１金属層１６により半導体層上にショットキー性接触し、
半導体層上におけるソース電極１８およびゲート電極の間、ならびに、ゲート電極およびドレイン電極１９の間は、絶縁膜１５Ａにより覆われ、
かつ、
第２金属層１７下面の全体が第１金属層１６上面の上方に重なっているか、または、第１金属層１６の厚みが絶縁膜１５Ａの厚み以上であることを特徴とする電界効果トランジスタ。 （もっと読む）

【課題】高速動作性・高電流駆動力を有するヘテロ接合バイポーラトランジスタ及びその製造方法を提供する。
【解決手段】バイポーラトランジスタは、コレクタとして機能するＳｉ単結晶層３と、Ｓｉ単結晶層３の上に形成された単結晶のＳｉ／ＳｉＧｅＣ層３０ａ及び多結晶のＳｉ／ＳｉＧｅＣ層３０ｂと、エミッタ開口部を有する酸化膜３１と、エミッタ電極５０と、エミッタ層３５とを備えている。単結晶のＳｉ／ＳｉＧｅＣ層３０ａに真性ベース層５２が形成され、単結晶のＳｉ／ＳｉＧｅＣ層３０ａの一部と多結晶のＳｉ／ＳｉＧｅＣ層３０ｂとＣｏシリサイド層３７ｂとにより、外部ベース層５１が構成されている。エミッタ電極の厚みは、エミッタ電極５０に注入されたボロンがエミッタ電極５０内を拡散して、エミッタ−ベース接合部まで達しないように設定されている。 （もっと読む）

【課題】耐圧向上や短チャンネル効果の抑制を可能とする半導体装置およびその製造方法を提供することを目的とする。
【解決手段】本発明にかかる半導体装置は、半導体基板であるＳｉＣ基板１上に形成された、バッファ層２と、バッファ層２上に形成された、バッファ層２よりもバンドギャップが小さいチャネル層３と、チャネル層３上に形成された、チャネル層３よりもバンドギャップが大きいバリア層４と、バリア層４上に互いに離間して形成された、ソース、ドレイン電極７、８と、ソース、ドレイン電極７、８下から、バリア層４を通ってチャネル層３中にそれぞれ達する、不純物領域５とを備え、不純物領域５の下端は、バッファ層２に達しない。 （もっと読む）

【課題】ヘテロ接合バイポーラトランジスタのエミッタメサがより正確に形成できるようにする。
【解決手段】第１エミッタ電極１０７ｂの側部には、例えば酸化シリコンからなる庇部１０８が形成され、また、少なくともキャップ層１０６を含んで構成されたエミッタメサの露出している側面から庇部１０８の下部の領域のレッジ構造部１０５ａにかけて形成された、例えば窒化シリコンからなる被覆層１０９が形成されている。被覆層１０９が、庇部１０８の側面，庇部１０８の下面，エミッタメサの側部，およびレッジ構造部１０５ａの上にかけて形成されている。 （もっと読む）

【課題】半導体基板上の金属電極と半導体基板の界面に、現像残渣のない半導体装置を提供すること。
【解決手段】半導体基板上に、金属電極が設けられた半導体装置であって、金属電極は、半導体基板の上面視において、細線部と、細線部の電極の長手方向の両端に太線部と、細線部から太線部へ向けて線幅が漸増する線幅漸増部とからなり、細線部の側面と線幅漸増部の側面の境界領域に、曲率を有す円弧が付けられた形状であることを特徴とする半導体装置。 （もっと読む）

【課題】ゲート電極の形成工程におけるフォトレジスト層を露光した際に、露光不良によりレジスト残渣が発生しないようにすること。
【解決手段】本発明の電界効果トランジスタ１００は、半導体基板１上にゲート電極を備えた電界効果トランジスタで、半導体基板１上に設けられた誘電体膜２と、この誘電体膜２の開口部に設けられたフット部８と、このフット部８上及び誘電体膜２上に設けられたヘッド部９とを備え、誘電体膜の膜厚ｔ１が、０．９ｋ×λ／２｜ｎ１−ｎ２｜＜ｔ１＜１．１ｋ×λ／２｜ｎ１−ｎ２｜（ただしｋは自然数であり、屈折率ｎ１は所定の波長λを有する露光光に対する誘電体膜の屈折率ｎ１（＞２．１）、屈折率ｎ２はフォトレジスト層の屈折率）である。 （もっと読む）

【課題】めっき反応速度を調整することでめっき未着を防ぐことが可能な貫通孔配線基板の製造方法を提供することである。
【解決手段】微小デバイスを構成する貫通孔配線基板の製造方法であって、基板４０の両表面を貫通する貫通孔４１を形成する工程と、貫通孔４１の少なくとも内表面にＮｉめっきを成長させる工程と、を備え、貫通孔４１の少なくとも内表面にＮｉめっきを成長させる工程では、Ｎｉめっきの析出レートを５０ｎｍ／ｍｉｎ未満にしてめっきを成長させる。 （もっと読む）