貫通孔配線基板の製造方法
【課題】めっき反応速度を調整することでめっき未着を防ぐことが可能な貫通孔配線基板の製造方法を提供することである。
【解決手段】微小デバイスを構成する貫通孔配線基板の製造方法であって、基板４０の両表面を貫通する貫通孔４１を形成する工程と、貫通孔４１の少なくとも内表面にＮｉめっきを成長させる工程と、を備え、貫通孔４１の少なくとも内表面にＮｉめっきを成長させる工程では、Ｎｉめっきの析出レートを５０ｎｍ／ｍｉｎ未満にしてめっきを成長させる。
【解決手段】微小デバイスを構成する貫通孔配線基板の製造方法であって、基板４０の両表面を貫通する貫通孔４１を形成する工程と、貫通孔４１の少なくとも内表面にＮｉめっきを成長させる工程と、を備え、貫通孔４１の少なくとも内表面にＮｉめっきを成長させる工程では、Ｎｉめっきの析出レートを５０ｎｍ／ｍｉｎ未満にしてめっきを成長させる。
【発明の詳細な説明】
【技術分野】
【０００１】
本願発明は、MEMS（micro electro mechanical systems、微小電子機器）技術を駆使して、半導体デバイスに用いられ、厚み方向に貫通する孔に配線を形成した貫通孔配線基板の製造方法に関するものである。
【背景技術】
【０００２】
従来、半導体基板の厚み方向に貫通する孔に配線を形成する技術としては、比較的安価で、つきまわり性のよい無電解めっきが広く行われている。その技術は、例えば、ウェハレベルパッケージングに用いられる半導体基板に貫通孔配線を形成する方法として、エッチング等により凹部を基板に形成した後、ＣＶＤ法やスパッタ法により金属膜を成膜する。そして、この金属膜をシード層として、めっきにより凹部内に導通皮膜を形成、あるいは充填する方法がある。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００４−３７８８６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかし、一般的に使用されている無電解Ｎｉめっきは、還元剤に次亜燐酸塩が使用されているため、めっき反応液中に水素を生じさせる。生じた水素は、少量であればめっき液中に溶けているが、ある一定の飽和濃度を超えると、気泡となって現れる。この水素の気泡は、液循環されにくい貫通孔内で生じやすいため、貫通孔内でめっき液が供給されない部分ができ、その部分において、めっき未着が起こってしまう。
【０００５】
本願発明は、上記背景技術に鑑みて発明されたもので、その課題は、めっき反応速度を調整することで貫通孔内のめっき未着を防ぐことが可能な貫通孔配線基板の製造方法を提供することである。
【課題を解決するための手段】
【０００６】
上記課題を解決するために本発明の貫通孔配線基板の製造方法は、微小デバイスを構成する貫通孔配線基板の製造方法であって、基板の両表面を貫通する貫通孔を形成する工程と、前記貫通孔の少なくとも内表面にＮｉめっきを成長させる工程と、を備え、前記貫通孔の少なくとも内表面にＮｉめっきを成長させる工程では、Ｎｉめっきの析出レートを５０ｎｍ／ｍｉｎ未満にしてめっきを成長させることを特徴としている。
【０００７】
また、この貫通孔配線基板の製造方法において、Ｎｉめっき液のｐＨを４未満にすることが好ましい。
【０００８】
また、この貫通孔配線基板の製造方法において、前記貫通孔の少なくとも内表面にＮｉめっきを成長させる工程では、前記基板を揺動させることが好ましい。
【０００９】
また、この貫通孔配線基板の製造方法において、前記貫通孔は、サンドブラストにより形成し、前記貫通孔の内表面の平滑性を向上させる処理を行うことが好ましい。
【００１０】
また、この貫通孔配線基板の製造方法において、前記基板は、ガラスで形成され、前記貫通孔の内表面の平滑性を向上させる処理は、フッ酸処理であることが好ましい。
【発明の効果】
【００１１】
本願発明の貫通孔配線基板の製造方法においては、前記貫通孔の少なくとも内表面にＮｉめっきを成長させる工程で、Ｎｉめっきの析出レートを５０ｎｍ／ｍｉｎ未満にしてめっきを成長させる。これより、めっきの成長反応がゆっくりと進むので、前記貫通孔内に存在するめっき溶液中の溶存水素濃度が上がらず、水素が気泡として生じにくいので、めっき未着が起こりにくくなる。
【図面の簡単な説明】
【００１２】
【図１】本願発明に係る貫通孔配線基板を用いた半導体デバイスを示し、（ａ）は概 略分解斜視図、（ｂ）は概略分解断面図である。
【図２】同上の半導体デバイスの概略分解斜視図である。
【図３】同上の半導体デバイスにおける半導体素子の概略分解斜視図である。
【図４】同上の半導体デバイスにおける半導体素子のセンサ本体を示し、（ａ）は概 略平面図、（ｂ）は概略下面図である。
【図５】同上の半導体デバイスにおける半導体素子のセンサ本体を示し、図４（ａ） のＤ−Ｄ´概略断面図である。
【図６】同上の半導体デバイスにおける半導体素子の１次実装工程の説明図である。
【図７】同上の半導体デバイスにおける半導体素子の１次実装工程の説明図である。
【図８】同上の半導体デバイスの要部説明図である。
【図９】同上の半導体デバイスの製造方法の説明図である。
【図１０】同上の半導体デバイスの製造方法の説明図である。
【図１１】本願発明に係る貫通孔配線基板の製造方法を説明するための（ａ）〜（ｇ ）工程断面図である。
【発明を実施するための形態】
【００１３】
以下、本願発明に係る貫通孔配線基板を用いた半導体デバイスについて、図１ないし図１０を参照しながら説明する。
【００１４】
この半導体デバイスは、本願発明の貫通孔配線基板を用いて形成され、図１および図２に示すように、ＭＥＭＳチップの一種である加速度センサチップからなる半導体素子Ａと、当該半導体素子Ａが収納された表面実装型のパッケージ１０１とを備えている。
【００１５】
パッケージ１０１は、一面（図１（ｂ）における上面）が開放された箱状に形成されるとともに、半導体素子Ａに電気的に接続される複数のリード１１２のアウタリード１１２ｂが外側面から導出された中空のプラスチックパッケージ本体１０２と、プラスチックパッケージ本体１０２の上記一面を閉塞する形でプラスチックパッケージ本体１０２に気密的に接合されるパッケージ蓋（リッド）１０３とで構成されている。
【００１６】
半導体素子Ａは、静電容量型の加速度センサチップであって、図３ないし図５に示すように、半導体基板であるＳＯＩ基板１０を用いて形成されたセンサ本体１と、第一のガラス基板２０を用いて形成されセンサ本体１の一表面側（図５における上面側）に固定された第一の固定基板２と、第二のガラス基板３０を用いて形成されセンサ本体１の他表面側（図５における下面側）に固定された第二の固定基板３とを備えている。ここにおいて、センサ本体１および各固定基板２，３の外周形状は、矩形状であり、各固定基板２，３は、センサ本体１と同じ外形寸法に形成されている。また、この半導体デバイスでは、半導体基板として、シリコン基板からなる支持基板１０ａ上のシリコン酸化膜からなる絶縁層（埋込酸化膜）１０ｂ上にｎ形のシリコン層（活性層）１０ｃを有するＳＯＩ基板１０を用いている。なお、ＳＯＩ基板１０に限らず、例えば、シリコン基板を用いてもよい。また、各固定基板２，３が、各ガラス基板２０，３０を用いて形成されているが、各ガラス基板２０，３０に限らず、シリコン基板を用いて形成してもよい。
【００１７】
センサ本体１は、平面視において、二つの矩形状の開口窓１２，１２が上記一表面に沿って並設されたフレーム部１１と、フレーム部１１の各開口窓１２の内側において各固定基板２，３から離間して配置された２つの平面視矩形状の重り部１３と、上記一表面側においてフレーム部１１と重り部１３とを連結した各一対の支持ばね部１４，１４と、を備えている。また、フレーム部１１が各固定基板２，３と接合されている。なお、半導体素子Ａは、フレーム部１１の周部が全周に亘って各固定基板２，３の周部と接合されており、フレーム部１１と各固定基板２，３とで、チップサイズパッケージが構成されている。
【００１８】
ところで、センサ本体１のフレーム部１１には、各開口窓１２それぞれに連通する平面視矩形状の窓孔１７が２つの開口窓１２と同じ方向に並設されており、各窓孔１７の内側には、それぞれ２つの固定子１６が一対の支持ばね部１４，１４の並設方向に沿って配置されている。
【００１９】
各固定子１６は、窓孔１７の内周面との間、重り部１３の外周面との間、および隣り合う固定子１６との間に隙間が形成されていて、互いに分離独立して電気的に絶縁されており、フレーム部１１とも電気的に絶縁されている。ここにおいて、各固定子１６は、両固定基板２，３と接合されている。また、センサ本体１の上記一表面側において、各固定子１６には、金属薄膜（例えば、Ａｌ−Ｓｉ膜）からなる円形状のパッド１８が形成され、フレーム部１１において隣り合う窓孔１７の間の部位にも、金属薄膜（例えば、Ａｌ−Ｓｉ膜）からなる円形状のパッド１８が形成されている。
【００２０】
また、第一の固定基板２には、各パッド１８を各別に露出させる複数（ここでは、５つ）のテーパ状の貫通孔配線が形成されている。なお、貫通孔配線は、貫通孔２８の内表面に金属をめっき形成しているものである。ここで、第一の固定基板２には、各貫通孔２８を、センサ本体１から離れるにつれて開口面積が徐々に大きくなるテーパ状に形成してあり、センサ本体１において各パッド１８それぞれの外周縁から離れた各部位に各貫通孔２８の周部が接合されるように開口面積を設定してある。そして、この貫通孔２８は、内表面に金属めっきを形成し、第一の固定基板２の貫通孔２８が広く開口している側の表面にまで電気的に接続するにしている。この貫通孔配線を備える貫通孔配線基板の製法は、本願発明の実施形態として後述する。また、この半導体デバイスにおける半導体素子Ａは、静電容量型の加速度センサチップであり、各固定子１６に形成された各パッド１８は、後述の各固定電極２５に電気的に接続され、フレーム部１１に形成されたパッド１８は、後述の各可動電極１５に電気的に接続されている。以上説明した複数のパッド１８は、半導体素子Ａの矩形状の外周形状の１辺に沿って配置されている。なお、半導体素子Ａは、各パッド１８を、第一の固定基板２におけるセンサ本体１とは、反対側の表面において、当該半導体素子Ａの矩形状の外周形状の１辺に沿って配置して適宜の配線により各固定電極２５および各可動電極１５と電気的に接続するようにしてもよい。
【００２１】
以下、図３の左側に示した直交座標系のように、重り部１３が並ぶ方向をｙ軸方向、センサ本体１の上記一表面に沿う面内でｙ軸方向に直交する方向をｘ軸方向、ｘ軸方向とｙ軸方向とに直交する方向（つまり、センサ本体１の厚み方向）をｚ軸方向として説明する。
【００２２】
半導体素子Ａにおける各支持ばね部１４は、ねじれ変形が可能なトーションばね（トーションバー）であって、フレーム部１１および重り部１３に比べて薄肉に形成されている。また、重り部１３は、フレーム部１１に対して一対の支持ばね部１４，１４の回りで変位可能となっている（ｙ軸方向の軸回りで可動可能となっている）。つまり、一対の支持ばね部１４，１４は、フレーム部１１に対して重り部１３が揺動自在となるように、フレーム部１１と重り部１３とを連結している。ここにおいて、フレーム部１１は、ＳＯＩ基板１０の支持基板１０ａ、絶縁層１０ｂ、シリコン層１０ｃそれぞれを利用して形成されている。これに対して、支持ばね部１４は、ＳＯＩ基板１０におけるシリコン層１０ｃを利用して形成されていて、フレーム部１１よりも薄肉となっている。また、重り部１３は、上述のＳＯＩ基板１０の支持基板１０ａ、絶縁層１０ｂ、シリコン層１０ｃそれぞれを利用して形成されている。半導体素子Ａのセンサ本体１は、バルクマイクロマシニング技術などを利用して形成されている。
【００２３】
また、各固定子１６は、ＳＯＩ基板１０の支持基板１０ａ、絶縁層１０ｂ、シリコン層１０ｃそれぞれを利用して形成されていて、ＳＯＩ基板１０に適宜加工を施してから当該ＳＯＩ基板１０を第二の固定基板３に陽極接合により接合した後に、フレーム部１１から分離されている。
【００２４】
ところで、半導体素子Ａは、センサ本体１の上記一表面側に接合される第一の固定基板２側への重り部１３の変位空間を確保するために、重り部１３、各支持ばね部１４、およびフレーム部１１における開口窓１２の周部それぞれに対応する各部位におけるシリコン層１０ｃの厚みを薄くしている。なお、これら各部位の厚みを薄くせずに、第一の固定基板２の基礎となる第一のガラス基板２０におけるセンサ本体１との対向面に重り部１３の変位空間形成用凹部を形成し、当該変位空間形成用凹部の内底面に固定電極２５を形成するようにしてもよい。また、半導体素子Ａは、センサ本体１の上記他表面側に接合される第二の固定基板３側への重り部１３の変位空間を確保するために、重り部１３およびフレーム部１１における開口窓１２の周部それぞれに対応する各部位における支持基板１０ａの厚みを薄くしている。なお、これら各部位の厚みを薄くせずに、第二の固定基板３の基礎となる第二のガラス基板３０におけるセンサ本体１との対向面に重り部１３の変位空間形成用凹部を形成するようにしてもよい。また、この半導体デバイスでは、ＳＯＩ基板１０を用いて半導体素子Ａを形成しているので、シリコン基板を用いて形成する場合に比べて、各支持ばね部１４の厚み寸法の精度を高めることができる。
【００２５】
センサ本体１の上記一表面側および上記他表面側には、重り部１３の過度の変位を規制する複数の微小な突起部１３ｃ（図５参照）が重り部１３における各固定基板２，３それぞれとの対向面から突設されている。これにより、重り部１３の過度の変位による各支持ばね部１４の破損や各固定基板２，３の破損などを防止することができる。ここで、突起部１３ｃは、ＳＯＩ基板１０の一部により構成してもよいし、別途に形成したシリコン酸化膜をパターニングすることにより構成してもよい。なお、このような突起部１３ｃは、センサ本体１に設けずに、各固定基板２，３それぞれにおける重り部１３との対向面に設けてもよい。また、第二の固定基板３における重り部１３との対向面には、金属薄膜（例えば、Ａｌ−Ｓｉ膜など）により構成され重り部１３の付着を防止する付着防止膜３５が形成されている。
【００２６】
この半導体デバイスにおける半導体素子Ａは、上述の説明から分かるように、各重り部１３がｙ軸方向に沿って延長された一対の支持ばね部１４，１４を介してフレーム部１１に連結され、第一の固定基板２において各重り部１３それぞれに対向する部位ごとにｘ軸方向に沿って金属薄膜（例えば、Ａｌ−Ｓｉ膜など）からなる２つの固定電極２５が並設されるとともに、各重り部１３に可動電極１５が設けられており、ｚ軸方向において対向して対をなす可動電極１５と固定電極２５との対の間に空隙が形成されている。ここで、各一対の支持ばね部１４，１４は、ｙ軸方向に沿った重り部１３の中心線の延長線上に形成されている。
【００２７】
また、センサ本体１の重り部１３は、上記他表面側において重り部１３のｙ軸方向の中心線（ここでは、一対の支持ばね部１４，１４を結ぶ直線に一致する）における両側に、開口され、平面視において互いに大きさの異なる凹部１３ａ，１３ｂが形成されている。また、重り部１３の平面視において開口サイズの大きな凹部１３ｂ内には、凹部１３ｂの矩形状の内周の２つの対角線に沿ったＸ字状の補強壁１９が、凹部１３ｂのｚ軸に連続する形で形成されている。また、重り部１３は、センサ本体１の上記一表面に沿った面内において一方の重り部１３が他方の重り部１３を１８０°回転させた形で形成されている。
【００２８】
上述の半導体素子Ａは、センサ本体１に設けられた可動電極１５と第一の固定基板２に設けられた固定電極２５との対を４対有しており、可動電極１５と固定電極２５との各対ごとに可変容量コンデンサが構成されている。要するに、半導体素子Ａは、重り部１３が振動することにより、対をなす固定電極２５と可動電極１５との対向面積が変化し、可変容量コンデンサの静電容量が変化する。
【００２９】
なお、以下では、説明の便宜上、４個の固定電極２５について、図３における左上の固定電極２５の符号を２５Ａａ、左下の固定電極２５の符号を２５Ａｂ、右上の固定電極２５の符号を２５Ｂａ、右下の固定電極２５の符号を２５Ｂｂとし、２個の可動電極１５について、図３における左側の可動電極１５の符号を１５Ａ、右側の可動電極１５の符号を１５Ｂとして説明する。
【００３０】
ここにおいて、図３において４つの固定子１６それぞれに形成された４つのパッド１８について、左側から順に符号を１８Ａａ，１８Ａｂ，１８Ｂａ，１８Ｂｂとすれば、各パッド１８Ａａ，１８Ａｂ，１８Ｂａ，１８Ｂｂは、それぞれ、固定子１６、および第二の固定基板２において固定電極２５と連続一体に形成された金属配線２６（図５参照）を介して固定電極２５Ａａ，２５Ａｂ，２５Ｂａ，２５Ｂｂと電気的に接続されている。ここで、センサ本体１は、各固定子１６における重り部１３側の端部の表面をセンサ本体１の上記一表面よりも後退させてあり（各固定子１６における当該端部のシリコン層１０ｃの厚みを薄くしてあり）、固定子１６における当該端部の表面に、第二の固定基板２の金属配線２６が圧接される連絡用導体部１６ｄ（図４（ａ）および図５参照）が形成されている。また、フレーム部１１に形成されたパッド１８は、可動電極１５Ａ，１５Ｂの両方と電気的に接続されている。
【００３１】
ここで、半導体素子Ａの基本的な動作例について説明する。
【００３２】
いま、半導体素子Ａに加速度がかかっていない状態で、半導体素子Ａに対してｘ軸方向
（ｘ軸の正方向）の加速度がかかって、各重り部１３が一対の支持ばね部１４，１４を回動軸として回動して各可変容量コンデンサの静電容量が変化する。ここにおいて、半導体素子Ａに加速度がかかっていない状態での各可変容量コンデンサの静電容量をＣ０とし、ｘ軸方向の加速度がかかったときの、各可変容量コンデンサの静電容量の変化分をΔＣ、可動電極１５Ａと固定電極２５Ａａとで構成される可変容量コンデンサの静電容量をＣＡａ、可動電極１５Ａと固定電極２５Ａｂとで構成される可変容量コンデンサの静電容量をＣＡｂ、可変電極１５Ｂと固定電極２５Ｂａとで構成される可変容量コンデンサの静電容量をＣＢａ、可変電極１５Ｂと固定電極２５Ｂｂとで構成される可変容量コンデンサの静電容量をＣＢｂとすれば、
ＣＡａ＝Ｃ０＋ΔＣ
ＣＡｂ＝Ｃ０−ΔＣ
ＣＢａ＝Ｃ０＋ΔＣ
ＣＢｂ＝Ｃ０−ΔＣ
となる。ここで、一方の重り部１３側の２個の可変容量コンデンサの静電容量の差分値（＝ＣＡａ−ＣＡｂ）と、他方の重り部１３側の２個の可変容量コンデンサの静電容量の差分値（＝ＣＢａ−ＣＢｂ）との和は、４ΔＣとなる。
【００３３】
また、同様に、半導体素子Ａにｚ軸方向の加速度がかかったときの、各可変容量コンデンサの静電容量の変化分をΔＣ、可動電極１５Ａと固定電極２５Ａａとで構成される可変容量コンデンサの静電容量をＣＡａ、可動電極１５Ａと固定電極２５Ａｂとで構成される可変容量コンデンサの静電容量をＣＡｂ、可変電極１５Ｂと固定電極２５Ｂａとで構成される可変容量コンデンサの静電容量をＣＢａ、可変電極１５Ｂと固定電極２５Ｂｂとで構成される可変容量コンデンサの静電容量をＣＢｂとすれば、
ＣＡａ＝Ｃ０＋ΔＣ
ＣＡｂ＝Ｃ０−ΔＣ
ＣＢａ＝Ｃ０−ΔＣ
ＣＢｂ＝Ｃ０＋ΔＣ
となる。ここで、一方の重り部１３側の２個の可変容量コンデンサの静電容量の差分値（＝ＣＡａ−ＣＡｂ）と、他方の重り部１３側の２個の可変容量コンデンサの静電容量の差分値（＝ＣＢｂ−ＣＢａ）との和は、４ΔＣとなる。
【００３４】
このように、｛（ＣＡａ−ＣＡｂ）＋（ＣＢａ−ＣＢｂ）｝の静電容量の変化に基づいて、半導体素子Ａのｘ軸方向に作用した加速度を検出することができ、｛（ＣＡａ−ＣＡｂ）＋（ＣＢｂ−ＣＢａ）｝の静電容量の変化に基づいて、半導体素子Ａのｚ軸方向に作用した加速度を検出することができる。
【００３５】
ここにおいて、この半導体デバイスは、半導体素子Ａの出力信号を信号処理する信号処理回路が形成されたＩＣチップＢが、半導体素子Ａとともにパッケージ１０１に収納されている。ＩＣチップＢは、ＡＳＩＣ（Application Specific ＩＣ）であり、シリコン基板を用いて形成されており、裏面全面がシリコーン系樹脂を用いて接着されている。なお、ＩＣチップＢの機能は、半導体素子Ａの機能に応じて適宜設計すればよく、半導体素子Ａと協働するものであればよい。また、ＩＣチップＢは、必ずしも、半導体素子Ａと同一のパッケージ１０１に収納する必要はなく、この場合は、半導体素子Ａの各パッド１８に一端部が接続されるボンディングワイヤＷの他端部をプラスチックパッケージ本体１０２のリード１１２のインナリード１１２ａに接続すればよい。ただし、ＩＣチップＢを半導体素子Ａと同じパッケージ１０１に収納した場合のほうが、異なるパッケージに収納する場合に比べて、半導体デバイス全体の小型化および低コスト化を図れるとともに加速度の検出精度の向上を図れる。
【００３６】
この半導体デバイスでは、ＩＣチップＢが一枚のシリコン基板を用いて形成されているのに対して、半導体素子ＡがＳＯＩ基板１０と２つのガラス基板２０，３０とを用いて形成されている。これより、半導体素子Ａの厚みがＩＣチップＢの厚みに比べて大きくなっているので、上述のプラスチックパッケージ本体１０２の底部において半導体素子Ａを搭載する搭載面１０２ａをＩＣチップＢの搭載部位よりも凹ませてある（したがって、半導体素子Ａを搭載する部位は、底部の肉厚が他の部位に比べて薄くなっている）。なお、この半導体デバイスでは、プラスチックパッケージ本体１０２の外形を１０ｍｍ×７ｍｍ×３ｍｍの直方体としてあるが、この数値は一例であり、半導体素子ＡやＩＣチップＢの外形、リード１１２の本数やピッチなどに応じて適宜設定すればよい。
【００３７】
ところで、図７に示されるように、半導体素子Ａは、当該半導体素子Ａの外周形状に基づいて規定した仮想三角形の３つの頂点に対応する３箇所で接着剤（例えば、弾性率が１ＭＰａ以下のシリコーン樹脂などのシリコーン系樹脂など）からなる接着部１０４によりプラスチックパッケージ本体１０２に固着されている。ここにおいて、半導体素子Ａは、プラスチックパッケージ本体１０２の底部の搭載面１０２ａ側とは反対側の表面側において全てのパッド１８が１辺に沿って配置されており、当該１辺の両端の２箇所と、当該一辺に平行な辺の一箇所（ここでは、中央部）との３箇所とに頂点を有する仮想三角形の各頂点に接着部１０４が位置しており、各パッド１８にボンディングワイヤＷを安定してボンディングすることができる。なお、接着部１０４の位置に関し、上記１辺に平行な辺の一箇所については、中央部に限らず、例えば、両端の一方でもよいが、中央部の方が半導体素子Ａをより安定して支持することができるとともに、各パッド１８にボンディングワイヤＷを安定してボンディングすることができる。
【００３８】
以下、半導体素子Ａをプラスチックパッケージ本体１０２に一次実装する際の半導体素子Ａおよびプラスチックパッケージ本体１０２の底部の状態変化について図６に基づいて説明するが、（ａ）〜（ｃ）それぞれにおける上段は概略側面図、下段は概略斜視図である。
【００３９】
半導体素子Ａをプラスチックパッケージ本体１０２に一次実装するにあたっては、図６（ａ）に示すようにプラスチックパッケージ本体１０２における半導体素子Ａの搭載面１０２ａ上の三箇所に常温下で接着剤１０４ａをディスペンサなどにより塗布（滴下）してから半導体素子Ａを搭載した後、接着剤１０４ａが硬化するように所定温度（例えば、１５０℃）に加熱すると図６（ｂ）に示すようにプラスチックパッケージ本体１０２が熱変形し、その後、常温になると図６（ｃ）に示すようにプラスチックパッケージ本体１０２が熱変形のない状態に戻ろうとする。ここで、半導体素子Ａは、プラスチックパッケージ本体１０２が熱変形した状態で固定されていたが、プラスチックパッケージ本体１０２に対して３箇所のみしか接着部１０４により固着されていないので、常温に戻ったときに温度変化によるプラスチックパッケージ本体１０２側の変形が半導体素子Ａには当該半導体素子Ａの傾きとして伝わり、半導体素子Ａの表面を三点で決定でき、半導体素子Ａが変形して応力が発生するのを防止することができる。プラスチックパッケージ本体１０２が常温に戻ったときに半導体素子Ａは、図６（ｃ）の下段の概略斜視図に示すように若干傾くが、高低差がナノメータレベルの傾きであり、特に問題ない。なお、半導体素子Ａとしてチップサイズが１ｍｍ□〜１０ｍｍ□、厚みが０．１ｍｍ〜１ｍｍ程度の場合、接着剤１０４ａは、φ２００μｍ〜φ１０００μｍ程度の領域に塗布すればよい。
【００４０】
以上説明したプラスチックパッケージ本体１０２への半導体素子Ａの実装構造では、プラスチックパッケージ本体１０２への実装時などの温度変化に起因して半導体素子Ａが変形するのを抑制することができ、半導体素子Ａに生じる応力を低減することが可能となる。ここで、半導体素子Ａが上述のような加速度センサチップであれば、半導体素子Ａにおける第二の固定基板３の四つの角部を固着した場合（つまり、四箇所で固着した場合）や半導体素子Ａの第二の固定基板３の周部を全周にわたって固着した場合に比べて、プラスチックパッケージ本体１０２から半導体素子Ａへの応力が支持ばね部１４に作用しにくく、安定した精度の高い加速度測定が可能となる。
【００４１】
また、この半導体デバイスでは、接着剤１０４ａとしてエポキシ樹脂に比べて弾性率の低いシリコーン系樹脂を用いることにより、プラスチックパッケージ本体１０２から半導体素子Ａへの応力の伝達を抑制する（つまり、応力を緩和する）ことができる。
【００４２】
ここにおいて、接着剤１０４ａとして、シリコーン系樹脂に球状のスペーサ（例えば、ガラスやプラスチックにより形成されたスペーサ）が混合されたものを用いれば、半導体素子Ａとプラスチックパッケージ本体１０２との間の所望の間隔（ギャップ長）をスペーサにより確保することが可能となって、半導体素子Ａとプラスチックパッケージ本体１０２との間の接着部１０４の厚み精度の向上が可能となる。
【００４３】
しかしながら、スペーサが混合されたシリコーン系樹脂をディスペンサで滴下する場合には、ディスペンサのノズルにスペーサが詰まるのを防止するために、当該ノズルの内径によりスペーサの粒径が制限され、当該ノズルの内径よりも粒径が十分に小さなスペーサ（例えば、粒径が６μｍ〜３０μｍ程度のスペーサ）しか用いることができず、数十μｍ以上の粒径のスペーサを混合した樹脂を用いることができない。
【００４４】
そこで、この半導体デバイスにおけるプラスチックパッケージ本体１０２は、当該プラスチックパッケージ本体１０２の底部において上述の三箇所それぞれに対応する各部位に、上記接着剤１０４ａにより被覆される円錐台状の突起部１０２ｂが連続一体に突設されている（つまり、プラスチックパッケージ本体１０２は、三つの突起部１０２ｂが一体成形されている）。各突起部１０２ｂは、底面の直径を１００μｍ、高さを１００μｍに設定してある（アスペクト比＝１００／１００＝１）が、この数値は一例であって、これに限らず、例えば、底面の直径が１００μｍ、高さが２００μｍというように、より高アスペクト比（アスペクト比＝２００／１００＝２）の形状とすることも可能である。ここで、突起部１０２ｂの形状は、プラスチックパッケージ本体１０２の成形用の金型で制御することができる。このように、プラスチックパッケージ本体１０２の底部と半導体素子Ａとの所望の間隔を容易に確保することが可能となるとともに、球状のスペーサを混合した接着剤を用いる場合に比べて、当該間隔の設定の自由度が高くなり、半導体素子Ａとプラスチックパッケージ本体１０２との間のギャップ長を大きくすることができる。また、プラスチックパッケージ本体１０２から半導体素子Ａへの応力の伝達抑制効果も大きくなる。
【００４５】
また、この半導体デバイスにおける半導体素子Ａの実装構造によれば、各接着部１０４が半導体素子Ａの外周部に位置しているので、各接着部１０４が半導体素子Ａの外周部よりも内側に位置している場合に比べて、半導体素子Ａを安定して固定することができる。
【００４６】
ところで、半導体素子Ａは、上述のように当該半導体素子Ａの一辺に沿ってパッド１８が配列されているので、図７（ｂ）に示すように、接着部１０４が当該１辺の中央部と、当該１辺に平行な他の１辺の両端との三箇所に位置している場合、ワイヤボンディング工程において、キャピラリなどの接合冶具（ツール）ＫＰを用い超音波を利用したワイヤボンディングを行う際に、半導体素子Ａが傾斜・振動してボンディングワイヤＷの接合を安定して行えないことがある。
【００４７】
これに対して、この半導体デバイスでは、図７（ａ）に示すように、半導体素子Ａにおいてパッド１８の配列方向に平行で且つ、パッド１８に近い一辺両端の二箇所と、当該一辺に平行な辺の中央部の１箇所との３箇所に接着部１０４が位置しているので、前記半導体素子Ａの各パッド１８にボンディングワイヤＷを、超音波を利用するワイヤボンディング技術（超音波併用熱圧着ワイヤボンディング、超音波ワイヤボンディングなど）により安定してボンディングすることができる。なお、図７（ａ）中の下向きの矢印は、荷重および超音波の印加方向を示している。
【００４８】
また、この半導体デバイスは、半導体素子Ａのパッド１８におけるボンディングワイヤＷの接合部を局所的に覆う樹脂（例えば、エポキシ樹脂など）からなる保護部（図示せず）が設けられているので、半導体素子Ａ全体に応力がかかるのを防止しつつ、半導体素子Ａのパッド１８とボンディングワイヤＷとの接合部の信頼性を高めることができる。（つまり、半導体素子Ａのパッド１８とボンディングワイヤＷとの接合部の信頼性を高めながらも、半導体素子ＡおよびボンディングワイヤＷを樹脂により封止する場合に比べて半導体素子Ａにかかる応力を低減できる。
【００４９】
また、この半導体デバイスでは、図８（ｂ）に示すように、各接着部１０４の接着剤１０４ａ（図６参照）の一部が半導体素子Ａの側面まで這い上がるようにしてあるので、図８（ａ）に示すように接着部１０４が半導体素子Ａの底面のみに接着されている場合に比べて、横方向の力に対する接着部１０４の耐性を高めることができる。
【００５０】
ところで、上述のパッケージ１０１は、リード１１２のアウタリード１１２ｂがプラスチックパッケージ本体１０２の二つの外側面から導出されガルウィング形状に形成されている。しかして、この半導体デバイスでは、配線基板への２次実装後において、配線基板との接合部の外観検査を容易に行うことができる。
【００５１】
プラスチックパッケージ本体１０２の材料としては、熱可塑性樹脂の一種であって、酸素および水蒸気の透過率が極めて低い液晶性ポリエステル（ＬＣＰ）を採用しているが、ＬＣＰに限らず、例えば、ポリフェニレンサルファイト（ＰＰＳ）、ポリビスアミドトリアゾール（ＰＢＴ）などを採用してもよい。
【００５２】
また、各リード１１２の基礎となるリードフレームの材料としては、銅合金の中でもばね性の高いりん青銅を採用している。ここでは、リードフレームとして、材質がりん青銅で板厚が０．２ｍｍのリードフレームを用い、厚みが２μｍ〜４μｍのＮｉ膜と、厚みが０．２μｍ〜０．３μｍのＡｕ膜との積層膜からなるめっき膜を電解めっき法により形成している。この半導体デバイスでは、プラスチックパッケージ本体１０２の各リード１１２に、上述のめっき膜が設けられているので、ワイヤボンディングの接合信頼性と半田付け信頼性とを両立させることができる。また、熱可塑性樹脂成形品のプラスチックパッケージ本体１０２は、リード１１２が同時一体に成形されているが、熱可塑性樹脂であるＬＣＰにより形成されるプラスチックパッケージ本体１０２とリード１１２のＡｕ膜とは、密着性が低いので、上述のリードフレームのうちプラスチックパッケージ本体１０２に埋設される部位にパンチ穴を設けることで各リード１１２が抜け落ちるのを防止してある。
【００５３】
また、この半導体デバイスは、図１（ｂ）に示すように、プラスチックパッケージ本体１０２の内側で各リード１１２におけるインナリード１１２ａの露出部位およびプラスチックパッケージ本体１０２における上記露出部位の周部を覆う非透湿性の樹脂（例えば、アミン系エポキシ樹脂などのエポキシ系樹脂）からなる樹脂被覆部１１６が設けられている。ここで、樹脂被覆部１１６は、ワイヤボンディング工程の後でディスペンサを用いて上記非透湿性の樹脂を塗布し、硬化させることで、気密性を向上させている。なお、上記非透湿性の樹脂に代えてセラミックスを用いてもよく、セラミックスを用いる場合には、プラズマ溶射などの技術を用いて局所的に吹き付ければよい。
【００５４】
このように、この半導体デバイスでは、各リード１１２におけるインナリード１１２ａの露出部位およびプラスチックパッケージ本体１１２における上記露出部位の周部を覆う非透湿性の樹脂からなる樹脂被覆部１１６が設けられているので、半導体素子Ａに樹脂による応力をかけずに、各リード１１２とプラスチックパッケージ本体１０２との界面を通してパッケージ１０１内へ外部からの水分やガス（例えば、水蒸気など）が侵入するのを防止することができる。
【００５５】
また、ボンディングワイヤＷとしては、Ａｌワイヤに比べて耐腐食性の高いＡｕワイヤを用いている。また、ボンディングワイヤＷを構成するＡｕワイヤとしては、直径が２５μｍのものを採用しているが、これに限らず、例えば、直径が２０μｍ〜５０μｍのＡｕワイヤから適宜選択すればよい。
【００５６】
また、図２に示すように、パッケージ蓋１０３は、金属（例えば、ステンレス鋼など）により形成されている。このように、プラスチックパッケージ本体１０２が熱可塑性樹脂により形成されるとともに、パッケージ蓋１０３が金属により形成されているので、プラスチックパッケージ本体１０２とパッケージ蓋１０３とを融着により接合することができる。ここにおいて、この半導体デバイスでは、プラスチックパッケージ本体１０２とパッケージ蓋１０３とが融着により接合されており、プラスチックパッケージ本体１０２とパッケージ蓋１０３とを接着剤により接合してある場合に比べて、パッケージ１０１の気密性を高くすることができる。なお、パッケージ蓋１０３の適宜部位には、レーザマーキング技術により、製品名称や製造日時などを示す表記１１３が形成されている。
【００５７】
また、図９に示すように、プラスチックパッケージ本体１０２の上記一面に形成された段差部に載置されるように、パッケージ蓋１０３をプラスチックパッケージ本体１０２に嵌め込んでから、レーザビームＬＢを照射して加熱し融着させればよい。なお、パッケージ蓋１０３が未着色のＬＣＰなどにより形成されている場合には、パッケージ蓋１０３とプラスチックパッケージ本体１０２との界面も加熱することができ、より広い面積を融着することができる。
【００５８】
また、図１０に示すように、ヒータツールＨＴにより保持したパッケージ蓋１０３をプラスチックパッケージ本体１０２の材料（ここでは、ＬＣＰ）の融点以上の所定温度（例えば、４００℃程度）に加熱した状態で、プラスチックパッケージ本体１０２に押し付けることで融着させるようにしてもよい。
【００５９】
この半導体デバイスの製造にあたっては、半導体素子ＡおよびＩＣチップＢをプラスチックパッケージ本体１０２に接着固定するダイボンディング工程を行ってから、半導体素子ＡとＩＣチップＢとの間、ＩＣチップＢとインナリード１１２ａとの間、それぞれ、ボンディングワイヤＷを介して電気的に接続するワイヤボンディング工程を行い、その後、樹脂被覆部１１６を形成する樹脂被覆部形成工程を行い、続いて、パッケージ蓋１０３をプラスチックパッケージ本体１０２に接合するシーリング工程を行えばよい
以上説明したこの半導体デバイスは、一面が開放された箱状に形成されるとともに、半導体素子Ａに電気的に接続される複数のリード１１２のアウタリード１１２ｂが外側面から導出された中空のプラスチックパッケージ本体１０２を備え、半導体素子Ａが当該半導体素子Ａの外周形状に基づいて規定した仮想三角形の三つの頂点に対応する三箇所で接着部１０４によりプラスチックパッケージ本体１０２の底部に固着されている。これより、半導体素子Ａのプラスチックパッケージ本体１０２への一次実装時、パッケージ１０１の配線基板への２次実装時などの温度変化に起因して半導体素子Ａが変形するのを抑制することができ、低コストでパッケージ１０１内の半導体素子Ａに生じる応力を低減することが可能となり、しかも、プラスチックパッケージ本体１０２がリード１１２を一体に有しているので、配線基板との接合部に温度サイクルに起因したクラックが発生するのを抑制でき、信頼性を向上可能となる。
【００６０】
また、上述の半導体デバイスでは、半導体素子Ａとして、ＭＥＭＳチップの一例として静電容量型の加速度センサチップを例示したが、半導体素子Ａは、静電容量型の半導体加速度センサチップに限らず、例えば、ピエゾ抵抗型の加速度センサチップやジャイロセンサ、マイクロアクチュエータ、マイクロリレー、赤外線センサなどや、ＩＣチップなどにも適用できる。
【００６１】
次に、前述した半導体デバイスに用いられた貫通孔配線基板の製造方法に関して、図１１に基づいて説明する。
【００６２】
本実施形態は、微小デバイスを構成する貫通孔配線基板の製造方法を示しており、基板４０（前述の第一のガラス基板２０）の両表面を貫通する貫通孔４１（前述の貫通孔２８）を形成する工程と、貫通孔４１の少なくとも内表面にＮｉめっきを成長させる工程と、を備えている。また、貫通孔４１の少なくとも内表面にＮｉめっきを成長させる工程では、Ｎｉめっきの析出レートを５０ｎｍ／ｍｉｎ未満にしてめっきを成長させる。そして、Ｎｉめっき液のｐＨをｐＨ４未満にする。なお、貫通孔４１の少なくとも内表面にＮｉめっきを成長させる工程では、基板４０を揺動させる。また、貫通孔４１は、サンドブラストにより形成し、貫通孔４１の内表面の平滑性を向上させる処理を予め行っておく。なお、基板４０は、ガラスで形成され、貫通孔４１の内表面の平滑性を向上させる処理は、フッ酸処理で行う。
【００６３】
製造工程については、以下詳細に説明する。
【００６４】
まず、図１１の（ａ）に示す基板４０（前述の第一のガラス基板２０）を準備する。なお、前述の半導体デバイスでは、第一のガラス基板２０として、ガラス基板だけでなくシリコン基板を用いてもよい、と記載しているところ、本実施形態においては、基板４０としてガラス基板を用いた場合について説明する。
【００６５】
次に、図１１の（ｂ）に示すように、基板４０にフォトプロセスを用いてレジストを形成し、貫通孔４１は、ＲＩＥやサンドブラストにより形成し、貫通孔が形成された基板４２を得る。また、形成した貫通孔４１の加工面が荒れているため。フッ酸等により、エッチング処理し、平滑にすることが好ましい。
【００６６】
貫通孔４１を基板４０の厚み方向に有する貫通孔が形成された基板４２は、図１１の（ｃ）に示すように、シリコン基板４３（前述のＳＯＩ基板１０）と陽極接合等で接合される。シリコン基板４３は、貫通孔が形成された基板４２と接合した面とは反対の面で、別のガラス基板４４（前述、第二のガラス基板３０）と陽極接合等で接合される。下層からガラス基板４４、シリコン基板４３、貫通孔が形成された基板４２を接合して積層したものを積層基板４５と呼ぶ。
【００６７】
接合工程後、図１１の（ｄ）に示すように、積層基板４５において貫通孔４１がある面に配線材料（例えば銅、ニッケル等の金属材料）となる金属層４６を形成する。金属層４６を形成する方法として、ＣＶＤ法、スパッタ法、真空蒸着法などの成膜方法がある。また、配線材料を成膜する前に、積層基板４５は、密着層としてＣｒ、Ｔｉ等を成膜していてもよい。
【００６８】
金属層４６を形成した後、金属層４６をシード層として電解めっき法によって、配線材料を用いて形成される金属部４７を析出させる電解めっき工程を行うことによって、図１１の（ｅ）に示す構造を得る。
【００６９】
次に、図１１の（ｆ）に示すように、フォトプロセス工程によりレジスト４８を形成し、その後、図１１の（ｇ）に示すように、金属層４６および金属部４７をエッチングし、次いで、レジスト４８を剥離し、配線パターンを作製する。
【００７０】
また、無電解めっきによる金属の積層を行う前に、無電解めっき前処理を行う。貫通孔４１の内表面は、金属層４６および金属部４７が成膜されている。そこで、金属部４７表面の不純物を取り除くために、金属部４７表面をソフトエッチングする。次に、金属が成膜された貫通孔４１の内表面および積層基板４５をシャワー水洗し、硫酸水溶液に浸漬した。そして、さらに水洗槽にて水洗後、配線パターンを活性化するために、活性化液に一分間浸漬し、水洗槽にて水洗を行った。次に、貫通孔４１内にイオン交換水を充填し、充填したまま無電解めっき液に浸漬した。このとき、貫通孔４１内をイオン交換水で充填するのは、貫通孔４１内において気泡を含まずにめっきを行うためであり、貫通孔４１内に気泡が残っていると、めっき抜けの原因となる。
【００７１】
無電解めっき前処理の後、無電解めっきにより、図１１（ｈ）に示すように、金属部４７上にＮｉめっき層４９、Ｐｄめっき層５０、Ａｕめっき層５１を形成した。このように金属配線を施した貫通孔４１（前述の貫通孔２８）を備えた本願発明の貫通孔配線基板５２（前述の第一の固定基板２）を形成し、それを備えた半導体素子５３（前述の半導体素子Ａ）を得た。Ｎｉめっき層４９を形成する工程においては、Ｎｉめっき溶液のｐＨを４未満にすることで析出レートを５０ｎｍ／ｍｉｎ未満にして、Ｎｉめっき層４９を成長させる。また、めっき成長を行いながら、積層基板４５（請求項に記載の基板４０を含む）に揺動を加える。なお、揺動には、バイブレータ等による振動も含む。また、積層基板４５に揺動を加えることは、他の金属めっき層である、Ｐｄめっき層５０およびＡｕめっき層５１を形成する工程でも行って構わない。
【００７２】
以上、説明したように、本実施形態の貫通孔配線基板の製造方法において、貫通孔４１の少なくとも内表面にＮｉめっきを成長させる工程では、Ｎｉめっきの析出レートを５０ｎｍ／ｍｉｎ未満にしてめっきを成長させることより、めっきの析出レートを下げ、貫通孔４１内の溶存水素濃度の上昇を抑制し、水素を気泡として生じることを抑制できる。
【００７３】
また、本実施形態の貫通孔配線基板の製造方法においては、Ｎｉめっき液のｐＨを４未満にすることで、ｐＨによってめっきの析出レートを制御することができる。これより、溶存水素濃度の上昇を抑制し、水素を気泡として生じることを抑制できる。
【００７４】
また、本実施形態の貫通孔配線基板の製造方法においては、貫通孔４１の少なくとも内表面にＮｉめっきを成長させる工程で基板４０（積層基板４５も含む）を揺動させることができる。これは、貫通孔４１内に水素の気泡が生じた場合でも、気泡を孔外へ追い出すことができる。
【００７５】
また、本実施形態の貫通孔配線基板の製造方法においては、貫通孔４１は、サンドブラストにより形成し、貫通孔４１の内表面の平滑性を向上させる処理を行う。これは、貫通孔４１の内表面を平滑にし、水素の気泡が生じた場合でも、気泡が内表面に引っ掛からず抜けやすくすることができる。
【００７６】
そして、本実施形態の貫通孔配線基板の製造方法においては、基板４０は、ガラスで形成され、貫通孔４１の内表面の平滑性を向上させる処理は、フッ酸処理である。これは、基板４０に形成されている貫通孔４１の内表面の平滑性がより向上させる。また、これは、貫通孔４１内で水素の気泡が生じた場合でも、気泡が内表面に引っ掛からず抜けやすくすることができる。
【実施例】
【００７７】
（比較例１、実施例１，２）
・比較例１：ｐＨ４．０の無電解Ｎｉめっき液
・実施例１：ｐＨ３．５の無電解Ｎｉめっき液
・実施例２：ｐＨ３．０の無電解Ｎｉめっき液
比較例１、実施例１、実施例２のそれぞれについて、めっき抜け率を比較した。
【００７８】
前処理を施した積層基板４５を、それぞれｐＨ３．０、３．５、４．０の無電解Ｎｉめっき液（奥野製薬製ＩＣＰニコロン、ｐＨ調整は硫酸で行った。）に浸漬し、Ｎｉめっき層４９を形成した。無電解Ｎｉめっき工程では、積層基板４５（基板４０も含む）の揺動を行う。なお、揺動には、バイブレータ等による振動も含む。そして無電解Ｎｉめっき工程後、水洗槽で洗浄し、さらに無電解Ｐｄめっき液（奥野製薬製パラトップＬＰ）に浸漬し、Ｐｄめっき層５０を形成した。そして、水洗槽で洗浄後、置換型無電解Ａｕめっき液（奥野製薬製フラッシュゴールドＮＣ）に浸漬し、Ａｕめっき層５１を形成することで、金属被膜を施した貫通孔５２を形成した。
【００７９】
全ての無電解めっき工程終了後、顕微鏡にて、貫通孔５２における、気泡によるめっき抜けの発生個数を確認し、各実施例、比較例のめっき抜け率を表１にまとめた。
【００８０】
【表１】
【００８１】
表１から明らかなように、ｐＨ４．０では、めっき抜け率が５％であり、めっき抜けが見られるが、ｐＨ３．５、ｐＨ３．０でのめっき抜け率は、０％となる。これより、ｐＨ４．０未満にすることで、めっき抜け率をなくすことができることがわかる。したがって、めっき抜け率を０％とするためには、Ｎｉめっきの析出レートを５０ｎｍ／ｍｉｎ未満にすることが適していることがわかる。
【符号の説明】
【００８２】
４０ 基板
４１ 貫通孔（貫通孔２８）
４２ 貫通孔が形成された基板
４３ シリコン基板（ＳＯＩ基板１０）
４４ 下部ガラス基板（第二の固定基板３）
４５ 積層基板
４６ 金属層
４７ 金属部
４８ レジスト
４９ Ｎｉめっき層
５０ Ｐｄめっき層
５１ Ａｕめっき層
５２ 貫通孔配線基板（第一の固定基板２）
５３ 半導体素子（半導体素子Ａ）
【技術分野】
【０００１】
本願発明は、MEMS（micro electro mechanical systems、微小電子機器）技術を駆使して、半導体デバイスに用いられ、厚み方向に貫通する孔に配線を形成した貫通孔配線基板の製造方法に関するものである。
【背景技術】
【０００２】
従来、半導体基板の厚み方向に貫通する孔に配線を形成する技術としては、比較的安価で、つきまわり性のよい無電解めっきが広く行われている。その技術は、例えば、ウェハレベルパッケージングに用いられる半導体基板に貫通孔配線を形成する方法として、エッチング等により凹部を基板に形成した後、ＣＶＤ法やスパッタ法により金属膜を成膜する。そして、この金属膜をシード層として、めっきにより凹部内に導通皮膜を形成、あるいは充填する方法がある。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００４−３７８８６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
しかし、一般的に使用されている無電解Ｎｉめっきは、還元剤に次亜燐酸塩が使用されているため、めっき反応液中に水素を生じさせる。生じた水素は、少量であればめっき液中に溶けているが、ある一定の飽和濃度を超えると、気泡となって現れる。この水素の気泡は、液循環されにくい貫通孔内で生じやすいため、貫通孔内でめっき液が供給されない部分ができ、その部分において、めっき未着が起こってしまう。
【０００５】
本願発明は、上記背景技術に鑑みて発明されたもので、その課題は、めっき反応速度を調整することで貫通孔内のめっき未着を防ぐことが可能な貫通孔配線基板の製造方法を提供することである。
【課題を解決するための手段】
【０００６】
上記課題を解決するために本発明の貫通孔配線基板の製造方法は、微小デバイスを構成する貫通孔配線基板の製造方法であって、基板の両表面を貫通する貫通孔を形成する工程と、前記貫通孔の少なくとも内表面にＮｉめっきを成長させる工程と、を備え、前記貫通孔の少なくとも内表面にＮｉめっきを成長させる工程では、Ｎｉめっきの析出レートを５０ｎｍ／ｍｉｎ未満にしてめっきを成長させることを特徴としている。
【０００７】
また、この貫通孔配線基板の製造方法において、Ｎｉめっき液のｐＨを４未満にすることが好ましい。
【０００８】
また、この貫通孔配線基板の製造方法において、前記貫通孔の少なくとも内表面にＮｉめっきを成長させる工程では、前記基板を揺動させることが好ましい。
【０００９】
また、この貫通孔配線基板の製造方法において、前記貫通孔は、サンドブラストにより形成し、前記貫通孔の内表面の平滑性を向上させる処理を行うことが好ましい。
【００１０】
また、この貫通孔配線基板の製造方法において、前記基板は、ガラスで形成され、前記貫通孔の内表面の平滑性を向上させる処理は、フッ酸処理であることが好ましい。
【発明の効果】
【００１１】
本願発明の貫通孔配線基板の製造方法においては、前記貫通孔の少なくとも内表面にＮｉめっきを成長させる工程で、Ｎｉめっきの析出レートを５０ｎｍ／ｍｉｎ未満にしてめっきを成長させる。これより、めっきの成長反応がゆっくりと進むので、前記貫通孔内に存在するめっき溶液中の溶存水素濃度が上がらず、水素が気泡として生じにくいので、めっき未着が起こりにくくなる。
【図面の簡単な説明】
【００１２】
【図１】本願発明に係る貫通孔配線基板を用いた半導体デバイスを示し、（ａ）は概 略分解斜視図、（ｂ）は概略分解断面図である。
【図２】同上の半導体デバイスの概略分解斜視図である。
【図３】同上の半導体デバイスにおける半導体素子の概略分解斜視図である。
【図４】同上の半導体デバイスにおける半導体素子のセンサ本体を示し、（ａ）は概 略平面図、（ｂ）は概略下面図である。
【図５】同上の半導体デバイスにおける半導体素子のセンサ本体を示し、図４（ａ） のＤ−Ｄ´概略断面図である。
【図６】同上の半導体デバイスにおける半導体素子の１次実装工程の説明図である。
【図７】同上の半導体デバイスにおける半導体素子の１次実装工程の説明図である。
【図８】同上の半導体デバイスの要部説明図である。
【図９】同上の半導体デバイスの製造方法の説明図である。
【図１０】同上の半導体デバイスの製造方法の説明図である。
【図１１】本願発明に係る貫通孔配線基板の製造方法を説明するための（ａ）〜（ｇ ）工程断面図である。
【発明を実施するための形態】
【００１３】
以下、本願発明に係る貫通孔配線基板を用いた半導体デバイスについて、図１ないし図１０を参照しながら説明する。
【００１４】
この半導体デバイスは、本願発明の貫通孔配線基板を用いて形成され、図１および図２に示すように、ＭＥＭＳチップの一種である加速度センサチップからなる半導体素子Ａと、当該半導体素子Ａが収納された表面実装型のパッケージ１０１とを備えている。
【００１５】
パッケージ１０１は、一面（図１（ｂ）における上面）が開放された箱状に形成されるとともに、半導体素子Ａに電気的に接続される複数のリード１１２のアウタリード１１２ｂが外側面から導出された中空のプラスチックパッケージ本体１０２と、プラスチックパッケージ本体１０２の上記一面を閉塞する形でプラスチックパッケージ本体１０２に気密的に接合されるパッケージ蓋（リッド）１０３とで構成されている。
【００１６】
半導体素子Ａは、静電容量型の加速度センサチップであって、図３ないし図５に示すように、半導体基板であるＳＯＩ基板１０を用いて形成されたセンサ本体１と、第一のガラス基板２０を用いて形成されセンサ本体１の一表面側（図５における上面側）に固定された第一の固定基板２と、第二のガラス基板３０を用いて形成されセンサ本体１の他表面側（図５における下面側）に固定された第二の固定基板３とを備えている。ここにおいて、センサ本体１および各固定基板２，３の外周形状は、矩形状であり、各固定基板２，３は、センサ本体１と同じ外形寸法に形成されている。また、この半導体デバイスでは、半導体基板として、シリコン基板からなる支持基板１０ａ上のシリコン酸化膜からなる絶縁層（埋込酸化膜）１０ｂ上にｎ形のシリコン層（活性層）１０ｃを有するＳＯＩ基板１０を用いている。なお、ＳＯＩ基板１０に限らず、例えば、シリコン基板を用いてもよい。また、各固定基板２，３が、各ガラス基板２０，３０を用いて形成されているが、各ガラス基板２０，３０に限らず、シリコン基板を用いて形成してもよい。
【００１７】
センサ本体１は、平面視において、二つの矩形状の開口窓１２，１２が上記一表面に沿って並設されたフレーム部１１と、フレーム部１１の各開口窓１２の内側において各固定基板２，３から離間して配置された２つの平面視矩形状の重り部１３と、上記一表面側においてフレーム部１１と重り部１３とを連結した各一対の支持ばね部１４，１４と、を備えている。また、フレーム部１１が各固定基板２，３と接合されている。なお、半導体素子Ａは、フレーム部１１の周部が全周に亘って各固定基板２，３の周部と接合されており、フレーム部１１と各固定基板２，３とで、チップサイズパッケージが構成されている。
【００１８】
ところで、センサ本体１のフレーム部１１には、各開口窓１２それぞれに連通する平面視矩形状の窓孔１７が２つの開口窓１２と同じ方向に並設されており、各窓孔１７の内側には、それぞれ２つの固定子１６が一対の支持ばね部１４，１４の並設方向に沿って配置されている。
【００１９】
各固定子１６は、窓孔１７の内周面との間、重り部１３の外周面との間、および隣り合う固定子１６との間に隙間が形成されていて、互いに分離独立して電気的に絶縁されており、フレーム部１１とも電気的に絶縁されている。ここにおいて、各固定子１６は、両固定基板２，３と接合されている。また、センサ本体１の上記一表面側において、各固定子１６には、金属薄膜（例えば、Ａｌ−Ｓｉ膜）からなる円形状のパッド１８が形成され、フレーム部１１において隣り合う窓孔１７の間の部位にも、金属薄膜（例えば、Ａｌ−Ｓｉ膜）からなる円形状のパッド１８が形成されている。
【００２０】
また、第一の固定基板２には、各パッド１８を各別に露出させる複数（ここでは、５つ）のテーパ状の貫通孔配線が形成されている。なお、貫通孔配線は、貫通孔２８の内表面に金属をめっき形成しているものである。ここで、第一の固定基板２には、各貫通孔２８を、センサ本体１から離れるにつれて開口面積が徐々に大きくなるテーパ状に形成してあり、センサ本体１において各パッド１８それぞれの外周縁から離れた各部位に各貫通孔２８の周部が接合されるように開口面積を設定してある。そして、この貫通孔２８は、内表面に金属めっきを形成し、第一の固定基板２の貫通孔２８が広く開口している側の表面にまで電気的に接続するにしている。この貫通孔配線を備える貫通孔配線基板の製法は、本願発明の実施形態として後述する。また、この半導体デバイスにおける半導体素子Ａは、静電容量型の加速度センサチップであり、各固定子１６に形成された各パッド１８は、後述の各固定電極２５に電気的に接続され、フレーム部１１に形成されたパッド１８は、後述の各可動電極１５に電気的に接続されている。以上説明した複数のパッド１８は、半導体素子Ａの矩形状の外周形状の１辺に沿って配置されている。なお、半導体素子Ａは、各パッド１８を、第一の固定基板２におけるセンサ本体１とは、反対側の表面において、当該半導体素子Ａの矩形状の外周形状の１辺に沿って配置して適宜の配線により各固定電極２５および各可動電極１５と電気的に接続するようにしてもよい。
【００２１】
以下、図３の左側に示した直交座標系のように、重り部１３が並ぶ方向をｙ軸方向、センサ本体１の上記一表面に沿う面内でｙ軸方向に直交する方向をｘ軸方向、ｘ軸方向とｙ軸方向とに直交する方向（つまり、センサ本体１の厚み方向）をｚ軸方向として説明する。
【００２２】
半導体素子Ａにおける各支持ばね部１４は、ねじれ変形が可能なトーションばね（トーションバー）であって、フレーム部１１および重り部１３に比べて薄肉に形成されている。また、重り部１３は、フレーム部１１に対して一対の支持ばね部１４，１４の回りで変位可能となっている（ｙ軸方向の軸回りで可動可能となっている）。つまり、一対の支持ばね部１４，１４は、フレーム部１１に対して重り部１３が揺動自在となるように、フレーム部１１と重り部１３とを連結している。ここにおいて、フレーム部１１は、ＳＯＩ基板１０の支持基板１０ａ、絶縁層１０ｂ、シリコン層１０ｃそれぞれを利用して形成されている。これに対して、支持ばね部１４は、ＳＯＩ基板１０におけるシリコン層１０ｃを利用して形成されていて、フレーム部１１よりも薄肉となっている。また、重り部１３は、上述のＳＯＩ基板１０の支持基板１０ａ、絶縁層１０ｂ、シリコン層１０ｃそれぞれを利用して形成されている。半導体素子Ａのセンサ本体１は、バルクマイクロマシニング技術などを利用して形成されている。
【００２３】
また、各固定子１６は、ＳＯＩ基板１０の支持基板１０ａ、絶縁層１０ｂ、シリコン層１０ｃそれぞれを利用して形成されていて、ＳＯＩ基板１０に適宜加工を施してから当該ＳＯＩ基板１０を第二の固定基板３に陽極接合により接合した後に、フレーム部１１から分離されている。
【００２４】
ところで、半導体素子Ａは、センサ本体１の上記一表面側に接合される第一の固定基板２側への重り部１３の変位空間を確保するために、重り部１３、各支持ばね部１４、およびフレーム部１１における開口窓１２の周部それぞれに対応する各部位におけるシリコン層１０ｃの厚みを薄くしている。なお、これら各部位の厚みを薄くせずに、第一の固定基板２の基礎となる第一のガラス基板２０におけるセンサ本体１との対向面に重り部１３の変位空間形成用凹部を形成し、当該変位空間形成用凹部の内底面に固定電極２５を形成するようにしてもよい。また、半導体素子Ａは、センサ本体１の上記他表面側に接合される第二の固定基板３側への重り部１３の変位空間を確保するために、重り部１３およびフレーム部１１における開口窓１２の周部それぞれに対応する各部位における支持基板１０ａの厚みを薄くしている。なお、これら各部位の厚みを薄くせずに、第二の固定基板３の基礎となる第二のガラス基板３０におけるセンサ本体１との対向面に重り部１３の変位空間形成用凹部を形成するようにしてもよい。また、この半導体デバイスでは、ＳＯＩ基板１０を用いて半導体素子Ａを形成しているので、シリコン基板を用いて形成する場合に比べて、各支持ばね部１４の厚み寸法の精度を高めることができる。
【００２５】
センサ本体１の上記一表面側および上記他表面側には、重り部１３の過度の変位を規制する複数の微小な突起部１３ｃ（図５参照）が重り部１３における各固定基板２，３それぞれとの対向面から突設されている。これにより、重り部１３の過度の変位による各支持ばね部１４の破損や各固定基板２，３の破損などを防止することができる。ここで、突起部１３ｃは、ＳＯＩ基板１０の一部により構成してもよいし、別途に形成したシリコン酸化膜をパターニングすることにより構成してもよい。なお、このような突起部１３ｃは、センサ本体１に設けずに、各固定基板２，３それぞれにおける重り部１３との対向面に設けてもよい。また、第二の固定基板３における重り部１３との対向面には、金属薄膜（例えば、Ａｌ−Ｓｉ膜など）により構成され重り部１３の付着を防止する付着防止膜３５が形成されている。
【００２６】
この半導体デバイスにおける半導体素子Ａは、上述の説明から分かるように、各重り部１３がｙ軸方向に沿って延長された一対の支持ばね部１４，１４を介してフレーム部１１に連結され、第一の固定基板２において各重り部１３それぞれに対向する部位ごとにｘ軸方向に沿って金属薄膜（例えば、Ａｌ−Ｓｉ膜など）からなる２つの固定電極２５が並設されるとともに、各重り部１３に可動電極１５が設けられており、ｚ軸方向において対向して対をなす可動電極１５と固定電極２５との対の間に空隙が形成されている。ここで、各一対の支持ばね部１４，１４は、ｙ軸方向に沿った重り部１３の中心線の延長線上に形成されている。
【００２７】
また、センサ本体１の重り部１３は、上記他表面側において重り部１３のｙ軸方向の中心線（ここでは、一対の支持ばね部１４，１４を結ぶ直線に一致する）における両側に、開口され、平面視において互いに大きさの異なる凹部１３ａ，１３ｂが形成されている。また、重り部１３の平面視において開口サイズの大きな凹部１３ｂ内には、凹部１３ｂの矩形状の内周の２つの対角線に沿ったＸ字状の補強壁１９が、凹部１３ｂのｚ軸に連続する形で形成されている。また、重り部１３は、センサ本体１の上記一表面に沿った面内において一方の重り部１３が他方の重り部１３を１８０°回転させた形で形成されている。
【００２８】
上述の半導体素子Ａは、センサ本体１に設けられた可動電極１５と第一の固定基板２に設けられた固定電極２５との対を４対有しており、可動電極１５と固定電極２５との各対ごとに可変容量コンデンサが構成されている。要するに、半導体素子Ａは、重り部１３が振動することにより、対をなす固定電極２５と可動電極１５との対向面積が変化し、可変容量コンデンサの静電容量が変化する。
【００２９】
なお、以下では、説明の便宜上、４個の固定電極２５について、図３における左上の固定電極２５の符号を２５Ａａ、左下の固定電極２５の符号を２５Ａｂ、右上の固定電極２５の符号を２５Ｂａ、右下の固定電極２５の符号を２５Ｂｂとし、２個の可動電極１５について、図３における左側の可動電極１５の符号を１５Ａ、右側の可動電極１５の符号を１５Ｂとして説明する。
【００３０】
ここにおいて、図３において４つの固定子１６それぞれに形成された４つのパッド１８について、左側から順に符号を１８Ａａ，１８Ａｂ，１８Ｂａ，１８Ｂｂとすれば、各パッド１８Ａａ，１８Ａｂ，１８Ｂａ，１８Ｂｂは、それぞれ、固定子１６、および第二の固定基板２において固定電極２５と連続一体に形成された金属配線２６（図５参照）を介して固定電極２５Ａａ，２５Ａｂ，２５Ｂａ，２５Ｂｂと電気的に接続されている。ここで、センサ本体１は、各固定子１６における重り部１３側の端部の表面をセンサ本体１の上記一表面よりも後退させてあり（各固定子１６における当該端部のシリコン層１０ｃの厚みを薄くしてあり）、固定子１６における当該端部の表面に、第二の固定基板２の金属配線２６が圧接される連絡用導体部１６ｄ（図４（ａ）および図５参照）が形成されている。また、フレーム部１１に形成されたパッド１８は、可動電極１５Ａ，１５Ｂの両方と電気的に接続されている。
【００３１】
ここで、半導体素子Ａの基本的な動作例について説明する。
【００３２】
いま、半導体素子Ａに加速度がかかっていない状態で、半導体素子Ａに対してｘ軸方向
（ｘ軸の正方向）の加速度がかかって、各重り部１３が一対の支持ばね部１４，１４を回動軸として回動して各可変容量コンデンサの静電容量が変化する。ここにおいて、半導体素子Ａに加速度がかかっていない状態での各可変容量コンデンサの静電容量をＣ０とし、ｘ軸方向の加速度がかかったときの、各可変容量コンデンサの静電容量の変化分をΔＣ、可動電極１５Ａと固定電極２５Ａａとで構成される可変容量コンデンサの静電容量をＣＡａ、可動電極１５Ａと固定電極２５Ａｂとで構成される可変容量コンデンサの静電容量をＣＡｂ、可変電極１５Ｂと固定電極２５Ｂａとで構成される可変容量コンデンサの静電容量をＣＢａ、可変電極１５Ｂと固定電極２５Ｂｂとで構成される可変容量コンデンサの静電容量をＣＢｂとすれば、
ＣＡａ＝Ｃ０＋ΔＣ
ＣＡｂ＝Ｃ０−ΔＣ
ＣＢａ＝Ｃ０＋ΔＣ
ＣＢｂ＝Ｃ０−ΔＣ
となる。ここで、一方の重り部１３側の２個の可変容量コンデンサの静電容量の差分値（＝ＣＡａ−ＣＡｂ）と、他方の重り部１３側の２個の可変容量コンデンサの静電容量の差分値（＝ＣＢａ−ＣＢｂ）との和は、４ΔＣとなる。
【００３３】
また、同様に、半導体素子Ａにｚ軸方向の加速度がかかったときの、各可変容量コンデンサの静電容量の変化分をΔＣ、可動電極１５Ａと固定電極２５Ａａとで構成される可変容量コンデンサの静電容量をＣＡａ、可動電極１５Ａと固定電極２５Ａｂとで構成される可変容量コンデンサの静電容量をＣＡｂ、可変電極１５Ｂと固定電極２５Ｂａとで構成される可変容量コンデンサの静電容量をＣＢａ、可変電極１５Ｂと固定電極２５Ｂｂとで構成される可変容量コンデンサの静電容量をＣＢｂとすれば、
ＣＡａ＝Ｃ０＋ΔＣ
ＣＡｂ＝Ｃ０−ΔＣ
ＣＢａ＝Ｃ０−ΔＣ
ＣＢｂ＝Ｃ０＋ΔＣ
となる。ここで、一方の重り部１３側の２個の可変容量コンデンサの静電容量の差分値（＝ＣＡａ−ＣＡｂ）と、他方の重り部１３側の２個の可変容量コンデンサの静電容量の差分値（＝ＣＢｂ−ＣＢａ）との和は、４ΔＣとなる。
【００３４】
このように、｛（ＣＡａ−ＣＡｂ）＋（ＣＢａ−ＣＢｂ）｝の静電容量の変化に基づいて、半導体素子Ａのｘ軸方向に作用した加速度を検出することができ、｛（ＣＡａ−ＣＡｂ）＋（ＣＢｂ−ＣＢａ）｝の静電容量の変化に基づいて、半導体素子Ａのｚ軸方向に作用した加速度を検出することができる。
【００３５】
ここにおいて、この半導体デバイスは、半導体素子Ａの出力信号を信号処理する信号処理回路が形成されたＩＣチップＢが、半導体素子Ａとともにパッケージ１０１に収納されている。ＩＣチップＢは、ＡＳＩＣ（Application Specific ＩＣ）であり、シリコン基板を用いて形成されており、裏面全面がシリコーン系樹脂を用いて接着されている。なお、ＩＣチップＢの機能は、半導体素子Ａの機能に応じて適宜設計すればよく、半導体素子Ａと協働するものであればよい。また、ＩＣチップＢは、必ずしも、半導体素子Ａと同一のパッケージ１０１に収納する必要はなく、この場合は、半導体素子Ａの各パッド１８に一端部が接続されるボンディングワイヤＷの他端部をプラスチックパッケージ本体１０２のリード１１２のインナリード１１２ａに接続すればよい。ただし、ＩＣチップＢを半導体素子Ａと同じパッケージ１０１に収納した場合のほうが、異なるパッケージに収納する場合に比べて、半導体デバイス全体の小型化および低コスト化を図れるとともに加速度の検出精度の向上を図れる。
【００３６】
この半導体デバイスでは、ＩＣチップＢが一枚のシリコン基板を用いて形成されているのに対して、半導体素子ＡがＳＯＩ基板１０と２つのガラス基板２０，３０とを用いて形成されている。これより、半導体素子Ａの厚みがＩＣチップＢの厚みに比べて大きくなっているので、上述のプラスチックパッケージ本体１０２の底部において半導体素子Ａを搭載する搭載面１０２ａをＩＣチップＢの搭載部位よりも凹ませてある（したがって、半導体素子Ａを搭載する部位は、底部の肉厚が他の部位に比べて薄くなっている）。なお、この半導体デバイスでは、プラスチックパッケージ本体１０２の外形を１０ｍｍ×７ｍｍ×３ｍｍの直方体としてあるが、この数値は一例であり、半導体素子ＡやＩＣチップＢの外形、リード１１２の本数やピッチなどに応じて適宜設定すればよい。
【００３７】
ところで、図７に示されるように、半導体素子Ａは、当該半導体素子Ａの外周形状に基づいて規定した仮想三角形の３つの頂点に対応する３箇所で接着剤（例えば、弾性率が１ＭＰａ以下のシリコーン樹脂などのシリコーン系樹脂など）からなる接着部１０４によりプラスチックパッケージ本体１０２に固着されている。ここにおいて、半導体素子Ａは、プラスチックパッケージ本体１０２の底部の搭載面１０２ａ側とは反対側の表面側において全てのパッド１８が１辺に沿って配置されており、当該１辺の両端の２箇所と、当該一辺に平行な辺の一箇所（ここでは、中央部）との３箇所とに頂点を有する仮想三角形の各頂点に接着部１０４が位置しており、各パッド１８にボンディングワイヤＷを安定してボンディングすることができる。なお、接着部１０４の位置に関し、上記１辺に平行な辺の一箇所については、中央部に限らず、例えば、両端の一方でもよいが、中央部の方が半導体素子Ａをより安定して支持することができるとともに、各パッド１８にボンディングワイヤＷを安定してボンディングすることができる。
【００３８】
以下、半導体素子Ａをプラスチックパッケージ本体１０２に一次実装する際の半導体素子Ａおよびプラスチックパッケージ本体１０２の底部の状態変化について図６に基づいて説明するが、（ａ）〜（ｃ）それぞれにおける上段は概略側面図、下段は概略斜視図である。
【００３９】
半導体素子Ａをプラスチックパッケージ本体１０２に一次実装するにあたっては、図６（ａ）に示すようにプラスチックパッケージ本体１０２における半導体素子Ａの搭載面１０２ａ上の三箇所に常温下で接着剤１０４ａをディスペンサなどにより塗布（滴下）してから半導体素子Ａを搭載した後、接着剤１０４ａが硬化するように所定温度（例えば、１５０℃）に加熱すると図６（ｂ）に示すようにプラスチックパッケージ本体１０２が熱変形し、その後、常温になると図６（ｃ）に示すようにプラスチックパッケージ本体１０２が熱変形のない状態に戻ろうとする。ここで、半導体素子Ａは、プラスチックパッケージ本体１０２が熱変形した状態で固定されていたが、プラスチックパッケージ本体１０２に対して３箇所のみしか接着部１０４により固着されていないので、常温に戻ったときに温度変化によるプラスチックパッケージ本体１０２側の変形が半導体素子Ａには当該半導体素子Ａの傾きとして伝わり、半導体素子Ａの表面を三点で決定でき、半導体素子Ａが変形して応力が発生するのを防止することができる。プラスチックパッケージ本体１０２が常温に戻ったときに半導体素子Ａは、図６（ｃ）の下段の概略斜視図に示すように若干傾くが、高低差がナノメータレベルの傾きであり、特に問題ない。なお、半導体素子Ａとしてチップサイズが１ｍｍ□〜１０ｍｍ□、厚みが０．１ｍｍ〜１ｍｍ程度の場合、接着剤１０４ａは、φ２００μｍ〜φ１０００μｍ程度の領域に塗布すればよい。
【００４０】
以上説明したプラスチックパッケージ本体１０２への半導体素子Ａの実装構造では、プラスチックパッケージ本体１０２への実装時などの温度変化に起因して半導体素子Ａが変形するのを抑制することができ、半導体素子Ａに生じる応力を低減することが可能となる。ここで、半導体素子Ａが上述のような加速度センサチップであれば、半導体素子Ａにおける第二の固定基板３の四つの角部を固着した場合（つまり、四箇所で固着した場合）や半導体素子Ａの第二の固定基板３の周部を全周にわたって固着した場合に比べて、プラスチックパッケージ本体１０２から半導体素子Ａへの応力が支持ばね部１４に作用しにくく、安定した精度の高い加速度測定が可能となる。
【００４１】
また、この半導体デバイスでは、接着剤１０４ａとしてエポキシ樹脂に比べて弾性率の低いシリコーン系樹脂を用いることにより、プラスチックパッケージ本体１０２から半導体素子Ａへの応力の伝達を抑制する（つまり、応力を緩和する）ことができる。
【００４２】
ここにおいて、接着剤１０４ａとして、シリコーン系樹脂に球状のスペーサ（例えば、ガラスやプラスチックにより形成されたスペーサ）が混合されたものを用いれば、半導体素子Ａとプラスチックパッケージ本体１０２との間の所望の間隔（ギャップ長）をスペーサにより確保することが可能となって、半導体素子Ａとプラスチックパッケージ本体１０２との間の接着部１０４の厚み精度の向上が可能となる。
【００４３】
しかしながら、スペーサが混合されたシリコーン系樹脂をディスペンサで滴下する場合には、ディスペンサのノズルにスペーサが詰まるのを防止するために、当該ノズルの内径によりスペーサの粒径が制限され、当該ノズルの内径よりも粒径が十分に小さなスペーサ（例えば、粒径が６μｍ〜３０μｍ程度のスペーサ）しか用いることができず、数十μｍ以上の粒径のスペーサを混合した樹脂を用いることができない。
【００４４】
そこで、この半導体デバイスにおけるプラスチックパッケージ本体１０２は、当該プラスチックパッケージ本体１０２の底部において上述の三箇所それぞれに対応する各部位に、上記接着剤１０４ａにより被覆される円錐台状の突起部１０２ｂが連続一体に突設されている（つまり、プラスチックパッケージ本体１０２は、三つの突起部１０２ｂが一体成形されている）。各突起部１０２ｂは、底面の直径を１００μｍ、高さを１００μｍに設定してある（アスペクト比＝１００／１００＝１）が、この数値は一例であって、これに限らず、例えば、底面の直径が１００μｍ、高さが２００μｍというように、より高アスペクト比（アスペクト比＝２００／１００＝２）の形状とすることも可能である。ここで、突起部１０２ｂの形状は、プラスチックパッケージ本体１０２の成形用の金型で制御することができる。このように、プラスチックパッケージ本体１０２の底部と半導体素子Ａとの所望の間隔を容易に確保することが可能となるとともに、球状のスペーサを混合した接着剤を用いる場合に比べて、当該間隔の設定の自由度が高くなり、半導体素子Ａとプラスチックパッケージ本体１０２との間のギャップ長を大きくすることができる。また、プラスチックパッケージ本体１０２から半導体素子Ａへの応力の伝達抑制効果も大きくなる。
【００４５】
また、この半導体デバイスにおける半導体素子Ａの実装構造によれば、各接着部１０４が半導体素子Ａの外周部に位置しているので、各接着部１０４が半導体素子Ａの外周部よりも内側に位置している場合に比べて、半導体素子Ａを安定して固定することができる。
【００４６】
ところで、半導体素子Ａは、上述のように当該半導体素子Ａの一辺に沿ってパッド１８が配列されているので、図７（ｂ）に示すように、接着部１０４が当該１辺の中央部と、当該１辺に平行な他の１辺の両端との三箇所に位置している場合、ワイヤボンディング工程において、キャピラリなどの接合冶具（ツール）ＫＰを用い超音波を利用したワイヤボンディングを行う際に、半導体素子Ａが傾斜・振動してボンディングワイヤＷの接合を安定して行えないことがある。
【００４７】
これに対して、この半導体デバイスでは、図７（ａ）に示すように、半導体素子Ａにおいてパッド１８の配列方向に平行で且つ、パッド１８に近い一辺両端の二箇所と、当該一辺に平行な辺の中央部の１箇所との３箇所に接着部１０４が位置しているので、前記半導体素子Ａの各パッド１８にボンディングワイヤＷを、超音波を利用するワイヤボンディング技術（超音波併用熱圧着ワイヤボンディング、超音波ワイヤボンディングなど）により安定してボンディングすることができる。なお、図７（ａ）中の下向きの矢印は、荷重および超音波の印加方向を示している。
【００４８】
また、この半導体デバイスは、半導体素子Ａのパッド１８におけるボンディングワイヤＷの接合部を局所的に覆う樹脂（例えば、エポキシ樹脂など）からなる保護部（図示せず）が設けられているので、半導体素子Ａ全体に応力がかかるのを防止しつつ、半導体素子Ａのパッド１８とボンディングワイヤＷとの接合部の信頼性を高めることができる。（つまり、半導体素子Ａのパッド１８とボンディングワイヤＷとの接合部の信頼性を高めながらも、半導体素子ＡおよびボンディングワイヤＷを樹脂により封止する場合に比べて半導体素子Ａにかかる応力を低減できる。
【００４９】
また、この半導体デバイスでは、図８（ｂ）に示すように、各接着部１０４の接着剤１０４ａ（図６参照）の一部が半導体素子Ａの側面まで這い上がるようにしてあるので、図８（ａ）に示すように接着部１０４が半導体素子Ａの底面のみに接着されている場合に比べて、横方向の力に対する接着部１０４の耐性を高めることができる。
【００５０】
ところで、上述のパッケージ１０１は、リード１１２のアウタリード１１２ｂがプラスチックパッケージ本体１０２の二つの外側面から導出されガルウィング形状に形成されている。しかして、この半導体デバイスでは、配線基板への２次実装後において、配線基板との接合部の外観検査を容易に行うことができる。
【００５１】
プラスチックパッケージ本体１０２の材料としては、熱可塑性樹脂の一種であって、酸素および水蒸気の透過率が極めて低い液晶性ポリエステル（ＬＣＰ）を採用しているが、ＬＣＰに限らず、例えば、ポリフェニレンサルファイト（ＰＰＳ）、ポリビスアミドトリアゾール（ＰＢＴ）などを採用してもよい。
【００５２】
また、各リード１１２の基礎となるリードフレームの材料としては、銅合金の中でもばね性の高いりん青銅を採用している。ここでは、リードフレームとして、材質がりん青銅で板厚が０．２ｍｍのリードフレームを用い、厚みが２μｍ〜４μｍのＮｉ膜と、厚みが０．２μｍ〜０．３μｍのＡｕ膜との積層膜からなるめっき膜を電解めっき法により形成している。この半導体デバイスでは、プラスチックパッケージ本体１０２の各リード１１２に、上述のめっき膜が設けられているので、ワイヤボンディングの接合信頼性と半田付け信頼性とを両立させることができる。また、熱可塑性樹脂成形品のプラスチックパッケージ本体１０２は、リード１１２が同時一体に成形されているが、熱可塑性樹脂であるＬＣＰにより形成されるプラスチックパッケージ本体１０２とリード１１２のＡｕ膜とは、密着性が低いので、上述のリードフレームのうちプラスチックパッケージ本体１０２に埋設される部位にパンチ穴を設けることで各リード１１２が抜け落ちるのを防止してある。
【００５３】
また、この半導体デバイスは、図１（ｂ）に示すように、プラスチックパッケージ本体１０２の内側で各リード１１２におけるインナリード１１２ａの露出部位およびプラスチックパッケージ本体１０２における上記露出部位の周部を覆う非透湿性の樹脂（例えば、アミン系エポキシ樹脂などのエポキシ系樹脂）からなる樹脂被覆部１１６が設けられている。ここで、樹脂被覆部１１６は、ワイヤボンディング工程の後でディスペンサを用いて上記非透湿性の樹脂を塗布し、硬化させることで、気密性を向上させている。なお、上記非透湿性の樹脂に代えてセラミックスを用いてもよく、セラミックスを用いる場合には、プラズマ溶射などの技術を用いて局所的に吹き付ければよい。
【００５４】
このように、この半導体デバイスでは、各リード１１２におけるインナリード１１２ａの露出部位およびプラスチックパッケージ本体１１２における上記露出部位の周部を覆う非透湿性の樹脂からなる樹脂被覆部１１６が設けられているので、半導体素子Ａに樹脂による応力をかけずに、各リード１１２とプラスチックパッケージ本体１０２との界面を通してパッケージ１０１内へ外部からの水分やガス（例えば、水蒸気など）が侵入するのを防止することができる。
【００５５】
また、ボンディングワイヤＷとしては、Ａｌワイヤに比べて耐腐食性の高いＡｕワイヤを用いている。また、ボンディングワイヤＷを構成するＡｕワイヤとしては、直径が２５μｍのものを採用しているが、これに限らず、例えば、直径が２０μｍ〜５０μｍのＡｕワイヤから適宜選択すればよい。
【００５６】
また、図２に示すように、パッケージ蓋１０３は、金属（例えば、ステンレス鋼など）により形成されている。このように、プラスチックパッケージ本体１０２が熱可塑性樹脂により形成されるとともに、パッケージ蓋１０３が金属により形成されているので、プラスチックパッケージ本体１０２とパッケージ蓋１０３とを融着により接合することができる。ここにおいて、この半導体デバイスでは、プラスチックパッケージ本体１０２とパッケージ蓋１０３とが融着により接合されており、プラスチックパッケージ本体１０２とパッケージ蓋１０３とを接着剤により接合してある場合に比べて、パッケージ１０１の気密性を高くすることができる。なお、パッケージ蓋１０３の適宜部位には、レーザマーキング技術により、製品名称や製造日時などを示す表記１１３が形成されている。
【００５７】
また、図９に示すように、プラスチックパッケージ本体１０２の上記一面に形成された段差部に載置されるように、パッケージ蓋１０３をプラスチックパッケージ本体１０２に嵌め込んでから、レーザビームＬＢを照射して加熱し融着させればよい。なお、パッケージ蓋１０３が未着色のＬＣＰなどにより形成されている場合には、パッケージ蓋１０３とプラスチックパッケージ本体１０２との界面も加熱することができ、より広い面積を融着することができる。
【００５８】
また、図１０に示すように、ヒータツールＨＴにより保持したパッケージ蓋１０３をプラスチックパッケージ本体１０２の材料（ここでは、ＬＣＰ）の融点以上の所定温度（例えば、４００℃程度）に加熱した状態で、プラスチックパッケージ本体１０２に押し付けることで融着させるようにしてもよい。
【００５９】
この半導体デバイスの製造にあたっては、半導体素子ＡおよびＩＣチップＢをプラスチックパッケージ本体１０２に接着固定するダイボンディング工程を行ってから、半導体素子ＡとＩＣチップＢとの間、ＩＣチップＢとインナリード１１２ａとの間、それぞれ、ボンディングワイヤＷを介して電気的に接続するワイヤボンディング工程を行い、その後、樹脂被覆部１１６を形成する樹脂被覆部形成工程を行い、続いて、パッケージ蓋１０３をプラスチックパッケージ本体１０２に接合するシーリング工程を行えばよい
以上説明したこの半導体デバイスは、一面が開放された箱状に形成されるとともに、半導体素子Ａに電気的に接続される複数のリード１１２のアウタリード１１２ｂが外側面から導出された中空のプラスチックパッケージ本体１０２を備え、半導体素子Ａが当該半導体素子Ａの外周形状に基づいて規定した仮想三角形の三つの頂点に対応する三箇所で接着部１０４によりプラスチックパッケージ本体１０２の底部に固着されている。これより、半導体素子Ａのプラスチックパッケージ本体１０２への一次実装時、パッケージ１０１の配線基板への２次実装時などの温度変化に起因して半導体素子Ａが変形するのを抑制することができ、低コストでパッケージ１０１内の半導体素子Ａに生じる応力を低減することが可能となり、しかも、プラスチックパッケージ本体１０２がリード１１２を一体に有しているので、配線基板との接合部に温度サイクルに起因したクラックが発生するのを抑制でき、信頼性を向上可能となる。
【００６０】
また、上述の半導体デバイスでは、半導体素子Ａとして、ＭＥＭＳチップの一例として静電容量型の加速度センサチップを例示したが、半導体素子Ａは、静電容量型の半導体加速度センサチップに限らず、例えば、ピエゾ抵抗型の加速度センサチップやジャイロセンサ、マイクロアクチュエータ、マイクロリレー、赤外線センサなどや、ＩＣチップなどにも適用できる。
【００６１】
次に、前述した半導体デバイスに用いられた貫通孔配線基板の製造方法に関して、図１１に基づいて説明する。
【００６２】
本実施形態は、微小デバイスを構成する貫通孔配線基板の製造方法を示しており、基板４０（前述の第一のガラス基板２０）の両表面を貫通する貫通孔４１（前述の貫通孔２８）を形成する工程と、貫通孔４１の少なくとも内表面にＮｉめっきを成長させる工程と、を備えている。また、貫通孔４１の少なくとも内表面にＮｉめっきを成長させる工程では、Ｎｉめっきの析出レートを５０ｎｍ／ｍｉｎ未満にしてめっきを成長させる。そして、Ｎｉめっき液のｐＨをｐＨ４未満にする。なお、貫通孔４１の少なくとも内表面にＮｉめっきを成長させる工程では、基板４０を揺動させる。また、貫通孔４１は、サンドブラストにより形成し、貫通孔４１の内表面の平滑性を向上させる処理を予め行っておく。なお、基板４０は、ガラスで形成され、貫通孔４１の内表面の平滑性を向上させる処理は、フッ酸処理で行う。
【００６３】
製造工程については、以下詳細に説明する。
【００６４】
まず、図１１の（ａ）に示す基板４０（前述の第一のガラス基板２０）を準備する。なお、前述の半導体デバイスでは、第一のガラス基板２０として、ガラス基板だけでなくシリコン基板を用いてもよい、と記載しているところ、本実施形態においては、基板４０としてガラス基板を用いた場合について説明する。
【００６５】
次に、図１１の（ｂ）に示すように、基板４０にフォトプロセスを用いてレジストを形成し、貫通孔４１は、ＲＩＥやサンドブラストにより形成し、貫通孔が形成された基板４２を得る。また、形成した貫通孔４１の加工面が荒れているため。フッ酸等により、エッチング処理し、平滑にすることが好ましい。
【００６６】
貫通孔４１を基板４０の厚み方向に有する貫通孔が形成された基板４２は、図１１の（ｃ）に示すように、シリコン基板４３（前述のＳＯＩ基板１０）と陽極接合等で接合される。シリコン基板４３は、貫通孔が形成された基板４２と接合した面とは反対の面で、別のガラス基板４４（前述、第二のガラス基板３０）と陽極接合等で接合される。下層からガラス基板４４、シリコン基板４３、貫通孔が形成された基板４２を接合して積層したものを積層基板４５と呼ぶ。
【００６７】
接合工程後、図１１の（ｄ）に示すように、積層基板４５において貫通孔４１がある面に配線材料（例えば銅、ニッケル等の金属材料）となる金属層４６を形成する。金属層４６を形成する方法として、ＣＶＤ法、スパッタ法、真空蒸着法などの成膜方法がある。また、配線材料を成膜する前に、積層基板４５は、密着層としてＣｒ、Ｔｉ等を成膜していてもよい。
【００６８】
金属層４６を形成した後、金属層４６をシード層として電解めっき法によって、配線材料を用いて形成される金属部４７を析出させる電解めっき工程を行うことによって、図１１の（ｅ）に示す構造を得る。
【００６９】
次に、図１１の（ｆ）に示すように、フォトプロセス工程によりレジスト４８を形成し、その後、図１１の（ｇ）に示すように、金属層４６および金属部４７をエッチングし、次いで、レジスト４８を剥離し、配線パターンを作製する。
【００７０】
また、無電解めっきによる金属の積層を行う前に、無電解めっき前処理を行う。貫通孔４１の内表面は、金属層４６および金属部４７が成膜されている。そこで、金属部４７表面の不純物を取り除くために、金属部４７表面をソフトエッチングする。次に、金属が成膜された貫通孔４１の内表面および積層基板４５をシャワー水洗し、硫酸水溶液に浸漬した。そして、さらに水洗槽にて水洗後、配線パターンを活性化するために、活性化液に一分間浸漬し、水洗槽にて水洗を行った。次に、貫通孔４１内にイオン交換水を充填し、充填したまま無電解めっき液に浸漬した。このとき、貫通孔４１内をイオン交換水で充填するのは、貫通孔４１内において気泡を含まずにめっきを行うためであり、貫通孔４１内に気泡が残っていると、めっき抜けの原因となる。
【００７１】
無電解めっき前処理の後、無電解めっきにより、図１１（ｈ）に示すように、金属部４７上にＮｉめっき層４９、Ｐｄめっき層５０、Ａｕめっき層５１を形成した。このように金属配線を施した貫通孔４１（前述の貫通孔２８）を備えた本願発明の貫通孔配線基板５２（前述の第一の固定基板２）を形成し、それを備えた半導体素子５３（前述の半導体素子Ａ）を得た。Ｎｉめっき層４９を形成する工程においては、Ｎｉめっき溶液のｐＨを４未満にすることで析出レートを５０ｎｍ／ｍｉｎ未満にして、Ｎｉめっき層４９を成長させる。また、めっき成長を行いながら、積層基板４５（請求項に記載の基板４０を含む）に揺動を加える。なお、揺動には、バイブレータ等による振動も含む。また、積層基板４５に揺動を加えることは、他の金属めっき層である、Ｐｄめっき層５０およびＡｕめっき層５１を形成する工程でも行って構わない。
【００７２】
以上、説明したように、本実施形態の貫通孔配線基板の製造方法において、貫通孔４１の少なくとも内表面にＮｉめっきを成長させる工程では、Ｎｉめっきの析出レートを５０ｎｍ／ｍｉｎ未満にしてめっきを成長させることより、めっきの析出レートを下げ、貫通孔４１内の溶存水素濃度の上昇を抑制し、水素を気泡として生じることを抑制できる。
【００７３】
また、本実施形態の貫通孔配線基板の製造方法においては、Ｎｉめっき液のｐＨを４未満にすることで、ｐＨによってめっきの析出レートを制御することができる。これより、溶存水素濃度の上昇を抑制し、水素を気泡として生じることを抑制できる。
【００７４】
また、本実施形態の貫通孔配線基板の製造方法においては、貫通孔４１の少なくとも内表面にＮｉめっきを成長させる工程で基板４０（積層基板４５も含む）を揺動させることができる。これは、貫通孔４１内に水素の気泡が生じた場合でも、気泡を孔外へ追い出すことができる。
【００７５】
また、本実施形態の貫通孔配線基板の製造方法においては、貫通孔４１は、サンドブラストにより形成し、貫通孔４１の内表面の平滑性を向上させる処理を行う。これは、貫通孔４１の内表面を平滑にし、水素の気泡が生じた場合でも、気泡が内表面に引っ掛からず抜けやすくすることができる。
【００７６】
そして、本実施形態の貫通孔配線基板の製造方法においては、基板４０は、ガラスで形成され、貫通孔４１の内表面の平滑性を向上させる処理は、フッ酸処理である。これは、基板４０に形成されている貫通孔４１の内表面の平滑性がより向上させる。また、これは、貫通孔４１内で水素の気泡が生じた場合でも、気泡が内表面に引っ掛からず抜けやすくすることができる。
【実施例】
【００７７】
（比較例１、実施例１，２）
・比較例１：ｐＨ４．０の無電解Ｎｉめっき液
・実施例１：ｐＨ３．５の無電解Ｎｉめっき液
・実施例２：ｐＨ３．０の無電解Ｎｉめっき液
比較例１、実施例１、実施例２のそれぞれについて、めっき抜け率を比較した。
【００７８】
前処理を施した積層基板４５を、それぞれｐＨ３．０、３．５、４．０の無電解Ｎｉめっき液（奥野製薬製ＩＣＰニコロン、ｐＨ調整は硫酸で行った。）に浸漬し、Ｎｉめっき層４９を形成した。無電解Ｎｉめっき工程では、積層基板４５（基板４０も含む）の揺動を行う。なお、揺動には、バイブレータ等による振動も含む。そして無電解Ｎｉめっき工程後、水洗槽で洗浄し、さらに無電解Ｐｄめっき液（奥野製薬製パラトップＬＰ）に浸漬し、Ｐｄめっき層５０を形成した。そして、水洗槽で洗浄後、置換型無電解Ａｕめっき液（奥野製薬製フラッシュゴールドＮＣ）に浸漬し、Ａｕめっき層５１を形成することで、金属被膜を施した貫通孔５２を形成した。
【００７９】
全ての無電解めっき工程終了後、顕微鏡にて、貫通孔５２における、気泡によるめっき抜けの発生個数を確認し、各実施例、比較例のめっき抜け率を表１にまとめた。
【００８０】
【表１】
【００８１】
表１から明らかなように、ｐＨ４．０では、めっき抜け率が５％であり、めっき抜けが見られるが、ｐＨ３．５、ｐＨ３．０でのめっき抜け率は、０％となる。これより、ｐＨ４．０未満にすることで、めっき抜け率をなくすことができることがわかる。したがって、めっき抜け率を０％とするためには、Ｎｉめっきの析出レートを５０ｎｍ／ｍｉｎ未満にすることが適していることがわかる。
【符号の説明】
【００８２】
４０ 基板
４１ 貫通孔（貫通孔２８）
４２ 貫通孔が形成された基板
４３ シリコン基板（ＳＯＩ基板１０）
４４ 下部ガラス基板（第二の固定基板３）
４５ 積層基板
４６ 金属層
４７ 金属部
４８ レジスト
４９ Ｎｉめっき層
５０ Ｐｄめっき層
５１ Ａｕめっき層
５２ 貫通孔配線基板（第一の固定基板２）
５３ 半導体素子（半導体素子Ａ）
【特許請求の範囲】
【請求項１】
微小デバイスを構成する貫通孔配線基板の製造方法であって、
基板の両表面を貫通する貫通孔を形成する工程と、
前記貫通孔の少なくとも内表面にＮｉめっきを成長させる工程と、を備え、
前記貫通孔の少なくとも内表面にＮｉめっきを成長させる工程では、Ｎｉめっきの析出レートを５０ｎｍ／ｍｉｎ未満にしてめっきを成長させることを特徴とする貫通孔配線基板の製造方法。
【請求項２】
Ｎｉめっき液のｐＨを４未満にすることを特徴とする請求項１に記載の貫通孔配線基板の製造方法。
【請求項３】
前記貫通孔の少なくとも内表面にＮｉめっきを成長させる工程では、前記基板を揺動させることを特徴とする請求項１又は２に記載の貫通孔配線基板の製造方法。
【請求項４】
前記貫通孔は、サンドブラストにより形成し、
前記貫通孔の内表面の平滑性を向上させる処理を行うことを特徴とする請求項１乃至３のいずれか一項に記載の貫通孔配線基板の製造方法。
【請求項５】
前記基板は、ガラスで形成され、
前記貫通孔の内表面の平滑性を向上させる処理は、フッ酸処理であることを特徴とする請求項４に記載の貫通孔配線基板の製造方法。
【請求項１】
微小デバイスを構成する貫通孔配線基板の製造方法であって、
基板の両表面を貫通する貫通孔を形成する工程と、
前記貫通孔の少なくとも内表面にＮｉめっきを成長させる工程と、を備え、
前記貫通孔の少なくとも内表面にＮｉめっきを成長させる工程では、Ｎｉめっきの析出レートを５０ｎｍ／ｍｉｎ未満にしてめっきを成長させることを特徴とする貫通孔配線基板の製造方法。
【請求項２】
Ｎｉめっき液のｐＨを４未満にすることを特徴とする請求項１に記載の貫通孔配線基板の製造方法。
【請求項３】
前記貫通孔の少なくとも内表面にＮｉめっきを成長させる工程では、前記基板を揺動させることを特徴とする請求項１又は２に記載の貫通孔配線基板の製造方法。
【請求項４】
前記貫通孔は、サンドブラストにより形成し、
前記貫通孔の内表面の平滑性を向上させる処理を行うことを特徴とする請求項１乃至３のいずれか一項に記載の貫通孔配線基板の製造方法。
【請求項５】
前記基板は、ガラスで形成され、
前記貫通孔の内表面の平滑性を向上させる処理は、フッ酸処理であることを特徴とする請求項４に記載の貫通孔配線基板の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【公開番号】特開２０１１−２１１０４４（Ｐ２０１１−２１１０４４Ａ）
【公開日】平成２３年１０月２０日（２０１１．１０．２０）
【国際特許分類】
【出願番号】特願２０１０−７８６６０（Ｐ２０１０−７８６６０）
【出願日】平成２２年３月３０日（２０１０．３．３０）
【出願人】（０００００５８３２）パナソニック電工株式会社 (17,916)
【Ｆターム（参考）】
【公開日】平成２３年１０月２０日（２０１１．１０．２０）
【国際特許分類】
【出願日】平成２２年３月３０日（２０１０．３．３０）
【出願人】（０００００５８３２）パナソニック電工株式会社 (17,916)
【Ｆターム（参考）】
[ Back to top ]