【課題】 サージ電圧等に対するバイパス用の保護部を備え、耐圧性能および低いオン抵抗（低いオン電圧）を実現し、かつ、構造が簡単な、大電流用の、半導体装置およびその製造方法を提供する。
【解決手段】 支持基体上にオーミック接触するＧａＮ層を有するｎ^＋型ＧａＮ基板１と、第１領域Ｒ１上におけるｎ⁻型ＧａＮドリフト層２を有するＦＥＴと、第２領域Ｒ２においてｎ⁻型ＧａＮドリフト層２にショットキー接触するアノード電極を有するＳＢＤとを備え、ＦＥＴとＳＢＤとは並列配置されており、ｎ^＋型ＧａＮ基板１の裏面に、ＦＥＴのドレイン電極ＤおよびＳＢＤのカソード電極Ｃを備えることを特徴とする。 （もっと読む）

ＩＩＩ族窒化物トランジスタ・デバイスを形成する方法は、ＩＩＩ族窒化物半導体層上に保護層を形成するステップと、ＩＩＩ族窒化物半導体の一部を露出するように保護層を貫通するビアホールを形成するステップと、保護層上にマスキングゲートを形成するステップとを含む。マスキングゲートは、ビアホールの幅より大きい幅を有する上部を含み、ビアホールの中に延びる下部を有する。この方法はさらに、マスキングゲートを注入マスクとして用いて、ＩＩＩ族窒化物層内にソース／ドレイン領域を注入するステップを含む。 （もっと読む）

【課題】生産性及び性能が向上したＴＦＴ基板及びその製造方法を提供すること。
【解決手段】本発明にかかるＴＦＴ基板は、厚膜部及び厚膜部よりも膜厚が薄い薄膜部を有するゲート電極２と、厚膜部上及び薄膜部上に形成された半導体能動膜７と、半導体能動膜の内側であって、厚膜部より外側の薄膜部に対応する半導体能動膜７上に形成されたオーミックコンタクト膜８と、ソース電極９及びドレイン電極１０を構成し、オーミックコンタクト膜８の内側に形成された電極膜３０とを備えるものである。 （もっと読む）

【課題】過電圧に伴う破壊を抑制することができる半導体装置及びその製造方法を提供する。
【解決手段】半導体装置の一態様には、互いに並列に接続され、ゲート電極１０、ソース電極９及びドレイン電極１５を備えた複数の縦型トランジスタ３２と、前記複数の縦型トランジスタ３２を個別に取り囲むダイオード３１と、が設けられている。前記ソース電極９に前記ダイオード３１のアノード１１が接続され、前記ドレイン電極１５に前記ダイオードのカソード１が接続されている。 （もっと読む）

実施形態には、これに限定されないが、第１バリア層と、該第１バリア層上の窒化ガリウムチャネル層と、該窒化ガリウムチャネル層上に存在し、第１サブレイヤーと第２サブレイヤーと第３サブレイヤーとを備える第２バリア層と、を有するヘテロ構造を備える装置とシステムが含まれる。該第１バリア層、第１サブレイヤーおよび第３サブレイヤーは各々アルミニウムを含んでいてもよい。他の実施形態も、本明細書に記載され特許請求される。 （もっと読む）

【課題】本発明は、過電圧印加時に電圧クランプ機能を有する窒化物半導体素子を提供することを目的とする。
【解決手段】第１の窒化物半導体からなる第１の層と、第１の層の上に設けられ、第１の窒化物半導体よりもバンドギャップが大なる第２の窒化物半導体からなる第２の層と、第２の層に電気的に接続された第１の電極と、第２の層の上に設けられ、第１の方向において第１の電極と並設された第２の電極と、第２の層の上に設けられたフローティング電極と、を備え、フローティング電極は、第１の方向に直交する第２の方向において第２の電極に挟まれた部分と、第１の電極に向けて第２の電極よりも突出した部分と、を有することを特徴とする窒化物半導体素子。 （もっと読む）

【課題】低コストかつ低抵抗の半導体装置およびその製造方法を提供すること。
【解決手段】基板と、前記基板上に形成された半導体層と、前記半導体層上に形成され、該半導体層の表面方向における幅が該半導体層の表面と垂直方向における高さ以上である櫛歯状の電極と、を備える。また、基板上に半導体層を形成する半導体層形成工程と、前記半導体層上に、前記半導体層の表面方向における幅が該半導体層の表面と垂直方向における高さ以上である櫛歯状の電極を形成する電極形成工程と、を含む。 （もっと読む）

【課題】保護素子としてＳＢＤを搭載したＭＯＳＦＥＴにおいては、ＳＢＤの特性を確保するためアルミニウム・ソース電極下のアルミニウム拡散バリア・メタル膜として、ＴｉＷ（タングステンを主要な成分とする合金）膜が使用される。しかし、本願発明者らが検討したところによると、タングステン系バリア・メタル膜はＴｉＮ等のチタン系バリア・メタル膜と比べて、バリア性が低い柱状粒塊を呈するため、比較的容易にシリコン基板中にアルミニウム・スパイクが発生することが明らかとなった。
【解決手段】本願発明は、アルミニウム系メタル層と下層のシリコン系半導体層の間のバリア・メタル層として、タングステン系バリア・メタル膜をスパッタリング成膜によって形成する際、その下層をウエハ側にバイアスを印加したイオン化スパッタにより成膜し、上層をウエハ側にバイアスを印加しないスパッタにより成膜するものである。 （もっと読む）

【課題】短いゲート長を加工可能にする半導体装置の製造方法を提供すること。
【解決手段】半導体装置の製造方法の一形態は、シリコン基板２上にシリコン酸化膜３４を形成し、酸化膜３４上に所定幅Ｔ１を有する多結晶シリコン膜３５ａを形成し、少なくとも多結晶シリコン膜３５ａの両側部を酸化し、所定幅Ｔ１よりも狭い幅を有する酸化膜３４の部分を多結晶シリコン膜３５ａの下に残すように、酸化膜３４を、多結晶シリコン膜３５ａの酸化された部分と共にエッチングし、酸化された部分がエッチングされた多結晶シリコン膜３５ａをマスクとして、多結晶シリコン膜３５ａの両側のシリコン基板２の部分に不純物をイオン注入し、多結晶シリコン膜３５ａの両側に側壁絶縁膜１４を形成し、側壁絶縁膜１４が形成された多結晶シリコン膜３５ａをマスクとして、多結晶シリコン膜３５ａの両側のシリコン基板２の部分に不純物をイオン注入する、工程を有する。 （もっと読む）

【課題】パワー半導体装置における高耐圧化と小型化とを両立できる半導体装置を提供する。
【解決手段】本発明に係る半導体装置は、ガードリングによるターミネーション領域を有する高耐圧パワー半導体装置であって、能動領域は第１のバリアメタル層を介して第１の電極と接合され、前記ガードリングは第２のバリアメタル層を介して第２の電極と接合され、チャネルストッパは第３のバリアメタル層を介して第３の電極と接合されている。前記バリアメタル層は各々に間隔をあけて配設され、前記ターミネーション領域を横断する方向において、前記各バリアメタル層（第１乃至第３のバリアメタル層）の幅は接合する前記各電極（第１乃至第３の電極）の幅よりも広く、かつ前記各バリアメタル層の一部が前記接合する各電極の前記横断する方向における両側からはみ出していることを特徴とする。 （もっと読む）

【課題】電流コラプスを抑制しながら、高いドレイン電流を得ることができる化合物半導体装置及びその製造方法を提供する。
【解決手段】化合物半導体積層構造２と、化合物半導体積層構造２上方に形成されたソース電極５ｓ、ドレイン電極５ｄ及びゲート電極５ｇと、が設けられている。更に、ソース電極５ｓとゲート電極５ｇとの間の化合物半導体積層構造２上に形成され、シリコンを含む第１の保護膜６と、ドレイン電極５ｄとゲート電極５ｇと間の化合物半導体積層構造２上に形成され、第１の保護膜６より多くシリコンを含む第２の保護膜７と、が設けられている。 （もっと読む）

【課題】ＧａＮ／ＡｌＧａＮ−ＨＥＭＴをＥ−ｍｏｄｅ動作させるに当たり、Ｖｆ及び最大ドレイン電流を向上させ、かつ良好なゲート−ドレイン間耐圧を有し、さらに、ゲートリーク電流を抑制する。
【解決手段】基板１５と、この基板上に形成されており、ＧａＮ層１７及びＡｌＧａＮ層１９が順次積層されてなる積層構造体２１とを含む下地１３と、ＡｌＧａＮ層に開口形成されているゲート形成用凹部２７と、このゲート形成用凹部の内側底面２７ａ、ゲート形成用凹部の内側壁面２７ｂ、及びゲート形成用凹部外の下地面１３ａを一体的に被覆して形成されているＳｉＮ膜２９と、ＳｉＮ膜の表面を被覆して形成されているアモルファスＡｌＮ膜３１と、ＳｉＮ膜及びアモルファスＡｌＮ膜が形成されているゲート形成用凹部を埋め込むゲート電極３３とを具える。 （もっと読む）

【課題】耐圧性が高い電界効果トランジスタを提供すること。
【解決手段】ｐ型の導電型を有する基板と、前記基板上に形成された高抵抗層と、前記高抵抗層上に形成され、ｐ型の導電型を有するｐ型半導体層を前記基板側に配置したリサーフ構造を有する半導体動作層と、前記半導体動作層上に形成されたソース電極、ドレイン電極、およびゲート電極と、を備える。好ましくは、前記リサーフ構造は、前記ｐ型半導体層上に形成されたｎ型の導電型を有するリサーフ層を備える。また、好ましくは、前記リサーフ構造は、前記ｐ型半導体層上に形成されたアンドープのキャリア走行層と、前記キャリア走行層上に形成され該キャリア走行層とはバンドギャップエネルギーが異なるキャリア供給層とを備える。 （もっと読む）

【課題】窒化物半導体を用いたＨＦＥＴまたはショットキーダイオードにおける信頼性を高める。
【解決手段】第１および第２の電極上に積層するように形成された第1および第２のフィールドプレート電極の少なくともいずれかにおいて、前記第１の電極から第２の電極へと向かう第１の方向における長さを、前記第１の方向に直交する第２の方向において周期的に変化させる。 （もっと読む）

【課題】低価格でオン抵抗が低いパワーデバイスおよびその製造方法を提供する。
【解決手段】本パワーデバイスは、金属製支持基板１０と、金属製支持基板１０の一方の主面１０ｍ側に順次形成されているＩＩＩ族窒化物導電層２０、ＩＩＩ族窒化物能動層３０および電極４０と、を含む。また、本パワーデバイスの製造方法は、金属製支持基板１０にＩＩＩ族窒化物導電層２０が接合された導電層接合金属製支持基板１２を準備する工程と、ＩＩＩ族窒化物導電層２０上にＩＩＩ族窒化物能動層３０を形成する工程と、ＩＩＩ族窒化物能動層３０上に電極４０を形成する工程と、を備える。 （もっと読む）

【課題】、環流ダイオードの逆回復動作時に発生する電流及び電圧の振動現象の収束時間を短縮可能な半導体装置を提供する。
【解決手段】半導体装置１０は、ユニポーラ型の還流ダイオード１００と、還流ダイオード１００に並列接続され、かつ、キャパシタ２１０および抵抗２２０を有する半導体スナバ２００とを備えている。半導体スナバ２００は、キャパシタ２１０または抵抗２２０と接続される第１電極１３と、第１電極１３と絶縁されつつ、第１電極１３と同一主面上に形成されて、キャパシタ２１０または抵抗２２０と接続される第２電極１４とを有する。 （もっと読む）

【課題】環流ダイオードの逆回復動作時に発生する電流及び電圧の振動現象の収束時間を短縮可能な半導体装置を提供する。
【解決手段】半導体装置１０は、ユニポーラ型の還流ダイオード１００と、還流ダイオード１００に接続されたユニポーラ型の還流ダイオード１５０と、還流ダイオード１００に並列接続され、少なくともキャパシタ２１０と抵抗２２０とを有する半導体スナバ２００、及び、還流ダイオード１５０に並列接続され、少なくともキャパシタ２６０と抵抗２７０とを有する半導体スナバ２５０が形成された基板領域１１を有する半導体チップ１０００とを備えている。 （もっと読む）

【課題】ゲート容量の増大を抑制しつつ、耐湿性を大幅に向上させることを可能にした電界効果型トランジスタおよびその製造方法を得る。
【解決手段】半導体層１上にＴ型ゲート電極２が形成された電界効果型トランジスタであって、Ｔ型ゲート電極２が形成されている領域をトランジスタ能動領域としたとき、当該トランジスタ能動領域全体において、Ｔ型ゲート電極２上に設けられた、耐湿性・耐エッチング性の高い絶縁膜若しくは有機膜を含む第１の高耐湿性保護膜５を備え、Ｔ型ゲート電極２の傘下を含むＴ型ゲート電極２の近傍において、半導体層１と第１の高耐湿性保護膜５との間に空隙６が形成されており、空隙６が外界に接している端面６ａを第２の高耐湿性保護膜７により塞いだ構成となっている。 （もっと読む）

【課題】環流ダイオードの逆回復動作時に発生する電流及び電圧の振動現象の収束時間を短縮可能な半導体装置を提供する。
【解決手段】半導体装置１０は、ユニポーラ型の還流ダイオード１００と、還流ダイオード１００に並列接続され、かつ、キャパシタ２１０および抵抗２２０を有する半導体スナバ２００とを備えている。半導体スナバ２００と還流ダイオード１００とが積層されている。 （もっと読む）

【課題】オン抵抗及びゲートリーク電流の小さいノーマリオフ特性を有し、且つ特性のばらつきが少ない電界効果半導体装置を提供する。
【解決手段】第１の半導体層４と、前記第１の半導体層上に配置され且つ前記第１の半導体層よりも格子定数が小さい材料で形成された第２の半導体層５ａと、前記第２の半導体層上に配置され且つ前記第１の半導体層よりも格子定数が小さい材料で形成された第３の半導体層５ｂとを備える主半導体領域と、前記主半導体領域上に配置された第１の主電極６と、前記主半導体領域上に配置された第２の主電極７と、前記主半導体領域上における前記第１の主電極と前記第２の主電極との間に配置され且つ前記第３の半導体層を貫通する凹部と、前記凹部上に配置される金属酸化物半導体膜１０と、前記金属酸化物半導体膜上に配置されるゲート電極８と、を備えることを特徴とする電界効果半導体装置。 （もっと読む）