【課題】 ポリメタルゲート構造及びデュアルゲート構造のゲート電極を有する半導体装置において、ポリシリコン層中の不純物の相互拡散を防止すると共に、Ｎ型ポリメタルゲート電極とＰ型ポリメタルゲート電極の抵抗を共に低くすることが可能な半導体装置の製造方法を提供する。
【解決手段】 Ｐ型ポリメタルゲート電極１０ｐが、Ｐ型ポリシリコン層１０４ｐと、Ｐ型ポリシリコン層１０４ｐ上に不連続に配置された複数のタングステンシリサイド（ＷＳｉ_２）粒子１０５ｇからなるＷＳｉ_２層１０５と、ＷＳｉ_２層１０５の不連続部分に露出したＰ型シリコン層１０４ｐ上及びＷＳｉ_２層１０５（ＷＳｉ_２粒子１０５ｇ）表面に連続的に形成されたシリコン膜１０６と、窒化タングステン（ＷＮ）層１０７と、タングステン（Ｗ）層１０８とを備えて構成される。 （もっと読む）

【課題】 ＭＩＳＦＥＴを有する半導体装置の性能を向上させる。
【解決手段】 半導体基板１のｐ型ウエル７上にゲート絶縁膜８を介してゲート電極１５が形成され、ｐ型ウエル７にはソース・ドレインとしてのｎ^＋型半導体領域３５が形成されている。ゲート電極１５の両側壁上にはオフセットスペーサ２３を介してサイドウォールスペーサ３３が形成され、サイドウォールスペーサ３３の側面３４ａには凹部３４ｂが形成されている。ゲート電極１５上およびｎ^＋型半導体領域３５上に金属シリサイド膜４３ａ，４３ｂが形成され、金属シリサイド膜４３ａはゲート電極１５の上面上だけでなく、サイドウォールスペーサ３３の側面３４ａうちの凹部３４ｂよりも上部の領域上にも延在している。金属シリサイド膜４３ｂは、ｎ^＋型半導体領域３５の上に形成されている。 （もっと読む）

【課題】 ＳＴＩによりフィールド絶縁膜を形成した半導体基板に、比較的ゲート酸化膜が厚くゲート長が長い高耐圧駆動ＭＯＳトランジスタを形成する時、ＳＴＩに起因して熱応力に変化が生じて、半導体基板に欠陥が生じることを防止する。
【解決手段】 高耐圧駆動ＭＯＳトランジスタのゲート酸化膜１０２は、パイロ酸化により酸化成長させたＳｉ酸化膜と、ＳｉＨ_４ガスの熱分解による減圧気相成長により成長させたＳｉ酸化膜で構成される２層膜を、Ｎ_２ＯもしくはＮＯガス中での急速加熱により酸化すると共に、微量に窒素を含むＳｉ酸化膜を順次成長させたＳｉ酸化膜系の絶縁膜で構成する。 （もっと読む）

【課題】高信頼性の半導体素子を得るために高融点金属、高融点金属からなる合金、高融点金属の珪化物、Ｔｉ，Ｔａ，Ｗ，Ｔｉ−Ｗ合金の窒化物からなる膜をコンタクトバリアー層またはゲート電極などに用い、半導体素子のリーク電流を抑える。
【解決手段】ソース−ドレイン領域の接合深さが０．１〜０．３μｍである半導体素子のＴｉ−Ｗから成るコンタクトバリアー層のＡｌ含有量を原子数で１×１０^１８個／ｃｍ^３以下、Ａｌ，Ｔｉ，Ｗ以外の重金属元素の含有量が５×１０^１６個／ｃｍ^３以下およびアルカリ金属の含有量が５×１０^１６個／ｃｍ^３以下に形成することが可能であり、Ａｌ濃度が１ｐｐｍ以下であることを特徴とするマグネトロンスパッタリング装置用高純度Ｔｉ−Ｗ材である。 （もっと読む）

【課題】銀（Ａｇ）配線用エッチング液を提供すること。また、エッチング液を利用する銀（Ａｇ）配線形成方法を提供すること。さらに、エッチング液を利用する薄膜トランジスタ基板の製造方法を提供すること。
【解決手段】本発明により、エッチング液、これを用いた配線形成方法及び薄膜トランジスタ基板の製造方法が提供される。エッチング液は下記化学式１で表示される物質、酢酸アンモニウム及び超純水を含む。
（化学式１）
Ｍ（ＯＨ）_ＸＬ_Ｙ
（ただし、前記式でＭはＺｎ、Ｓｎ、Ｃｒ、Ａｌ、Ｂａ、Ｆｅ、Ｔｉ、ＳｉまたはＢであり、Ｘは２または３であり、ＬはＨ_２Ｏ、ＮＨ_３、ＣＮ、ＣＯＲ、ＮＨ_２Ｒであり、Ｙは０、１、２または３であり、Ｒはアルキル基である。） （もっと読む）

【課題】 半導体装置に熱処理を施したとしてもコンタクトプラグの周囲に形成された窒化膜に生じる熱変形を抑え、半導体装置の電気的特性を維持することができる半導体装置の製造方法を提供する。
【解決手段】 工程１４では、シリコン基板１２上の層間絶縁膜１４にコンタクトホール１５ａを形成する。工程１５では、シリコン基板１２におけるコンタクトホール１５ａの下側に不純物３１を導入する。工程１６では、導入した不純物３１を、例えば、８００℃の温度の熱処理によって拡散してドレイン電極２３の領域を広げる。工程１７及び１８では、コンタクトホール１５ａの内面にチタン膜２８及び窒化チタン膜２９を形成する。工程１９では、半導体装置１１に、例えば、５２０℃の温度の熱処理を施して、シリコン基板１２におけるバリアメタル２６とシリコン基板１２との間にシリサイド膜１６を形成する。 （もっと読む）

【課題】 デバイスを形成する領域における半導体膜の電位を基板電位と同じにするか、別にするかのレイアウトの自由度を増加させることができる半導体装置を得る。
【解決手段】 半導体基板と、半導体基板上に形成された埋め込み絶縁膜と、埋め込み絶縁膜上に形成された半導体膜と、半導体膜の一部の領域を囲うように形成されたトレンチ分離と、トレンチ分離で囲まれた領域内に形成され、半導体膜及び埋め込み絶縁膜を貫通して半導体基板に接続された基板電位コンタクトとを有する。 （もっと読む）

【課題】ＣＭＯＳ半導体装置において、ｐチャネルＭＯＳトランジスタの動作速度を向上させる。
【解決手段】第１の素子領域と第２の素子領域とを含む基板と、前記第１の素子領域上に第１のゲート絶縁膜を介して形成されたｎ型半導体材料よりなる第１のゲート電極と、前記第１の素子領域中、前記第１のゲート電極の両側に形成された一対のｎ型拡散領域と、前記第２の素子領域上に第２のゲート絶縁膜を介して形成されたｐ型半導体材料よりなる第２のゲート電極と、前記第２の素子領域中、前記第２のゲート電極の両側に形成された一対のｐ型拡散領域とよりなるＣＭＯＳ半導体装置において、前記第２の素子領域は、前記第１の素子領域のホール移動度よりも大きなホール移動度を有する。 （もっと読む）

【課題】 窒化シリコン膜のパターニングに付随して生じる欠陥を低減することができる薄膜トランジスタ及びその製造方法を提供する。
【解決手段】 窒化シリコン膜５を全面に形成した後、その上に酸化シリコン膜６を形成する。次に、ゴミ等を除去するために水洗浄処理を行う。次に、酸化シリコン膜６及び窒化シリコン膜５のパターニングを行う。このとき、窒化シリコン膜５の形状は、その上に酸化シリコン膜６が存在しているため逆テーパ形状となる。次に、半導体膜４をパターニングする。次に、ソース電極７及びドレイン電極８を半導体膜４上に形成する。このようにして薄膜トランジスタ１０が形成される。このとき、ソース電極７及びドレイン電極８の間に、金属膜の残部や堆積物等のゴミ１１が発生することがある。このような場合であっても、窒化シリコン膜５が逆テーパ形状となっているため、ゴミ１１とソース電極７及びドレイン電極８との間で段切れが生じる。 （もっと読む）

【課題】ＣＶＤ法において、５００℃未満の低い成膜温度でも異常成長のない良質の金属窒化膜を成膜することが可能な成膜方法を提供すること。
【解決手段】成膜温度に加熱された被処理基板に金属化合物ガスおよび窒素含有還元ガスを供給してＣＶＤにより被処理基板上に金属窒化膜を直接堆積させる期間を含む第１段階と、同様に金属化合物ガスおよび窒素含有還元ガスを供給してＣＶＤにより前記第１段階で堆積された初期の金属窒化膜の上にさらに金属窒化膜を堆積させて所定の膜厚とする第２段階とを含み、前記第１段階および前記第２段階ともに、前記金属化合物ガスおよび窒素含有還元ガスを供給する第１ステップと、前記金属化合物ガスを停止して前記窒素含有還元ガスを供給する第２ステップとからなるサイクルを１サイクル以上繰り返す。 （もっと読む）

【課題】ゲート抵抗およびゲート間の干渉を減らすことが可能なタングステンゲート電極を有する半導体素子の製造方法を提供する。
【解決手段】半導体基板上にゲート酸化膜１１とポリシリコン膜１２，１４と窒化膜を形成し、これらをパターニングしてポリゲートを形成する。前記ポリゲートの側面にスペーサ１８を形成する。全表面上に犠牲窒化膜１９を形成し、全面に層間絶縁膜２０を形成する。前記窒化膜が露出するように、前記層間絶縁膜２０と前記ポリゲート上に形成された犠牲窒化膜１９を平坦除去する。前記窒化膜を除去すると同時に、前記犠牲窒化膜１９の上部を除去する。前記窒化膜の除去により露出した側面に絶縁膜スペーサ２２を形成し、前記犠牲窒化膜が除去された部分２１に絶縁膜を充填する。前記窒化膜が除去された部分にタングステンゲート２３を形成する。 （もっと読む）

【課題】 膜厚の異なるゲート絶縁膜を備えた構成の半導体装置で、ゲート絶縁膜剥離の工程の短縮を図りながら優れた特性を有する半導体装置の製造方法を提供する。
【解決手段】 ＮＡＮＤフラッシュメモリで、周辺回路の高電圧駆動トランジスタＨＶ−Ｐ、ＨＶ−Ｎと低電圧駆動ＰチャンネルトランジスタＬＶ−Ｐについて、ゲート電極７の形成後に、不純物のイオン注入時に、リソグラフィ処理で同時にゲート絶縁膜６、８を除去し、イオン注入を行う。これにより、低電圧駆動トランジスタＬＶ−Ｐのシリコン基板１表面がシリコンガウジングを発生するが、特性に悪影響を与えることなくリソグラフィ工程を統合できる。 （もっと読む）

【課題】銅または銅合金からなる導電性のダマシン構造を含んだ集積回路構造のバリア層の形成方法を提供する。
【解決手段】導電構造（１６、２２）の側壁には、金属層、中間層が交互に積層され、少なくとも３つの層を含んだ積層構造（３２）が設けられている。積層構造（３２）の中に非常に薄い層があるにもかかわらず、外部電流を用いて銅を電解析出するために必要な導電率の高さに起因した銅の拡散に対する、高い障壁作用が得られる。 （もっと読む）

【課題】 容量素子と拡散層との接続安定性を向上させる。
【解決手段】 半導体装置１００は、ＤＲＡＭ部１０２を含み、ＤＲＡＭ部１０２に、シリコン基板１０１内に形成された第１拡散層１０８と、メタル上部電極１２８と、容量絶縁膜１２６と、メタル下部電極１２４とからなり、シリコン基板１０１上に形成されたＭＩＭ容量１２２と、第１拡散層１０８と、メタル下部電極１２４とを電気的に接続する第１の接続プラグと、を含む。第１の接続プラグは、第１シリコンプラグ１１２と、第１シリコンプラグ１１２の上部に接して設けられた第１シリサイド層１４６とから構成されるとともに、上面がメタル下部電極１２４に接して設けられ、ＭＩＭ容量１２２に接続されている。 （もっと読む）

【課題】
ＤＲＡＭに用いられる王冠型構造のキャパシタにおいて、厚い絶縁膜に形成された深孔の内壁に下部電極を形成した後、下部電極外壁周囲の絶縁膜を溶液エッチングすると、機械的強度が減少するため、下部電極が倒壊しペアビット不良が発生する問題を回避する。
【解決手段】
王冠型もしくは円柱状からなる内側下部電極と王冠型の外側下部電極とからなる２重下部電極構造とし、導電プラグが形成された層間絶縁膜上に窒化シリコン膜を設け、内側の電極底部は窒化シリコン膜を貫通して導電プラグと接続し、外側の電極底部は窒化シリコン膜の表面に張出すように形成する。これにより下部電極自身が窒化シリコンの側壁に加えて窒化シリコンの上面にも接している構造となるので横方向に加わる力に対して機械的強度を向上させることができ、倒壊を防止することができる。 （もっと読む）

【課題】良好な抵抗値を示すコンタクトプラグを備えた半導体装置の製造方法を提供する
こと。
【解決手段】
コンタクトプラグを備えた半導体装置の製造方法であって、半導体シリコン基板表面に設けられた高濃度Ｎ導電型拡散層の表面部分および層間絶縁層により形成されたコンタクトホールを通じて、加速エネルギーを３０〜１２０ｋｅＶの範囲とし、注入量を１．０×１０^１３〜５．０×１０^１４／ｃｍ^２の範囲としてインジウムイオンを注入するこにより、前記コンタクトホール下部の前記高濃度Ｎ導電型拡散層の表面部分にインジウム含有層を形成することを特徴とする半導体装置の製造方法。 （もっと読む）

本発明は、半導体工業における型ＮｉＭ−Ｒ（但し、ＭはＭｏ、Ｗ、Ｒｅ、Ｃｒであり、ＲはＢ、Ｐであるものとする）の無電解メッキされた三成分系ニッケル含有金属合金の使用に関する。殊に、本発明は、半導体構造素子中での銅の拡散およびエレクトロマイグレーションを阻止するための、バリヤー材料としてかまたは選択的なケーシング材料としての前記のメッキされた三成分系のニッケル含有金属合金の使用に関する。 （もっと読む）

集積回路メタライゼーションまたはパッケージングビアの比較的大きな開口あるいはフィーチャ（１０２）が、順に２つのめっきあるいは電着処理によって埋め込まれる。第１の電着処理は、大きな、高アスペクト比のフィーチャ（１０２）を第１の層（１０４）でコンフォーマルに覆い、内部キャビティ（１１６）を画定する。第２の層（１１８）を形成する第２の電着処理は、異なる溶液を使用して、第１の電着処理によって残された内部キャビティ（１１６）をボトムアップ式で埋め込む。コンフォーマル性が第１の電着処理においてレベラーの使用によって典型的に引き起こされるのに対して、促進剤及び抑制剤が第２の電着処理においてボトムアップ埋め込みを促進するために使用されうる。但し、いずれの処理も３つの添加剤のうちの何かを使用することができる。 （もっと読む）

【課題】ポリメタルゲート構造とデュアルゲート構造とを採用するＣＭＯＳ ＬＳＩにおいて、ゲート電極の一部を構成する高融点金属膜の酸化と、ゲート電極の他の一部を構成するｐ型多結晶シリコン膜中のホウ素の拡散とを共に抑制することのできるライト酸化処理技術を提供する。
【解決手段】水素ガスおよび酸素ガスと水素ガスとから触媒により合成された水蒸気を含む混合ガスを半導体ウエハ１Ａの主面に供給し、エッチングによって削られたゲート電極の端部下のゲート絶縁膜のプロファイルを改善する熱処理を、ゲート電極の一部を構成する高融点金属膜が実質的に酸化されず、かつゲート電極の他の一部を構成するｐ型多結晶シリコン膜中のホウ素がゲート酸化膜を通って基板に拡散しない低熱負荷条件下で行う。 （もっと読む）

【課題】 良好な電気的特性のトランジスタが得られるようにし、これによって半導体装置の微細化や高密度化を可能にし、さらには３次元に積み重ねることをも可能にした、半導体装置の製造方法とこの製造方法によって得られる半導体装置を提供する。
【解決手段】 基体１上に形成された結晶性半導体膜３のうち第１の部分以外の少なくとも第２の部分及び第３の部分に不純物を注入する第１の工程と、第２の部分および第３の部分にそれぞれソース及びドレインを形成する第２の工程とを備える。第２の工程において、少なくとも第２の部分および第３の部分に対して加熱処理を施すことにより、第１の部分の少なくとも一部をシードとする第２の部分及び第３の部分の固相エピタキシー過程を誘起する。 （もっと読む）