【課題】
フィン型構造を持つ電界効果トランジスタのソース／ドレインのコンタクト抵抗を低減する。
【解決手段】
半導体装置の製造方法は、第１の高さのフィン型半導体領域うえに、第１の高さより高い第２の高さの絶縁ゲート電極構造を形成し、サイドウォール絶縁膜をフィン型半導体領域の側面からは完全に異方性エッチングで除去し、フィン型半導体領域近傍のゲート電極両側面ではフィン型半導体領域の上面、側面をサイドウォール絶縁膜が囲むように、ゲート電極両側面上下部を残して上部上からエッチング除去し、フィン型半導体領域の少なくとも露出している両側面に上端から下端までシリサイド層を形成する。層間絶縁膜形成後、フィン型半導体領域の両側面のシリサイド層を露出するコンタクトホールを形成し、導電性プラグを埋め込む。 （もっと読む）

【課題】
本発明は、アルミ二ウム配線で発生するヒールロックを減少させる、薄膜トランジスタ基板及びその製造方法を提供する。
【解決手段】
本発明による薄膜トランジスタ基板は、下部アルミ二ウム層と、前記下部アルミ二ウム層の上に形成されている窒化アルミ二ウム層と、前記窒化アルミ二ウム層の上に形成されている上部アルミ二ウム層を含むことを特徴とする。 （もっと読む）

【課題】絶縁膜に形成した溝の内部に導電層を形成する方法を提供する。
【解決手段】酸化シリコン膜２４に形成した溝２５の内部にアモルファスシリコン膜２６Ａを堆積し、続いてアモルファスシリコン膜２６Ａの上部にフォトレジスト膜３０をスピン塗布する。次に、フォトレジスト膜３０の全面に露光光を照射して溝２５の外部のフォトレジスト膜３０を露光する。このとき、溝２５の内部のフォトレジスト膜３０は、露光量が不足するので露光されない。次に、フォトレジスト膜３０を現像して露光部である溝２５の外部のフォトレジスト膜３０を除去した後、溝２５の内部に残った未露光のフォトレジスト膜３０をマスクにしたドライエッチングで溝２５の外部のアモルファスシリコン膜２６Ａを除去する。 （もっと読む）

液滴吐出法により吐出する液滴の着弾精度を飛躍的に向上させ、微細でかつ精度の高いパターンを基板上に直接形成することを可能にする。もって、基板の大型化に対応できる配線、導電層及び表示装置の作製方法を提供することを課題とする。また、スループットや材料の利用効率を向上させた配線、導電層及び表示装置の作製方法を提供することを課題とする。本発明は、主に絶縁表面を有する基板上において、液滴吐出法によってレジスト材料或いは配線材料等を直接パターニングを行うに際し、液滴着弾精度を飛躍的に向上させることが可能になる。具体的には、液滴吐出法による液適の吐出直前に、所望のパターンに従い基板表面上の液滴着弾位置に荷電ビームを走査し、そのすぐ後に該荷電ビームと逆符号の電荷を液滴に帯電させて吐出することによって、液滴の着弾位置の制御性を格段に向上させることを特徴とする。
（もっと読む）

薄型ＧａＡｓ基板（３１０）に銅裏面金属層（３４０）を設けてＧａＡｓ基板を従来のプラスチックパッケージング技術を使用してパッケージングすることができるようにする。ＧａＡｓ基板に銅裏面金属層を設けることにより、ＧａＡｓ基板を２ミル（約５０ミクロン）未満に薄くできるので、熱放散の問題を軽減することができ、かつ半導体ダイに軟質はんだ技術を適用することができる。プラスチックパッケージへの半導体ダイのパッケージングを可能にすることにより、コストを大きく減らすことができる。
（もっと読む）

【課題】 パッド電極下に能動層が配置されている場合においても、パッド電極下における密着性を確保しつつ、バリアメタル構造を能動面上に安定して形成できるようにする。
【解決手段】 不純物拡散層５ａ、５ｂの表面が覆われるようにして層間絶縁膜６上にバリアメタル膜８を形成し、フォトリソグラフィー技術を用いることにより、開口部７が覆われるようにしてパッド電極１６下に配置されるバリアメタル膜８の表面を露出させるレジストパターンＲを形成し、レジストパターンＲをマスクとして、バリアメタル膜８をエッチングすることにより、パッド電極１６下に配置される層間絶縁膜６上のバリアメタル膜８を除去し、バリアメタル膜８を介してゲート電極４および不純物拡散層５ａ、５ｂに接続された配線層９を層間絶縁膜６上に形成し、ゲート電極４および不純物拡散層５ａ、５ｂ上に配置されたパッド電極１６を形成する。 （もっと読む）

本発明では液滴吐出装置から吐出された液滴が基板に着弾した後の位置制御を改善することが可能なパターンの作製方法を提供する。また着弾後の液滴位置精度を改善することが可能な液滴吐出装置を提供する。更には、本発明の液滴吐出装置を用いた半導体装置の製造方法を提供する。
本発明は、吐出部から吐出された液滴、又は液滴を着弾する基板にレーザ光を照射して、液滴の着弾位置を制御することを特徴とする。本発明によりフォトリソグラフィー工程を用いることなくパターンを形成することが可能である。
（もっと読む）

【課題】開口径が微細化され、高アスペクト比化されたコンタクトホールに対して、Ｔｉ膜及びＴｉＮ膜の機能を保持したまま、Ｗ膜の埋め込み特性を向上させる半導体装置及びその製造方法を提供する。
【解決手段】半導体基板１０１の上面にＮｉＳｉ層１０２を形成し、半導体基板１０１の上に層間絶縁膜１０３を堆積した後、層間絶縁膜１０３にコンタクトホール１０４を形成する。次に、層間絶縁膜１０３上に、コンタクトホールを覆うようにＴｉ膜１０５を形成し、プラズマ窒化の処理を行う。これにより、Ｔｉ膜１０５における層間絶縁膜１０３の上面とコンタクトホールの底面にＴｉＮ膜１０６が形成される。次に、Ｔｉ膜１０５の上にコンタクトホールを埋め込むようＷ膜１０７を形成する。 （もっと読む）

【課題】
広い範囲の有効領域を確保し、かつ、洗浄工程を簡素化することができる方法で導電体配線を形成することができる半導体装置の製造方法を提供すること。
【解決手段】
本発明の半導体装置の製造方法は、半導体基板上の絶縁膜に設けられた配線溝または接続孔の内部に導電体配線を形成する工程を備え、この導電体配線を形成する工程は、前記半導体基板上に、前記半導体基板の有効領域にのみ導電体シード膜を形成する工程と、前記導電体シード膜の上に電界メッキ法で導電体メッキ膜を形成する工程と、を備えることを特徴とする。 （もっと読む）

多電圧半導体集積回路装置を製造する簡略化された製造方法を提供する。 半導体装置の製造方法は、（ａ）半導体基板の第１の領域に第１の厚さの第１のゲート絶縁膜を形成する工程と、（ｂ）前記半導体基板の第２の領域に前記第１の厚さより薄い第２の厚さの第２のゲート絶縁膜を形成する工程と、（ｃ）前記第１および第２のゲート絶縁膜上にゲート電極を形成すると共に、前記第１および第２の領域上の前記第１及び第２のゲート絶縁膜を残す工程と、（ｄ）前記第１および第２のゲート絶縁膜を介して、前記第１および第２の領域に不純物をイオン注入し、前記第１の領域に第１の低濃度、前記第２の領域に前記第１の低濃度より高い第２の低濃度の不純物を添加する工程と、（ｅ）少なくともコンタクトを形成する領域の前記第１および第２のゲート絶縁膜を除去する工程と、（ｆ）前記第１および第２の領域中、前記コンタクトを形成する領域を含む領域に高濃度の不純物を添加する工程と、を含む。
（もっと読む）

島状の層間絶縁膜をソース線とゲート線が交差する領域に選択的に形成する。例えば、インクジェット法を用いて絶縁材料を含む液体をゲート線とソース線が交差する領域若しくは保持容量が形成される領域に滴下することにより、フォトリソグラフィー工程を削減し、ＴＦＴ作製プロセス中において使用するマスク枚数を減らすことが可能となる。
（もっと読む）

【課題】トランジスタの特性に適応した仕事関数をもつデュアルメタルゲートを備え、トランジスタ特性や信頼性を向上させた半導体装置およびその製造方法を提供する。
【解決手段】半導体基板１上に、ゲート絶縁膜３および金属層４を形成する。ｎＭＯＳ領域あるいはｐＭＯＳ領域のいずれか、例えばｐＭＯＳ領域にバリアメタル層５を形成した後に、全面に導電層６として例えばポリシリコンを成膜する。ｎＭＯＳ領域およびｐＭＯＳ領域において、ゲート電極形状に加工した後に、熱処理を行う。これにより、ｎＭＯＳ領域では、金属層４と導電層６の合金層７からなる第２ゲート電極Ｇ２が形成される。ｐＭＯＳ領域では、バリアメタル層５により金属層４と導電層６との反応が抑制され、積層膜からなる第１ゲート電極Ｇ１となる。 （もっと読む）

【課題】窒化金属膜及び該窒化金属膜を作製する窒化金属膜作製装置及び作製方法を提供する。
【解決手段】基板３を支持台２に載置して収容したチャンバ１の内部において、ヘリウムで希釈した塩素ガスプラズマ１６により、タンタルで形成した被エッチング部材１４をエッチングして塩化タンタルガスからなる前駆体１７を生成し、基板３の温度を被エッチング部材１４の温度よりも低くして前駆体１７を基板３に吸着させ、塩素ガスプラズマにより吸着した前駆体１７を還元してタンタル成分を基板３に成膜する際に、窒素ガスをプラズマ化して得られる窒素ガスプラズマによりタンタル成分を窒化して、基板３に窒化金属膜１８を成膜する窒化金属膜作製方法において、窒素ガスの供給量を制御して窒素ガス／ハロゲンガス流量比を０より大きく０．１以下とし、窒化金属膜１８の窒素原子と金属原子の原子組成比であるＮ／Ｍ比を０より大きく１以下となるようする。 （もっと読む）

【課題】配線の低抵抗性及び信頼性を同時に確保する。
【解決手段】基板１１０、該基板上に形成されゲート電極１２４を備えるゲート線、ゲート線上に形成されているゲート絶縁膜１４０、ゲート絶縁膜上に形成されているソース電極１７３を備えるデータ線及びソース電極と対向しているドレイン電極１７５、データ線及びドレイン電極上に形成されている保護膜１８０、及びドレイン電極と接続されている画素電極１９０を備える。ゲート絶縁膜及び保護膜の少なくとも一方の下部にケイ素を含むカバー層８０１、８０３を備えている。これにより、接着性が向上し、配線抵抗を低減することができる。 （もっと読む）

【課題】コンタクトホール側壁のバリアメタル層の抵抗を下げることにより、コンタクト抵抗を低抵抗化することができる半導体装置の製造方法を提供する。
【解決手段】半導体基板１上に層間絶縁膜３を形成し、層間絶縁膜３にコンタクトホール３ａを形成した後に、コンタクトホール３ａの底部および側壁に、チタン（Ｔｉ）層４ａおよび窒化チタン（ＴｉＮ）層４ｂからなるバリアメタル層４を形成する。その後、コンタクトホールの側壁におけるバリアメタル層４にイオン注入することにより、バリアメタル層４中に含まれる炭素等の不純物を除去する。イオン注入後、コンタクトホール３ａ内に埋め込み導電層６を形成することにより、バリアメタル層４および埋め込み導電層６からなるコンタクトが形成される。 （もっと読む）

【課題】配線の低抵抗特性及び信頼性を同時に確保する。
【解決手段】導電性酸化物を含有する第１導電層及び銀を含有する第２導電層を有する表示装置用配線と、基板１１０、該基板１１０上に形成されているゲート線、ゲート線上に形成されているゲート絶縁膜１４０、ゲート絶縁膜１４０上に形成されているソース電極１７３を含むデータ線１７１及びソース電極１７３と対向しているドレイン電極１７５、及びドレイン電極１７５と接続されている画素電極１９０を有している。ゲート線とデータ線１７１及びドレイン電極１７５の少なくとも一方とは、導電性酸化物を含有する第１導電層及び銀を含有する第２導電層を有する。これにより、配線の密着性が向上するので剥離を防止することができ、信頼性が向上する。 （もっと読む）

【課題】微細化されたゲート電極をＣｏ膜を用いてシリサイド化する場合であっても、ゲート電極の抵抗のばらつきを抑制しうる半導体装置及びその製造方法を提供する。
【解決手段】ゲート長Ｌ_ｇが５０ｎｍ以下のゲート電極３０上に、Ｃｏ膜７２を形成する工程と、熱処理を行うことにより、Ｃｏ膜７２とゲート電極３０とを反応させ、ゲート電極３０の上部にＣｏＳｉ膜７６ａを形成する第１の熱処理工程と、Ｃｏ膜７２のうちの未反応の部分を選択的にエッチング除去する工程と、熱処理を行うことにより、ＣｏＳｉ膜７６ａとゲート電極３０とを反応させ、ゲート電極３０の上部にＣｏＳｉ_２膜４２ａを形成する第２の熱処理工程とを有し、第１の熱処理工程では、ＣｏＳｉ膜７６ａの幅ｗに対するＣｏＳｉ膜７６ａの高さｈの比ｈ／ｗが０．７以下となるように、ＣｏＳｉ膜７６ａを形成する。 （もっと読む）

【課題】 比較的簡単な構成で、例えアスペクト比が高く、深さが深いビアホール等にあっても、内部にボイドを発生させることなく、金属膜を確実に埋込むことができるようにする。
【解決手段】 めっき液１８８を保持するめっき槽１８６と、基板Ｗを保持して該基板に通電し、基板の被めっき面をめっき槽内のめっき液に接触させるホルダ１６０と、めっき槽内のめっき液に浸漬させて配置されるアノード２１４と、アノードとホルダで保持した基板との間に配置され、めっき槽内のめっき液を攪拌するめっき液攪拌部２２０，２２４と、基板とアノードとの間に電圧を周期的に印加するめっき電源２３０を有し、基板とアノードとの間に電圧が印加されていない時にめっき液攪拌部によるめっき液の攪拌を行い、基板とアノードとの間に電圧が印加されている時にめっき液攪拌部によるめっき液の攪拌を停止する。 （もっと読む）

タンタル含有材料、たとえば、タンタル、ＴａＮ、ＴａＳｉＮなどの基板上への化学蒸着に好適なタンタル前駆体を開示する。該タンタル前駆体は置換シクロペンタジエニルタンタル化合物である。本発明の一態様では、かかる化合物はタンタル／シリコン源試薬を構成するためにシリル化される。本発明の前駆体は、半導体デバイス構造の銅メタライゼーションに関連して拡散バリアを形成するために半導体製造用途で有利に使用される。
（もっと読む）

【課題】アクティブマトリクス型の半導体装置のゲート電極とゲート配線の配置を工夫することにより、画面の大面積化を可能とする。
【解決手段】表示領域に設けられた画素ＴＦＴが含むゲート電極は、第１の導電層により形成されている。また、表示領域に設けられたゲート配線は、第２の導電層で形成されている。ゲート電極はゲート配線と接続部で電気的に接触している。接続部は、画素ＴＦＴが含む半導体層の外側に設けられている。 （もっと読む）