【課題】アクティブマトリクス型の半導体装置のゲート電極とゲート配線の配置を工夫することにより、画面の大面積化を可能とする。
【解決手段】表示領域に設けられた画素ＴＦＴが含むゲート電極は、第１の導電層により形成されている。また、表示領域に設けられたゲート配線は、第２の導電層で形成されている。ゲート電極はゲート配線と接続部で電気的に接触している。接続部は、画素ＴＦＴが含む半導体層の外側に設けられている。 （もっと読む）

【課題】アルミ配線層間をタングステンプラグによって電気的に接続する構成において、スルーホール内面全面にバリアメタル層が形成され、タングステンプラグとアルミ配線層との電気的接続の信頼性が高く、接触抵抗が低い半導体装置を提供することを目的とする。
【解決手段】スルーホール９の内面にチタン膜１０および窒化チタン膜１１の２層構造で構成されるバリアメタル層を形成する。なお、チタン膜１０および窒化チタン膜１１は、層間絶縁膜７の主面上にも形成される。このバリアメタル層の形成に際しては、チタンターゲットを用いた高指向性スパッタリングが可能で、かつ、高周波電圧を半導体基板にバイアスする基板バイアス機構を備え、チタンターゲットからのスパッタ粒子を半導体基板に引き付けることで、窒化チタン膜１１をアモルファス金属膜とすることが可能となる。 （もっと読む）

【課題】 比較的簡単な構成で、例えアスペクト比が高く、深さが深いビアホール等にあっても、内部にボイドを発生させることなく、金属膜を確実に埋込むことができるようにする。
【解決手段】 めっき液１８８を保持するめっき槽１８６と、基板Ｗを保持して該基板に通電し、基板の被めっき面をめっき槽内のめっき液に接触させるホルダ１６０と、めっき槽内のめっき液に浸漬させて配置されるアノード２１４と、アノードとホルダで保持した基板との間に配置され、めっき槽内のめっき液を攪拌するめっき液攪拌部２２０，２２４と、基板とアノードとの間に電圧を周期的に印加するめっき電源２３０を有し、基板とアノードとの間に電圧が印加されていない時にめっき液攪拌部によるめっき液の攪拌を行い、基板とアノードとの間に電圧が印加されている時にめっき液攪拌部によるめっき液の攪拌を停止する。 （もっと読む）

【課題】ボイド等を生ずることなく被処理体の凹部を埋め込むことができ、しかもメッキ処理の負担を軽くして、表面の研磨処理の負担も軽減することができる成膜方法を提供する。
【解決手段】真空引き可能になされた処理容器１４内でプラズマにより金属ターゲット５６をイオン化させて金属イオンを発生させ、金属イオンを処理容器内の載置台２０上に載置した被処理体Ｓにバイアス電力により引き込んで凹部２が形成されている被処理体に金属膜７４を堆積させて凹部を埋め込むようにした成膜方法において、バイアス電力を、被処理体の金属ターゲットに対する対向面に関して、金属イオンに対する引き込みによる成膜レートとプラズマガスによるスパッタエッチングのエッチングレートとが略均衡するような状態になるように設定して成膜処理を行う。これにより、ボイド等を生ずることなく被処理体の凹部を埋め込むことができる。 （もっと読む）

【課題】 キャパシタの特性や信頼性の低下を防止することが可能な半導体装置を提供する。
【解決手段】 下部電極と上部電極と誘電体膜とを含むキャパシタを備えた半導体装置であって、下部電極は、イリジウムを含む第１の導電膜１１７と、誘電体膜１２２と第１の導電膜との間に設けられ且つ貴金属膜で形成された第２の導電膜１１９と、誘電体膜と第２の導電膜との間に設けられ且つペロブスカイト構造を有する導電性金属酸化物膜で形成された第３の導電膜１２１と、第１の導電膜と第２との導電膜の間に設けられ且つ金属膜及び金属酸化物膜の少なくとも一方を含み且つ第１の導電膜に含まれるイリジウムの拡散を防止する拡散防止膜１１８ａと、を備え、誘電体膜は、ペロブスカイト構造を有する絶縁性金属酸化物膜を含み、該絶縁性金属酸化物膜は、Ａ(Ｚｒ_xＴｉ_1-x )Ｏ₃ （ただし、Ａは少なくとも１以上のＡサイト元素、０＜ｘ＜０．３５）で表される。 （もっと読む）

【課題】 ニッケルモノシリサイド層の熱安定性を向上させ、例えば６５ｎｍ〜４５ｎｍノードにおける実用レベルの半導体装置の製造を可能にする。
【解決手段】 シリコン基板１１の表面部に不純物拡散層１２を形成し、その表面の自然酸化膜を除去した後、Ｎｉ−Ｉｒ合金層１３を堆積させて、例えば３００℃〜５００℃の温度で窒素ガス雰囲気中の急速熱アニール（ＲＴＡ）を施し、イリジウム含有のニッケルモノシリサイド層１５を形成する。ここで、Ｎｉ−Ｉｒ合金層１３のイリジウムの含有量は、０．１ａｔ．％〜５ａｔ．％の範囲にすると好適である。このシリサイド層の形成方法により、半導体素子の例えばＭＩＳＦＥＴのソース／ドレイン拡散層あるいはゲート電極上にイリジウム含有のニッケルモノシリサイド層を形成し上記課題を解決する。 （もっと読む）

【課題】 表面に凹凸パターンを有する基板上に均一な膜を所定の膜厚で成膜する方法を提供することを目的とする。
【解決手段】 表面に凹凸パターンを有する基板上に第１の材料からなる第１の膜厚の薄膜を堆積する工程を備えた半導体装置の製造方法であって、表面に凹凸パターンを有しないモニタ基板上に前記第１の材料からなる薄膜を形成してその薄膜の膜厚を測定することにより前記第１の膜厚の薄膜を堆積する第１の条件を算出し、前記凹凸パターンを有する基板上に、前記第１の条件よりも厚い薄膜が堆積される第２の条件で前記第１の材料を堆積することを特徴とする半導体装置の製造方法を提供する。 （もっと読む）

【課題】 Ｃｕ拡散防止膜との密着力が良好であり、微細バターンに成膜が可能なＣｕ膜の成膜方法を提供する。
【解決手段】 被処理基板上に形成されたＣｕ拡散防止膜上に、Ｃｕ膜を形成する成膜方法であって、前記Ｃｕ拡散防止膜上に、当該Ｃｕ拡散防止膜と前記Ｃｕ膜との密着膜を形成する第１の工程と、前記被処理基板上に、超臨界状態の媒体にプリカーサが溶解した処理媒体を供給し、前記密着膜上に前記Ｃｕ膜を形成する第２の工程と、を有することを特徴とする成膜方法 （もっと読む）

【課題】 ＳＯＩ基板上にチタンシリサイド膜を形成する場合に発生するＭＯＳトランジスタのサイドウォール上での短絡不良を防止し、かつＮ型シリコン領域でも比抵抗の小さいチタンシリサイド膜を形成する技術を提供する。
【解決手段】 ＳＯＩ基板１００上にＰＭＯＳ領域４０３とＮＭＯＳ領域４０４から成るＣＭＯＳ領域を形成した後、ＳＯＩ基板１００のシリコン膜１０３をその膜厚の１０％以上、９０％以下の深さまでアモルファス化する工程と、チタン膜８０２を、１０ｎｍを下限として、シリコン膜１０３の膜厚以下で成膜する工程と、チタン膜８０２上に酸素及び窒素の浸入を防ぐためのバリア膜８０３を形成する工程と、５５０℃以上６００℃以下の温度で、３０秒以上１８０秒以下の時間熱処理する工程と、バリア膜８０３と未反応のチタン膜８０２とを選択的に除去する、アンモニア水と過酸化水素水の混合液を用いたウェットエッチング工程を行なう。 （もっと読む）

【課題】被処理体の凹部の開口にオーバハング部分を生ずることなく、この凹部の側壁に均一に金属膜を形成することができる成膜方法を提供する。
【解決手段】真空引き可能になされた処理容器１４内でプラズマにより金属ターゲット５６をイオン化させて金属イオンを発生させ、金属イオンを処理容器内の載置台２０上に載置した被処理体にバイアス電力により引き込んで凹部２が形成されている被処理体に金属膜６、７０を堆積させるようにした成膜方法において、載置台に、金属イオンに対する引き込みによる成膜とプラズマガスによるスパッタエッチングとが同時に生ずるような大きさのバイアス電力を加えて、凹部の側壁に金属膜を堆積させる成膜工程を行う。これにより、凹部の開口にオーバハング部分を生ずることなく、この凹部の側壁に均一に金属膜を形成する。 （もっと読む）

【課題】空孔を有する低誘電率絶縁膜上にバリアメタルを成膜する前におけるビア底の高抵抗層の除去手段として、プラズマを用いない新規な半導体装置の製造方法及び製造装置を提供する。
【解決手段】層間膜に比誘電率の値が３未満の低誘電率膜１０２を用いた金属膜配線１０３を含む半導体装置の製造方法において、前記金属膜配線と前記層間膜の間に形成されるバリアメタル１０５を成膜する前に、１００℃〜４００℃に温調されたＮＨ3ガスなどの還元性を有するガスもしくは還元性を有するガスを含む混合ガスで熱還元処理を行う。 （もっと読む）

【目的】 ｐ−ｌｏｗｋ膜上にバリアメタルを連続に形成することを目的とする。
【構成】 本発明の半導体装置の製造方法は、基体上に、表面にメチル（ＣＨ_３）基が結合している絶縁膜を形成する絶縁膜形成工程（Ｓ１０２〜Ｓ１０８）と、前記絶縁膜表面に、イミド系の高融点金属化合物を原料として、バリアメタル膜を形成するバリアメタル膜形成工程（１１４）と、を備えたことを特徴とする。そして、前記バリアメタル膜形成工程において、原子層気相成長法によりバリアメタル膜を形成する。 （もっと読む）

【目的】 選択的に拡散防止膜を形成する場合でも、配線同士間でショートが生じてしまう原因となる導電性材料の研磨残りを生じさせないようにすることを目的とする。
【構成】 基体上の開口部に形成された導電性材料膜上に前記導電性材料膜に用いる導電性材料の拡散を防止する拡散防止膜を選択的に形成する拡散防止膜形成工程（Ｓ１２０〜Ｓ１２２）と、前記拡散防止膜が形成された後、前記基体上に絶縁膜を形成する絶縁膜形成工程（Ｓ１２４〜Ｓ１２８）と、前記絶縁膜形成工程の後、前記絶縁膜表面を研磨する平坦化工程（Ｓ１３０）と、を備えたことを特徴とする。 （もっと読む）

金属カルボニル前駆体（５２、１５２）の気相原料を一酸化炭素ガスと混合することにより、金属カルボニル前駆体（５２、１５２）からの金属層の堆積速度を増大する方法（３００）が開示される。この方法（３００）は、堆積システム（１、１００）のプロセスチャンバ（１０、１１０）に基板（２５、１２５）を提供する工程と、金属カルボニル前駆体の気相原料を含むプロセスガスを生成する工程と、熱化学気相堆積プロセスによって基板（２５、１２５、４００、４０２）に金属層（４４０、４６０）を堆積するために基板（２５、１２５、４００、４０２）をプロセスガスに晒す工程とを含む。
（もっと読む）

ポリメタルゲートを構成する高融点金属膜の洗浄工程における欠けを防止し、装置の特性を向上させ、また、洗浄効率を向上させるため、基板１上の低抵抗多結晶シリコン膜９ａ、ＷＮ膜９ｂおよびＷ膜９ｃを、窒化シリコン膜１０をマスクにドライエッチングし、これらの膜よりなるゲート電極９を形成し、ウエットハイドロゲン酸化により薄い酸化膜９ｄを形成した後、ＲＰＮ法を用いて窒化処理を行い、ゲート電極の側壁から露出したＷ膜９ｃをＷＮ膜９ｅとする。その結果、その後の洗浄工程、例えば、ｎ⁻型半導体領域１１やｐ⁻型半導体領域１２の形成時に行われる、１）レジスト膜のホトリソグラフィー工程、２）不純物の注入工程、３）レジスト膜の除去工程および４）基板表面の洗浄工程が繰り返し行われても、Ｗ膜９ｃの欠けを防止でき、また、洗浄液としてＵ洗浄液やフッ酸系の洗浄液のような強い洗浄液を用いることができる。
（もっと読む）

シリコンウエハ１０１上のゲート酸化膜１０２上に、ポリシリコンを成膜して、ポリシリコン電極層１０３（第一電極層）を形成する。このポリシリコン電極層１０３上に、タングステン層１０５（第二電極層）を形成する。なお、タングステン層１０５を形成する前に、予め導電性のバリア層１０４をポリシリコン電極層１０３の上に形成しておく。その後、窒化シリコン層１０６をエッチングマスクとして、エッチング処理を行う。そして、剥き出しとなったポリシリコン層１０３の露出面に、プラズマ酸化処理により、酸化絶縁膜１０７を形成する。これにより、タングステン層１０５を酸化させずに、ポリシリコン電極層１０３に対して選択的な酸化処理を行うことができる。
（もっと読む）

【課題】絶縁膜の成膜方法において、シリコン原子を堆積させる第１ステップと、シリコン原子を窒化する第２ステップとを有するＡＬＤ法を用い、フラットバンド電圧及び界面準位の小さい好適な特性を有する薄い絶縁膜の成膜方法を提供する。
【解決手段】第１及び第２ステップでの成膜温度と圧力を同一とし、成膜温度を５１０℃以下の低温とし、圧力を７０Ｐａ以下、ＲＦパワーを０．１ＫＷ以上とすることでフラットバンド電圧及び界面準位の小さい好適な特性の絶縁膜が得られる。これらの好適な絶縁膜を備えた半導体装置が得られる。 （もっと読む）

【課題】
ソース領域をエッチングするときに、ゲート電極が過剰にエッチングされてしまうことを防止する。
【解決手段】
本発明に関わる半導体装置は、半導体基板上に形成されたベース領域と、前記ベース領域上に形成されたソース領域と、前記半導体基板上に形成されたトレンチ内部に埋め込まれたゲート電極と、前記半導体基板上全面に形成された層間絶縁膜と、前記層間絶縁膜に形成され、前記ゲート電極を露出する第１のコンタクトホールと、前記層間絶縁膜および前記ソース領域に形成され、前記ベース領域を露出する第２のコンタクトホールと、前記第１のコンタクトホールが形成されるトレンチ上に形成された第２の導電膜とを有する。 （もっと読む）

【課題】 細りのない所望する断面積の銅配線を形成することができる銅配線層の形成方法および半導体装置の製造方法を提供すること。
【解決手段】 基板１上に下地絶縁膜２、下地バリア層３、銅シード層４を順次成膜したのち、この銅シード層４上にフォトレジスト層５の配線溝６パターンを形成し、この配線溝６の底部に露出した銅シード層４上に銅配線層７を形成し（図２（ａ））、この層７上に保護層８を形成したのちこの層８をマスクとしてフォトレジスト層５、銅シード層４、下地バリア層３を順次エッチングして図２（ｅ）に示す銅配線層７のパターンを形成する。
この層７からの銅の拡散を防止するため表面に層間絶縁層を形成する。 （もっと読む）

回路装置の作製方法を提供する。導電性にドープされたシリコンと誘電材との間に厚さ２０Å以下（または７０以下のＡＬＤサイクルで生じた厚さ）の金属含有材を形成する。導電性にドープされたシリコンとしてｎ型を用いることができ、誘電材は高ｋ誘電材を用いることができる。金属含有材は誘電層上へ直接形成でき、導電性にドープされたシリコンは金属含有材上へ直接形成できる。回路装置はコンデンサ構造体あるいはトランジスタ構造体とすることができる。回路装置がトランジスタ構造体である場合はＣＭＯＳ装置中へ組み入れることができる。本発明による種々装置はメモリ構造体中へ組み入れられる他、電子システムへも組み入れることができる。
（もっと読む）