半導体装置およびその製造方法
【課題】アルミ配線層間をタングステンプラグによって電気的に接続する構成において、スルーホール内面全面にバリアメタル層が形成され、タングステンプラグとアルミ配線層との電気的接続の信頼性が高く、接触抵抗が低い半導体装置を提供することを目的とする。
【解決手段】スルーホール９の内面にチタン膜１０および窒化チタン膜１１の２層構造で構成されるバリアメタル層を形成する。なお、チタン膜１０および窒化チタン膜１１は、層間絶縁膜７の主面上にも形成される。このバリアメタル層の形成に際しては、チタンターゲットを用いた高指向性スパッタリングが可能で、かつ、高周波電圧を半導体基板にバイアスする基板バイアス機構を備え、チタンターゲットからのスパッタ粒子を半導体基板に引き付けることで、窒化チタン膜１１をアモルファス金属膜とすることが可能となる。
【解決手段】スルーホール９の内面にチタン膜１０および窒化チタン膜１１の２層構造で構成されるバリアメタル層を形成する。なお、チタン膜１０および窒化チタン膜１１は、層間絶縁膜７の主面上にも形成される。このバリアメタル層の形成に際しては、チタンターゲットを用いた高指向性スパッタリングが可能で、かつ、高周波電圧を半導体基板にバイアスする基板バイアス機構を備え、チタンターゲットからのスパッタ粒子を半導体基板に引き付けることで、窒化チタン膜１１をアモルファス金属膜とすることが可能となる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置およびその製造方法に関し、特にアルミ配線層の多層配線構造を有し、アルミ配線層間をタングステンプラグによって電気的に接続する半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
多層配線構造を有する半導体装置として、アルミ配線層間をタングステンプラグによって電気的に接続する構成が知られている。
【０００３】
多層配線構造とは、半導体基板上に設けた層間絶縁膜を間に挟んで、上下に配線層が配設された構造を上下方向に複数備えた構成である。
【０００４】
そして、配線層としてはアルミ配線層を使用することが多く、上下のアルミ配線層間を電気的に接続するために、層間絶縁膜を貫通するスルーホール内にタングステン層を充填して形成されたタングステンプラグを使用することが近年行われている。
【０００５】
しかし、近年の半導体装置の微細化に伴い、配線パターンが高密度化しており、層間絶縁膜にスルーホールを設ける際のフォトリソグラフィ工程において、マスク位置合わせのずれに起因して、スルーホールの形成位置が下層の配線層上からずれる、いわゆる「目外れ」が発生することが避けられない事態となってきた。
【０００６】
目外れを防止するには配線幅を広げれば良いが、それは半導体装置の小型化に逆行することになる。
【０００７】
また、目外れの防止には、スルーホールを縮小することも有効であるが、配線層との接触面積の減少につながり、接触抵抗が増大するので、これも望ましくない。
【０００８】
このように、配線パターンが高密度化した半導体装置においては、目外れの発生を避けることが困難であり、最近では逆に、目外れを許容する設計も実行されつつある。
【０００９】
すなわち、半導体装置の設計において、例えば、フォトリソグラフィ工程におけるマスク位置合わせマージンを小さくし、制御された範囲で目外れが起きる可能性を高める設計を行う。ここで、制御された範囲とは、目外れが起きた場合でも、スルーホールが完全に配線層上から外れることはなく、少なくとも一部が配線層上に位置するようにマスク位置合わせマージンを設定することを意味する。
【００１０】
このような制御された範囲での目外れが起きると、スルーホールの底面の一部に配線層の上面が露出し、スルーホールの側面に配線層の側面が露出することになり、そこにタングステン層を充填すると、配線層とタングステン層との接触面積を目外れが起きない場合と、同等かそれ以上に確保することが可能となる。
【００１１】
ここで、配線層としてアルミ配線層を使用し、タングステンプラグにより配線層間の電気的接続を行う場合、例えば、特許文献１で示されるように、スルーホール内面（側面および底面を含む）にチタン膜と窒化チタン膜との２層構造のバリアメタル層を形成することが従来的に行われている。
【００１２】
特許文献１では、チタン膜および窒化チタン膜の形成にスパッタリング法を使用することが開示されているが、スパッタリング法では、スルーホールのアスペクト比が２以上になると、スルーホールの底面にはバリアメタル層を形成できるものの、側面にはバリアメタル層が形成されにくいとされている。
【００１３】
このことは、スルーホールの目外れが発生した場合に、スルーホールの側面に露出する配線層の側面上にバリアメタル層が形成されない可能性が高くなることを意味している。
【００１４】
ここで、スルーホール内に充填されるタングステン膜はＣＶＤ（chemical vapor deposition）で形成されるが、バリアメタル層が形成されない状態でタングステン膜の形成を行うと、タングステン膜の形成に使用される六フッ化タングステン（ＷＦ6）と配線層のアルミニウムとが反応し、フッ化アルミニウム（ＡｌＦ3）が生成され、ボイドが発生する原因となる。ボイドが発生すると、タングステンプラグとアルミ配線層との電気的接続の信頼性の低下や、接触抵抗の増加を引き起こすことが特許文献１に記載されている。
【００１５】
また、非特許文献１には、フッ素（Ｆ）はチタンと反応しやすく、フッ化チタン（ＴｉＦ3、ＴｉＦ4）が生成されると、チタン膜と窒化チタン膜との接着力が低下して剥離を起こしやすいことが報告されている。
【００１６】
【特許文献１】特開2003-303881号公報（段落0002〜0008）
【非特許文献１】Tadashi Ide and Haruko Tamegai著、「 ナノメータ スケール マテリアル アナライシス ユージング フーリエ トランスフォーム マッピング（Nanometer scale material analysis using Fourier Transform Mapping）」ＩＳＳＭ２０００ プロシーディング ｐ265-268
【発明の開示】
【発明が解決しようとする課題】
【００１７】
以上説明したように、従来の半導体装置においては、スルーホール内にバリアメタル層が形成されない部分が存在する可能性を有し、当該部分に起因して、タングステンプラグとアルミ配線層との電気的接続の信頼性の低下や、接触抵抗の増加を引き起こすという問題があった。
【００１８】
本発明は上記のような問題点を解消するためになされたもので、アルミ配線層間をタングステンプラグによって電気的に接続する構成において、スルーホール内面全面にバリアメタル層が形成され、タングステンプラグとアルミ配線層との電気的接続の信頼性が高く、接触抵抗が低い半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１９】
本発明に係る請求項１記載の半導体装置は、多層配線構造を有する半導体装置であって、半導体基板上に配設された多層配線層と、前記多層配線層のうち、アルミ配線層で構成される下層配線層と上層配線層との間に配設された層間絶縁膜と、前記層間絶縁膜を貫通し、前記下層配線層と前記上層配線層とを電気的に接続するコンタクト部と、を備え、前記コンタクト部は、前記層間絶縁膜を貫通して前記下層配線層上に到達するスルーホールと、前記スルーホールの内面に沿って配設されたバリアメタル層と、前記バリアメタル層で規定される前記スルーホール内に充填されたタングステンプラグとを有し、前記バリアメタル層は、アモルファス金属膜を含んでいる。
【００２０】
本発明に係る請求項７記載の半導体装置の製造方法は、半導体基板上に配設された多層配線層と、前記多層配線層のうち、アルミ配線層で構成される下層配線層と上層配線層との間に配設された層間絶縁膜と、前記層間絶縁膜を貫通し、前記下層配線層と前記上層配線層とを電気的に接続するコンタクト部とを備えた多層配線構造を有する半導体装置の製造方法であって、前記下層配線層を覆うように前記層間絶縁膜を形成する工程(ａ)と、前記層間絶縁膜を貫通して前記下層配線層上に到達するスルーホールを形成する工程(ｂ)と、前記スルーホールの内面に沿うようにバリアメタル層を形成する工程(ｃ)と、前記バリアメタル層で規定される前記スルーホール内にタングステンプラグを形成する工程(ｄ)と、前記タングステンプラグに接続されるように、前記層間絶縁膜上に前記上層配線層を形成する工程(ｅ)とを備え、前記工程(ｃ)は、ＤＣマグネトロンスパッタを用いて前記金属バリアメタル層の金属材料をスパッタリングしてスパッタ粒子を生成するとともに、前記半導体基板に高周波電圧をバイアスして、前記スパッタ粒子を前記半導体基板に引きつけることで前記バリアメタル層を形成する工程を含み、前記ＤＣマグネトロンスパッタのＤＣパワーは１〜４０ｋＷ、成膜温度は室温〜４００℃とし、前記半導体基板に与える高周波のパワーは１ｋＷ以下とし、前記工程(ｄ)は、前記バリアメタル層で規定される前記スルーホール内にＣＶＤによりタングステン膜を充填する工程を含んでいる。
【発明の効果】
【００２１】
本発明に係る請求項１記載の半導体装置によれば、スルーホールの内面に沿って配設されたバリアメタル層がアモルファス金属膜を含むので、タングステンプラグの形成にＣＶＤを使用する場合、発生するＷＦ6やフッ素の拡散がアモルファス金属膜によって防止され、下層配線層のアルミニウムと反応してＡｌＦ3が生成されることが防止されるので、下層配線層とタングステンプラグとの電気的接続の信頼性が高く、接触抵抗を低く保つことができる。
【００２２】
本発明に係る請求項７記載の半導体装置の製造方法によれば、バリアメタル層の形成に際して、ＤＣマグネトロンスパッタを用いて金属バリアメタル層の金属材料をスパッタリングしてスパッタ粒子を生成するとともに、半導体基板に高周波電圧をバイアスして、スパッタ粒子を半導体基板に引きつけるので、バリアメタル層をアモルファス金属膜にすることができるとともに、スルーホールのアスペクト比が大きい場合でもスルーホールの側面にも均一に形成することができる。従って、タングステンプラグの形成時に発生するＷＦ6やフッ素の拡散がアモルファス金属膜によって防止され、下層配線層のアルミニウムと反応してＡｌＦ3が生成されることが防止されるので、下層配線層とタングステンプラグとの電気的接続の信頼性が高く、接触抵抗が低い半導体装置を得ることができる。
【発明を実施するための最良の形態】
【００２３】
＜実施の形態＞
本発明の実施の形態について、図１〜図７を用いて説明する。なお、図１〜図７は製造工程を順に示す断面図であり、最終工程を説明する図７において示される構成が、本発明に係る半導体装置１００の発明関連部分を示している。
【００２４】
以下、図１〜図７を参照して半導体装置１００の製造方法を説明しつつ、本発明の特徴について説明する。
図１に示す工程において、図示しない半導体基板上にトランジスタ等の半導体素子を形成した後、当該半導体基板および半導体素子を覆うように層間絶縁膜１を形成する。
【００２５】
そして、層間絶縁膜１上にスパッタリング法で、チタン膜２、窒化チタン膜３、アルミニウムを主成分とした銅との合金膜等で構成されるアルミニウム膜４、チタン膜５および窒化チタン膜６を順次成膜して多層金属膜を形成した後、その上にフォトリソグラフィ工程で所望の配線パターンを有するレジストマスク（図示せず）を形成する。
【００２６】
その後、当該レジスト膜を用いて、ドライエッチングにより多層金属膜をパターニングすることでアルミ配線層ＷＬ１を得る。なお、アルミ配線層ＷＬ１を下層配線層と呼称する場合もある。
【００２７】
アルミ配線層ＷＬ１を形成した後、アルミ配線層ＷＬ１上および層間絶縁膜１上を覆うように層間絶縁膜７を形成する。
【００２８】
次に、図２に示す工程において、層間絶縁膜７上にレジスト材を塗布し、フォトリソグラフィ工程を経て、所定のスルーホールパターンを有するレジストマスクＲＭ１を形成する。
【００２９】
そして、当該レジストマスクＲＭ１を用いてドライエッチングにより層間絶縁膜７を選択的にエッチングすることでスルーホール９を形成する。
【００３０】
ここで、レジストマスクＲＭ１の形成に際しては、露光マスクの位置合わせマージンが小さく設定され、制御された範囲でスルーホール９の形成位置がアルミ配線層ＷＬ１上からずれる、いわゆる「目外れ」が起きやすいようになっている。
【００３１】
従って、図２に示されるように、スルーホール９の底面位置がアルミ配線層ＷＬ１上からずれ、スルーホール９の底面の一部に窒化チタン膜６の上面が露出し、スルーホール９の側面の一部に窒化チタン膜６、チタン膜５およびアルミニウム膜４の側面が露出している。なお、アルミ配線層ＷＬ１の側面が露出している部分をスリット部と呼称する場合もある。
【００３２】
次に、レジストマスクＲＭ１をアッシングによって除去した後、図３に示す工程において、スルーホール９の内面にチタン膜１０および窒化チタン膜１１の２層構造で構成されるバリアメタル層を形成する。なお、チタン膜１０および窒化チタン膜１１は、層間絶縁膜７の主面上にも形成される。
【００３３】
このバリアメタル層の形成に際しては、チタンターゲットを用いた高指向性スパッタリングが可能で、かつ、高周波電圧を半導体基板にバイアスする基板バイアス機構を備え、チタンターゲットからのスパッタ粒子を半導体基板に引き付けることが可能な成膜装置を用いる。
【００３４】
ここで、チタンターゲットのスパッタリングには、ＤＣマグネトロンスパッタを用いる。
【００３５】
ＤＣマグネトロンスパッタは、金属ターゲットに印加されるＤＣ（直流）電圧と、金属ターゲットに平行に形成される磁場とで電子にＥ×Ｂドリフトを発生させて、高密度のプラズマを生成し、プラズマ中のイオンによって金属ターゲットをスパッタする構成となっている。
【００３６】
このようなＤＣマグネトロンスパッタを用いた高指向性スパッタリングを行うとともに、高周波電圧を半導体基板に印加してバイアスを与え、スパッタ粒子を半導体基板に積極的に引き付けることで窒化チタン膜１１をアモルファス金属膜とすることが本発明の特徴の１つである。
【００３７】
すなわち、高指向性スパッタリングを用いてバリアメタル層を形成する従来の方法では、スルーホールのアスペクト比が２以上となった場合には、スルーホールの側面にバリアメタル層を形成しにくく、特に、スルーホールの目外れが発生した場合には、スリット部（配線層の側面が露出している部分）に均一にバリアメタル層を形成することが難しかった。
【００３８】
また、スリット部にバリアメタル層を形成できたとしても、窒化チタン膜は結晶性の膜であり、タングステン膜の形成に使用される六フッ化タングステン（ＷＦ6）が結晶粒界に沿って拡散し、フッ素（Ｆ）がアルミ配線層と反応するという問題があった。
【００３９】
しかし、アモルファスである窒化チタン膜１１は、結晶粒界を有さないので、ＷＦ6やフッ素の拡散防止膜として機能する。また、本願が対象とする半導体装置では、スルーホール９のアスペクト比が４以上となる場合があるが、スパッタ粒子を半導体基板に積極的に引き付けて形成される窒化チタン膜１１やチタン膜１０は、スルーホール９のアスペクト比が大きい場合でもスルーホール９の側面にも均一に形成され、スルーホール９の目外れが発生した場合でも、スリット部に均一にバリアメタル層を形成することが可能である。
【００４０】
従って、後のタングステンプラグの形成時に、ＷＦ6やフッ素がアルミ配線層ＷＬ１のアルミニウムと反応してＡｌＦ3が生成されることが防止され、アルミ配線層ＷＬ１と後に形成されるタングステンプラグとの電気的接続の信頼性の低下や、接触抵抗の増加を防止できる。
【００４１】
また、フッ素はチタンと反応しやすいが、アモルファスである窒化チタン膜１１がチタン膜１０上を覆っているので、フッ素が拡散してチタン膜１０に到達することが防止され、チタン膜１０と窒化チタン膜１１との接着力が低下して剥離することが防止される。
【００４２】
ここで、チタン膜１０および窒化チタン膜１１の形成条件の一例を説明する。
金属ターゲットとしてチタンターゲットを用い、ＤＣマグネトロンスパッタのＤＣパワーとして１〜４０ｋＷとする。また、半導体基板に与える高周波のパワーは０〜１ｋＷとし、半導体基板を搭載するステージの温度、すなわち成膜温度は室温〜４００℃とする。なお、高周波のパワーが０である場合はスパッタ粒子を半導体基板に積極的に引き付けるという効果は期待できないが、限りなく０に近いパワーを印加する場合もあり得るので、上記範囲を開示している。なお、上記パラメータの例示した範囲内での組み合わせによりチタン膜１０および／または窒化チタン膜１１をアモルファスにすることができる。
【００４３】
上記条件下において、チタン膜１０の形成に際しては、一旦、真空状態にしたプロセス室内にアルゴンガスを導入し、プロセス室内の圧力を０．４〜１．０Ｐａ（パスカル）の範囲で制御して、半導体基板上の膜厚の均一性が最も良好になる条件を選択する。
【００４４】
また、窒化チタン膜１１の形成に際しては、プロセス室内に窒素とアルゴンの混合ガスを導入し、プロセス室内の圧力を０．４〜１．０Ｐａの範囲で制御する。このとき、窒素の流量は、混合ガスの流量の５０％以上となるように制御を行い、半導体基板上の膜厚の均一性が最も良好になる条件を選択する。
【００４５】
なお、上記条件では、チタン膜１０も半導体基板に高周波バイアスを与えて形成するのでアモルファスとなるが、チタン膜１０は必ずしもアモルファスでなくても良い。
【００４６】
また、上述したように、本願では金属元素の供給にＤＣマグネトロンスパッタを用いており、物理的堆積法いわゆるＰＶＤ（physical vapor deposition）により金属膜の成膜を行っているが、ＰＶＤを用いることは他の方法を使用する場合に比べて以下の点で有利である。
【００４７】
すなわち、ＣＶＤによりスルーホール内に窒化チタン膜を形成する場合、ＴｉＣｌ4-ＴｉＮを原料ガスとして用いるが、この場合の成膜温度は６００℃以上となるため、アルミ配線層に係合するスルーホールの内面に窒化チタン膜を形成するには不適当である。しかし、上述したＰＶＤであれば、ステージの温度、室温〜４００℃の範囲であるので、アルミ配線層ＷＬ１に影響を与えることはない。
【００４８】
また、成膜温度が４５０℃以下であるＴＤＭＡＴ（tetrakis dimethyl amino titanium）を用いてＭＯＣＶＤ（metal organic CVD）により窒化チタン膜を形成した場合、次にスルーホール内に充填するタングステン膜をＣＶＤにより成膜する際に、ＭＯＣＶＤで形成した窒化チタン膜中に含まれる不純物がガスとして放出され、タングステン膜が成長できない。しかし、上述したＰＶＤであれば、窒化チタン膜１１中には不純物を含まず、タングステン膜の成膜に支障を来すようなガス放出は起こらない。
【００４９】
なお、窒化チタン膜１１は、ＷＦ6やフッ素の拡散防止膜として機能するだけでなく、タングステン膜の成膜に際しては成長のためのシード膜としても機能する。
【００５０】
ここで、再び、図を用いた製造方法の説明に戻る。
窒化チタン膜１１を形成した後、図４に示すようにＣＶＤにより、タングステン膜１２を成膜し、スルーホール９内にタングステン膜１２する充填する。なお、タングステン膜１２は、層間絶縁膜７の主面上にも形成される。
【００５１】
その後、ＣＭＰ（chemical mechanical polishing）により、層間絶縁膜７の主面上のタングステン膜１２、窒化チタン膜１１およびチタン膜１０を除去し、層間絶縁膜７の主面を露出させることで、図５に示すように、スルーホール９内にタングステンプラグ１３が埋め込まれた構成を得る。
【００５２】
次に、図６に示す工程において、スパッタリング法で、チタン膜１４、窒化チタン膜１５、アルミニウムと銅の合金膜やアルミニウムの単体膜で構成されるアルミニウム膜１６、チタン膜１７および窒化チタン膜１８を順次成膜して多層金属膜を形成した後、その上にフォトリソグラフィ工程で所望の配線パターンを有するレジストマスクＲＭ２を形成する。
【００５３】
その後、当該レジスト膜ＲＭ２を用いて、ドライエッチングにより多層金属膜をパターニングすることで、図７に示すようにタングステンプラグ１３に接続されるアルミ配線層ＷＬ２を得る。なお、アルミ配線層ＷＬ２を上層配線層と呼称する場合もある。なお、スルーホール９、チタン膜１０、窒化チタン膜１１およびタングステンプラグ１３とで、下層配線層と上層配線層とが電気的に接続されるので、この部分をコンタクト部を総称する。
【００５４】
以後は、層間絶縁膜７上にさらに層間絶縁膜を形成し、図１〜図７を用いて説明した工程と同様の工程により、アルミ配線層ＷＬ２と、それよりもさらに上層のアルミ配線層との電気的接続を行うタングステンプラグを形成するという動作を繰り返すことで、最終的な半導体装置１００を得ることになる。なお、半導体装置１００には、上述した多層配線層以外にも層間絶縁膜中に形成される構成も含んでおり、多層配線層の形成と併行してそれらの形成が行われるが、それらについては本発明との関係が薄いので、説明は省略する。
【００５５】
＜変形例１＞
以上説明した本発明に係る実施の形態では、スルーホール９の内面にチタン膜１０および窒化チタン膜１１の２層構造で構成されるバリアメタル層を形成する例を示したが、これらの代わりに、図８に示す半導体装置１００Ａのように、窒化タングステン膜２０およびタングステン膜２１の２層構造を形成してバリアメタル層としても良い。
【００５６】
ここで、窒化タングステン膜２０およびタングステン膜２１は、チタン膜１０および窒化チタン膜１１と同様にスパッタ粒子を半導体基板に積極的に引き付けることで形成されるので、共にアモルファスとなっている。
【００５７】
そして、アモルファス金属膜である窒化タングステン膜２０は、結晶粒界を有さないので、タングステンプラグ形成時に、ＷＦ6やフッ素の拡散防止膜として機能し、フッ素がバリアメタル層を通過してアルミ配線層ＷＬ１と反応してＡｌＦ3が生成されることが防止され、アルミ配線層ＷＬ１と後に形成されるタングステンプラグとの電気的接続の信頼性の低下や、接触抵抗の増加を防止できる。
【００５８】
なお、タングステン膜２１は、タングステンプラグ形成時にＣＶＤによるタングステン膜の成長のためのシード膜となりやすいので、タングステン膜２１を窒化タングステン膜２０上に形成することで、タングステンプラグの成長をよりスムーズに行うことができる。
【００５９】
ここで、窒化タングステン膜２０およびタングステン膜２１の形成条件の一例を説明する。
金属ターゲットとしてタングステンターゲットを用い、ＤＣマグネトロンスパッタのＤＣパワーとして１〜４０ｋＷとする。また、半導体基板に与える高周波のパワーは０〜１ｋＷとし、半導体基板を搭載するステージの温度は、室温〜４００℃とする。
【００６０】
上記条件下において、窒化タングステン膜２０の形成に際しては、プロセス室内に窒素とアルゴンの混合ガスを導入し、プロセス室内の圧力を０．４〜１．０Ｐａの範囲で制御する。このとき、窒素の流量は、混合ガスの流量の５０％以上となるように制御を行い、半導体基板上の膜厚の均一性が最も良好になる条件を選択する。
【００６１】
また、タングステン膜２１の形成に際しては、一旦、真空状態にしたプロセス室内にアルゴンガスを導入し、プロセス室内の圧力を０．４〜１．０Ｐａの範囲で制御して、半導体基板上の膜厚の均一性が最も良好になる条件を選択する。
【００６２】
なお、以上の説明では、スルーホール９の内面にまず窒化タングステン膜２０を形成し、その上にタングステン膜２１を形成するものとしたが、配設順序は逆であっても良い。
【００６３】
すなわち、スルーホール９の内面にまずタングステン膜２１を形成し、その上に窒化タングステン膜２０を形成した構成であっても良い。この場合も、アモルファス金属膜である窒化タングステン膜２０が、タングステンプラグ形成時にＷＦ6やフッ素の拡散防止膜として機能し、フッ素がバリアメタル層を通過してアルミ配線層ＷＬ１と反応してＡｌＦ3が生成されることが防止されるという効果は変わらない。
【００６４】
なお、窒化タングステン膜２０は、ＣＶＤによるタングステン膜の成長のためのシード膜としても機能する。
【００６５】
＜変形例２＞
上述した変形例１において説明したスルーホール９内のバリアメタル層は、窒化タングステン膜２０およびタングステン膜２１の２層構造で構成されていたが、２層構造ではなく単層構造であっても良い。
【００６６】
図９には、窒化タングステン膜２０で構成される単層構造のバリアメタル層を備えた半導体装置１００Ｂを示す。
【００６７】
ここで、窒化タングステン膜２０は、スパッタ粒子を半導体基板に積極的に引き付けることで形成されるのでアモルファスとなっている。
【００６８】
そして、アモルファスである窒化タングステン膜２０は、結晶粒界を有さないので、タングステンプラグ形成時に、ＷＦ6やフッ素の拡散防止膜として機能し、フッ素がバリアメタル層を通過してアルミ配線層ＷＬ１と反応してＡｌＦ3が生成されることが防止され、アルミ配線層ＷＬ１と後に形成されるタングステンプラグとの電気的接続の信頼性の低下や、接触抵抗の増加を防止できる。
【００６９】
また、上記ではスルーホール内のバリアメタル層を窒化タングステン膜２０の単層膜で構成することを説明したが、タングステン膜２１の単層膜で構成しても良いことは言うまでもない。
【００７０】
タングステン膜２１は、スパッタ粒子を半導体基板に積極的に引き付けることで形成されるのでアモルファスとなっており、ＷＦ6やフッ素の拡散防止膜として機能する。
【００７１】
＜変形例３＞
以上説明した実施の形態では、スルーホール９内のバリアメタル層としてチタン膜１０および窒化チタン膜１１の２層構造を使用する構成を示し、変形例１では窒化タングステン膜２０およびタングステン膜２１の２層構造を使用する構成を示し、変形例２では、窒化タングステン膜２０およびタングステン膜２１のどちらかを使用する構成を示したが、使用する金属としてはこれらに限定されるものではない。
【００７２】
すなわち、高融点金属であるバナジウム（Ｖ）、クロム（Ｃｒ）、ジルコニウム（Ｚｒ）、ニオブ（Ｎｂ）、モリブデン（Ｍｏ）、ルテニウム（Ｒｕ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）およびレニウム（Ｒｅ）のグループにおいて、このグループから選択される１つの金属と、その金属の窒化膜とで構成される２層構造によってスルーホール９内のバリアメタル層を構成しても良いし、上記グループから選択される１つの金属の単層膜によってスルーホール９内のバリアメタル層を構成しても良い。
【００７３】
何れの金属を選択した場合でも、高指向性スパッタリングが可能で、かつ、高周波基板バイアス機構を備え、金属ターゲットからのスパッタ粒子を半導体基板に引き付けることが可能な成膜装置を用いることで、上述した実施の形態およびその変形例１および２と同様の効果を得ることができる。
【００７４】
なお、成膜条件は、ＤＣマグネトロンスパッタのＤＣパワーとして１〜４０ｋＷとし、半導体基板に与える高周波のパワーは０〜１ｋＷとし、半導体基板を搭載するステージの温度は、室温〜４００℃とする。もちろん、ターゲット材には上記グループから選択した金属を用いることは言うまでもない。
【００７５】
そして、上記条件下において、金属窒化膜を形成する場合は、プロセス室内に窒素とアルゴンの混合ガスを導入し、プロセス室内の圧力を０．４〜１．０Ｐａの範囲で制御する。このとき、窒素の流量は、混合ガスの流量の５０％以上となるように制御を行い、半導体基板上の膜厚の均一性が最も良好になる条件を選択する。
【００７６】
また、金属膜の形成に際しては、一旦、真空状態にしたプロセス室内にアルゴンガスを導入し、プロセス室内の圧力を０．４〜１．０Ｐａの範囲で制御して、半導体基板上の膜厚の均一性が最も良好になる条件を選択する。
【００７７】
上述した方法で形成された金属窒化膜および金属膜は、２層構造の場合はどちらか一方がアモルファスとなっていれば良いし、両方がアモルファスとなっていても良い。また、単層膜の場合は、何れの金属を用いる場合でも、アモルファスとする。
【図面の簡単な説明】
【００７８】
【図１】本発明に係る実施の形態の半導体装置の製造工程を説明する断面図である。
【図２】本発明に係る実施の形態の半導体装置の製造工程を説明する断面図である。
【図３】本発明に係る実施の形態の半導体装置の製造工程を説明する断面図である。
【図４】本発明に係る実施の形態の半導体装置の製造工程を説明する断面図である。
【図５】本発明に係る実施の形態の半導体装置の製造工程を説明する断面図である。
【図６】本発明に係る実施の形態の半導体装置の製造工程を説明する断面図である。
【図７】本発明に係る実施の形態の半導体装置の構成を説明する断面図である。
【図８】本発明に係る実施の形態の半導体装置の変形例の構成を説明する断面図である。
【図９】本発明に係る実施の形態の半導体装置の変形例の構成を説明する断面図である。
【符号の説明】
【００７９】
１，７ 層間絶縁膜、９ スルーホール、１０ チタン膜、１１ 窒化チタン膜、２０ 窒化タングステン膜、１２，２１ タングステン膜、１３ タングステンプラグ、ＷＬ１，ＷＬ２ アルミ配線層。
【技術分野】
【０００１】
本発明は半導体装置およびその製造方法に関し、特にアルミ配線層の多層配線構造を有し、アルミ配線層間をタングステンプラグによって電気的に接続する半導体装置およびその製造方法に関する。
【背景技術】
【０００２】
多層配線構造を有する半導体装置として、アルミ配線層間をタングステンプラグによって電気的に接続する構成が知られている。
【０００３】
多層配線構造とは、半導体基板上に設けた層間絶縁膜を間に挟んで、上下に配線層が配設された構造を上下方向に複数備えた構成である。
【０００４】
そして、配線層としてはアルミ配線層を使用することが多く、上下のアルミ配線層間を電気的に接続するために、層間絶縁膜を貫通するスルーホール内にタングステン層を充填して形成されたタングステンプラグを使用することが近年行われている。
【０００５】
しかし、近年の半導体装置の微細化に伴い、配線パターンが高密度化しており、層間絶縁膜にスルーホールを設ける際のフォトリソグラフィ工程において、マスク位置合わせのずれに起因して、スルーホールの形成位置が下層の配線層上からずれる、いわゆる「目外れ」が発生することが避けられない事態となってきた。
【０００６】
目外れを防止するには配線幅を広げれば良いが、それは半導体装置の小型化に逆行することになる。
【０００７】
また、目外れの防止には、スルーホールを縮小することも有効であるが、配線層との接触面積の減少につながり、接触抵抗が増大するので、これも望ましくない。
【０００８】
このように、配線パターンが高密度化した半導体装置においては、目外れの発生を避けることが困難であり、最近では逆に、目外れを許容する設計も実行されつつある。
【０００９】
すなわち、半導体装置の設計において、例えば、フォトリソグラフィ工程におけるマスク位置合わせマージンを小さくし、制御された範囲で目外れが起きる可能性を高める設計を行う。ここで、制御された範囲とは、目外れが起きた場合でも、スルーホールが完全に配線層上から外れることはなく、少なくとも一部が配線層上に位置するようにマスク位置合わせマージンを設定することを意味する。
【００１０】
このような制御された範囲での目外れが起きると、スルーホールの底面の一部に配線層の上面が露出し、スルーホールの側面に配線層の側面が露出することになり、そこにタングステン層を充填すると、配線層とタングステン層との接触面積を目外れが起きない場合と、同等かそれ以上に確保することが可能となる。
【００１１】
ここで、配線層としてアルミ配線層を使用し、タングステンプラグにより配線層間の電気的接続を行う場合、例えば、特許文献１で示されるように、スルーホール内面（側面および底面を含む）にチタン膜と窒化チタン膜との２層構造のバリアメタル層を形成することが従来的に行われている。
【００１２】
特許文献１では、チタン膜および窒化チタン膜の形成にスパッタリング法を使用することが開示されているが、スパッタリング法では、スルーホールのアスペクト比が２以上になると、スルーホールの底面にはバリアメタル層を形成できるものの、側面にはバリアメタル層が形成されにくいとされている。
【００１３】
このことは、スルーホールの目外れが発生した場合に、スルーホールの側面に露出する配線層の側面上にバリアメタル層が形成されない可能性が高くなることを意味している。
【００１４】
ここで、スルーホール内に充填されるタングステン膜はＣＶＤ（chemical vapor deposition）で形成されるが、バリアメタル層が形成されない状態でタングステン膜の形成を行うと、タングステン膜の形成に使用される六フッ化タングステン（ＷＦ6）と配線層のアルミニウムとが反応し、フッ化アルミニウム（ＡｌＦ3）が生成され、ボイドが発生する原因となる。ボイドが発生すると、タングステンプラグとアルミ配線層との電気的接続の信頼性の低下や、接触抵抗の増加を引き起こすことが特許文献１に記載されている。
【００１５】
また、非特許文献１には、フッ素（Ｆ）はチタンと反応しやすく、フッ化チタン（ＴｉＦ3、ＴｉＦ4）が生成されると、チタン膜と窒化チタン膜との接着力が低下して剥離を起こしやすいことが報告されている。
【００１６】
【特許文献１】特開2003-303881号公報（段落0002〜0008）
【非特許文献１】Tadashi Ide and Haruko Tamegai著、「 ナノメータ スケール マテリアル アナライシス ユージング フーリエ トランスフォーム マッピング（Nanometer scale material analysis using Fourier Transform Mapping）」ＩＳＳＭ２０００ プロシーディング ｐ265-268
【発明の開示】
【発明が解決しようとする課題】
【００１７】
以上説明したように、従来の半導体装置においては、スルーホール内にバリアメタル層が形成されない部分が存在する可能性を有し、当該部分に起因して、タングステンプラグとアルミ配線層との電気的接続の信頼性の低下や、接触抵抗の増加を引き起こすという問題があった。
【００１８】
本発明は上記のような問題点を解消するためになされたもので、アルミ配線層間をタングステンプラグによって電気的に接続する構成において、スルーホール内面全面にバリアメタル層が形成され、タングステンプラグとアルミ配線層との電気的接続の信頼性が高く、接触抵抗が低い半導体装置を提供することを目的とする。
【課題を解決するための手段】
【００１９】
本発明に係る請求項１記載の半導体装置は、多層配線構造を有する半導体装置であって、半導体基板上に配設された多層配線層と、前記多層配線層のうち、アルミ配線層で構成される下層配線層と上層配線層との間に配設された層間絶縁膜と、前記層間絶縁膜を貫通し、前記下層配線層と前記上層配線層とを電気的に接続するコンタクト部と、を備え、前記コンタクト部は、前記層間絶縁膜を貫通して前記下層配線層上に到達するスルーホールと、前記スルーホールの内面に沿って配設されたバリアメタル層と、前記バリアメタル層で規定される前記スルーホール内に充填されたタングステンプラグとを有し、前記バリアメタル層は、アモルファス金属膜を含んでいる。
【００２０】
本発明に係る請求項７記載の半導体装置の製造方法は、半導体基板上に配設された多層配線層と、前記多層配線層のうち、アルミ配線層で構成される下層配線層と上層配線層との間に配設された層間絶縁膜と、前記層間絶縁膜を貫通し、前記下層配線層と前記上層配線層とを電気的に接続するコンタクト部とを備えた多層配線構造を有する半導体装置の製造方法であって、前記下層配線層を覆うように前記層間絶縁膜を形成する工程(ａ)と、前記層間絶縁膜を貫通して前記下層配線層上に到達するスルーホールを形成する工程(ｂ)と、前記スルーホールの内面に沿うようにバリアメタル層を形成する工程(ｃ)と、前記バリアメタル層で規定される前記スルーホール内にタングステンプラグを形成する工程(ｄ)と、前記タングステンプラグに接続されるように、前記層間絶縁膜上に前記上層配線層を形成する工程(ｅ)とを備え、前記工程(ｃ)は、ＤＣマグネトロンスパッタを用いて前記金属バリアメタル層の金属材料をスパッタリングしてスパッタ粒子を生成するとともに、前記半導体基板に高周波電圧をバイアスして、前記スパッタ粒子を前記半導体基板に引きつけることで前記バリアメタル層を形成する工程を含み、前記ＤＣマグネトロンスパッタのＤＣパワーは１〜４０ｋＷ、成膜温度は室温〜４００℃とし、前記半導体基板に与える高周波のパワーは１ｋＷ以下とし、前記工程(ｄ)は、前記バリアメタル層で規定される前記スルーホール内にＣＶＤによりタングステン膜を充填する工程を含んでいる。
【発明の効果】
【００２１】
本発明に係る請求項１記載の半導体装置によれば、スルーホールの内面に沿って配設されたバリアメタル層がアモルファス金属膜を含むので、タングステンプラグの形成にＣＶＤを使用する場合、発生するＷＦ6やフッ素の拡散がアモルファス金属膜によって防止され、下層配線層のアルミニウムと反応してＡｌＦ3が生成されることが防止されるので、下層配線層とタングステンプラグとの電気的接続の信頼性が高く、接触抵抗を低く保つことができる。
【００２２】
本発明に係る請求項７記載の半導体装置の製造方法によれば、バリアメタル層の形成に際して、ＤＣマグネトロンスパッタを用いて金属バリアメタル層の金属材料をスパッタリングしてスパッタ粒子を生成するとともに、半導体基板に高周波電圧をバイアスして、スパッタ粒子を半導体基板に引きつけるので、バリアメタル層をアモルファス金属膜にすることができるとともに、スルーホールのアスペクト比が大きい場合でもスルーホールの側面にも均一に形成することができる。従って、タングステンプラグの形成時に発生するＷＦ6やフッ素の拡散がアモルファス金属膜によって防止され、下層配線層のアルミニウムと反応してＡｌＦ3が生成されることが防止されるので、下層配線層とタングステンプラグとの電気的接続の信頼性が高く、接触抵抗が低い半導体装置を得ることができる。
【発明を実施するための最良の形態】
【００２３】
＜実施の形態＞
本発明の実施の形態について、図１〜図７を用いて説明する。なお、図１〜図７は製造工程を順に示す断面図であり、最終工程を説明する図７において示される構成が、本発明に係る半導体装置１００の発明関連部分を示している。
【００２４】
以下、図１〜図７を参照して半導体装置１００の製造方法を説明しつつ、本発明の特徴について説明する。
図１に示す工程において、図示しない半導体基板上にトランジスタ等の半導体素子を形成した後、当該半導体基板および半導体素子を覆うように層間絶縁膜１を形成する。
【００２５】
そして、層間絶縁膜１上にスパッタリング法で、チタン膜２、窒化チタン膜３、アルミニウムを主成分とした銅との合金膜等で構成されるアルミニウム膜４、チタン膜５および窒化チタン膜６を順次成膜して多層金属膜を形成した後、その上にフォトリソグラフィ工程で所望の配線パターンを有するレジストマスク（図示せず）を形成する。
【００２６】
その後、当該レジスト膜を用いて、ドライエッチングにより多層金属膜をパターニングすることでアルミ配線層ＷＬ１を得る。なお、アルミ配線層ＷＬ１を下層配線層と呼称する場合もある。
【００２７】
アルミ配線層ＷＬ１を形成した後、アルミ配線層ＷＬ１上および層間絶縁膜１上を覆うように層間絶縁膜７を形成する。
【００２８】
次に、図２に示す工程において、層間絶縁膜７上にレジスト材を塗布し、フォトリソグラフィ工程を経て、所定のスルーホールパターンを有するレジストマスクＲＭ１を形成する。
【００２９】
そして、当該レジストマスクＲＭ１を用いてドライエッチングにより層間絶縁膜７を選択的にエッチングすることでスルーホール９を形成する。
【００３０】
ここで、レジストマスクＲＭ１の形成に際しては、露光マスクの位置合わせマージンが小さく設定され、制御された範囲でスルーホール９の形成位置がアルミ配線層ＷＬ１上からずれる、いわゆる「目外れ」が起きやすいようになっている。
【００３１】
従って、図２に示されるように、スルーホール９の底面位置がアルミ配線層ＷＬ１上からずれ、スルーホール９の底面の一部に窒化チタン膜６の上面が露出し、スルーホール９の側面の一部に窒化チタン膜６、チタン膜５およびアルミニウム膜４の側面が露出している。なお、アルミ配線層ＷＬ１の側面が露出している部分をスリット部と呼称する場合もある。
【００３２】
次に、レジストマスクＲＭ１をアッシングによって除去した後、図３に示す工程において、スルーホール９の内面にチタン膜１０および窒化チタン膜１１の２層構造で構成されるバリアメタル層を形成する。なお、チタン膜１０および窒化チタン膜１１は、層間絶縁膜７の主面上にも形成される。
【００３３】
このバリアメタル層の形成に際しては、チタンターゲットを用いた高指向性スパッタリングが可能で、かつ、高周波電圧を半導体基板にバイアスする基板バイアス機構を備え、チタンターゲットからのスパッタ粒子を半導体基板に引き付けることが可能な成膜装置を用いる。
【００３４】
ここで、チタンターゲットのスパッタリングには、ＤＣマグネトロンスパッタを用いる。
【００３５】
ＤＣマグネトロンスパッタは、金属ターゲットに印加されるＤＣ（直流）電圧と、金属ターゲットに平行に形成される磁場とで電子にＥ×Ｂドリフトを発生させて、高密度のプラズマを生成し、プラズマ中のイオンによって金属ターゲットをスパッタする構成となっている。
【００３６】
このようなＤＣマグネトロンスパッタを用いた高指向性スパッタリングを行うとともに、高周波電圧を半導体基板に印加してバイアスを与え、スパッタ粒子を半導体基板に積極的に引き付けることで窒化チタン膜１１をアモルファス金属膜とすることが本発明の特徴の１つである。
【００３７】
すなわち、高指向性スパッタリングを用いてバリアメタル層を形成する従来の方法では、スルーホールのアスペクト比が２以上となった場合には、スルーホールの側面にバリアメタル層を形成しにくく、特に、スルーホールの目外れが発生した場合には、スリット部（配線層の側面が露出している部分）に均一にバリアメタル層を形成することが難しかった。
【００３８】
また、スリット部にバリアメタル層を形成できたとしても、窒化チタン膜は結晶性の膜であり、タングステン膜の形成に使用される六フッ化タングステン（ＷＦ6）が結晶粒界に沿って拡散し、フッ素（Ｆ）がアルミ配線層と反応するという問題があった。
【００３９】
しかし、アモルファスである窒化チタン膜１１は、結晶粒界を有さないので、ＷＦ6やフッ素の拡散防止膜として機能する。また、本願が対象とする半導体装置では、スルーホール９のアスペクト比が４以上となる場合があるが、スパッタ粒子を半導体基板に積極的に引き付けて形成される窒化チタン膜１１やチタン膜１０は、スルーホール９のアスペクト比が大きい場合でもスルーホール９の側面にも均一に形成され、スルーホール９の目外れが発生した場合でも、スリット部に均一にバリアメタル層を形成することが可能である。
【００４０】
従って、後のタングステンプラグの形成時に、ＷＦ6やフッ素がアルミ配線層ＷＬ１のアルミニウムと反応してＡｌＦ3が生成されることが防止され、アルミ配線層ＷＬ１と後に形成されるタングステンプラグとの電気的接続の信頼性の低下や、接触抵抗の増加を防止できる。
【００４１】
また、フッ素はチタンと反応しやすいが、アモルファスである窒化チタン膜１１がチタン膜１０上を覆っているので、フッ素が拡散してチタン膜１０に到達することが防止され、チタン膜１０と窒化チタン膜１１との接着力が低下して剥離することが防止される。
【００４２】
ここで、チタン膜１０および窒化チタン膜１１の形成条件の一例を説明する。
金属ターゲットとしてチタンターゲットを用い、ＤＣマグネトロンスパッタのＤＣパワーとして１〜４０ｋＷとする。また、半導体基板に与える高周波のパワーは０〜１ｋＷとし、半導体基板を搭載するステージの温度、すなわち成膜温度は室温〜４００℃とする。なお、高周波のパワーが０である場合はスパッタ粒子を半導体基板に積極的に引き付けるという効果は期待できないが、限りなく０に近いパワーを印加する場合もあり得るので、上記範囲を開示している。なお、上記パラメータの例示した範囲内での組み合わせによりチタン膜１０および／または窒化チタン膜１１をアモルファスにすることができる。
【００４３】
上記条件下において、チタン膜１０の形成に際しては、一旦、真空状態にしたプロセス室内にアルゴンガスを導入し、プロセス室内の圧力を０．４〜１．０Ｐａ（パスカル）の範囲で制御して、半導体基板上の膜厚の均一性が最も良好になる条件を選択する。
【００４４】
また、窒化チタン膜１１の形成に際しては、プロセス室内に窒素とアルゴンの混合ガスを導入し、プロセス室内の圧力を０．４〜１．０Ｐａの範囲で制御する。このとき、窒素の流量は、混合ガスの流量の５０％以上となるように制御を行い、半導体基板上の膜厚の均一性が最も良好になる条件を選択する。
【００４５】
なお、上記条件では、チタン膜１０も半導体基板に高周波バイアスを与えて形成するのでアモルファスとなるが、チタン膜１０は必ずしもアモルファスでなくても良い。
【００４６】
また、上述したように、本願では金属元素の供給にＤＣマグネトロンスパッタを用いており、物理的堆積法いわゆるＰＶＤ（physical vapor deposition）により金属膜の成膜を行っているが、ＰＶＤを用いることは他の方法を使用する場合に比べて以下の点で有利である。
【００４７】
すなわち、ＣＶＤによりスルーホール内に窒化チタン膜を形成する場合、ＴｉＣｌ4-ＴｉＮを原料ガスとして用いるが、この場合の成膜温度は６００℃以上となるため、アルミ配線層に係合するスルーホールの内面に窒化チタン膜を形成するには不適当である。しかし、上述したＰＶＤであれば、ステージの温度、室温〜４００℃の範囲であるので、アルミ配線層ＷＬ１に影響を与えることはない。
【００４８】
また、成膜温度が４５０℃以下であるＴＤＭＡＴ（tetrakis dimethyl amino titanium）を用いてＭＯＣＶＤ（metal organic CVD）により窒化チタン膜を形成した場合、次にスルーホール内に充填するタングステン膜をＣＶＤにより成膜する際に、ＭＯＣＶＤで形成した窒化チタン膜中に含まれる不純物がガスとして放出され、タングステン膜が成長できない。しかし、上述したＰＶＤであれば、窒化チタン膜１１中には不純物を含まず、タングステン膜の成膜に支障を来すようなガス放出は起こらない。
【００４９】
なお、窒化チタン膜１１は、ＷＦ6やフッ素の拡散防止膜として機能するだけでなく、タングステン膜の成膜に際しては成長のためのシード膜としても機能する。
【００５０】
ここで、再び、図を用いた製造方法の説明に戻る。
窒化チタン膜１１を形成した後、図４に示すようにＣＶＤにより、タングステン膜１２を成膜し、スルーホール９内にタングステン膜１２する充填する。なお、タングステン膜１２は、層間絶縁膜７の主面上にも形成される。
【００５１】
その後、ＣＭＰ（chemical mechanical polishing）により、層間絶縁膜７の主面上のタングステン膜１２、窒化チタン膜１１およびチタン膜１０を除去し、層間絶縁膜７の主面を露出させることで、図５に示すように、スルーホール９内にタングステンプラグ１３が埋め込まれた構成を得る。
【００５２】
次に、図６に示す工程において、スパッタリング法で、チタン膜１４、窒化チタン膜１５、アルミニウムと銅の合金膜やアルミニウムの単体膜で構成されるアルミニウム膜１６、チタン膜１７および窒化チタン膜１８を順次成膜して多層金属膜を形成した後、その上にフォトリソグラフィ工程で所望の配線パターンを有するレジストマスクＲＭ２を形成する。
【００５３】
その後、当該レジスト膜ＲＭ２を用いて、ドライエッチングにより多層金属膜をパターニングすることで、図７に示すようにタングステンプラグ１３に接続されるアルミ配線層ＷＬ２を得る。なお、アルミ配線層ＷＬ２を上層配線層と呼称する場合もある。なお、スルーホール９、チタン膜１０、窒化チタン膜１１およびタングステンプラグ１３とで、下層配線層と上層配線層とが電気的に接続されるので、この部分をコンタクト部を総称する。
【００５４】
以後は、層間絶縁膜７上にさらに層間絶縁膜を形成し、図１〜図７を用いて説明した工程と同様の工程により、アルミ配線層ＷＬ２と、それよりもさらに上層のアルミ配線層との電気的接続を行うタングステンプラグを形成するという動作を繰り返すことで、最終的な半導体装置１００を得ることになる。なお、半導体装置１００には、上述した多層配線層以外にも層間絶縁膜中に形成される構成も含んでおり、多層配線層の形成と併行してそれらの形成が行われるが、それらについては本発明との関係が薄いので、説明は省略する。
【００５５】
＜変形例１＞
以上説明した本発明に係る実施の形態では、スルーホール９の内面にチタン膜１０および窒化チタン膜１１の２層構造で構成されるバリアメタル層を形成する例を示したが、これらの代わりに、図８に示す半導体装置１００Ａのように、窒化タングステン膜２０およびタングステン膜２１の２層構造を形成してバリアメタル層としても良い。
【００５６】
ここで、窒化タングステン膜２０およびタングステン膜２１は、チタン膜１０および窒化チタン膜１１と同様にスパッタ粒子を半導体基板に積極的に引き付けることで形成されるので、共にアモルファスとなっている。
【００５７】
そして、アモルファス金属膜である窒化タングステン膜２０は、結晶粒界を有さないので、タングステンプラグ形成時に、ＷＦ6やフッ素の拡散防止膜として機能し、フッ素がバリアメタル層を通過してアルミ配線層ＷＬ１と反応してＡｌＦ3が生成されることが防止され、アルミ配線層ＷＬ１と後に形成されるタングステンプラグとの電気的接続の信頼性の低下や、接触抵抗の増加を防止できる。
【００５８】
なお、タングステン膜２１は、タングステンプラグ形成時にＣＶＤによるタングステン膜の成長のためのシード膜となりやすいので、タングステン膜２１を窒化タングステン膜２０上に形成することで、タングステンプラグの成長をよりスムーズに行うことができる。
【００５９】
ここで、窒化タングステン膜２０およびタングステン膜２１の形成条件の一例を説明する。
金属ターゲットとしてタングステンターゲットを用い、ＤＣマグネトロンスパッタのＤＣパワーとして１〜４０ｋＷとする。また、半導体基板に与える高周波のパワーは０〜１ｋＷとし、半導体基板を搭載するステージの温度は、室温〜４００℃とする。
【００６０】
上記条件下において、窒化タングステン膜２０の形成に際しては、プロセス室内に窒素とアルゴンの混合ガスを導入し、プロセス室内の圧力を０．４〜１．０Ｐａの範囲で制御する。このとき、窒素の流量は、混合ガスの流量の５０％以上となるように制御を行い、半導体基板上の膜厚の均一性が最も良好になる条件を選択する。
【００６１】
また、タングステン膜２１の形成に際しては、一旦、真空状態にしたプロセス室内にアルゴンガスを導入し、プロセス室内の圧力を０．４〜１．０Ｐａの範囲で制御して、半導体基板上の膜厚の均一性が最も良好になる条件を選択する。
【００６２】
なお、以上の説明では、スルーホール９の内面にまず窒化タングステン膜２０を形成し、その上にタングステン膜２１を形成するものとしたが、配設順序は逆であっても良い。
【００６３】
すなわち、スルーホール９の内面にまずタングステン膜２１を形成し、その上に窒化タングステン膜２０を形成した構成であっても良い。この場合も、アモルファス金属膜である窒化タングステン膜２０が、タングステンプラグ形成時にＷＦ6やフッ素の拡散防止膜として機能し、フッ素がバリアメタル層を通過してアルミ配線層ＷＬ１と反応してＡｌＦ3が生成されることが防止されるという効果は変わらない。
【００６４】
なお、窒化タングステン膜２０は、ＣＶＤによるタングステン膜の成長のためのシード膜としても機能する。
【００６５】
＜変形例２＞
上述した変形例１において説明したスルーホール９内のバリアメタル層は、窒化タングステン膜２０およびタングステン膜２１の２層構造で構成されていたが、２層構造ではなく単層構造であっても良い。
【００６６】
図９には、窒化タングステン膜２０で構成される単層構造のバリアメタル層を備えた半導体装置１００Ｂを示す。
【００６７】
ここで、窒化タングステン膜２０は、スパッタ粒子を半導体基板に積極的に引き付けることで形成されるのでアモルファスとなっている。
【００６８】
そして、アモルファスである窒化タングステン膜２０は、結晶粒界を有さないので、タングステンプラグ形成時に、ＷＦ6やフッ素の拡散防止膜として機能し、フッ素がバリアメタル層を通過してアルミ配線層ＷＬ１と反応してＡｌＦ3が生成されることが防止され、アルミ配線層ＷＬ１と後に形成されるタングステンプラグとの電気的接続の信頼性の低下や、接触抵抗の増加を防止できる。
【００６９】
また、上記ではスルーホール内のバリアメタル層を窒化タングステン膜２０の単層膜で構成することを説明したが、タングステン膜２１の単層膜で構成しても良いことは言うまでもない。
【００７０】
タングステン膜２１は、スパッタ粒子を半導体基板に積極的に引き付けることで形成されるのでアモルファスとなっており、ＷＦ6やフッ素の拡散防止膜として機能する。
【００７１】
＜変形例３＞
以上説明した実施の形態では、スルーホール９内のバリアメタル層としてチタン膜１０および窒化チタン膜１１の２層構造を使用する構成を示し、変形例１では窒化タングステン膜２０およびタングステン膜２１の２層構造を使用する構成を示し、変形例２では、窒化タングステン膜２０およびタングステン膜２１のどちらかを使用する構成を示したが、使用する金属としてはこれらに限定されるものではない。
【００７２】
すなわち、高融点金属であるバナジウム（Ｖ）、クロム（Ｃｒ）、ジルコニウム（Ｚｒ）、ニオブ（Ｎｂ）、モリブデン（Ｍｏ）、ルテニウム（Ｒｕ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）およびレニウム（Ｒｅ）のグループにおいて、このグループから選択される１つの金属と、その金属の窒化膜とで構成される２層構造によってスルーホール９内のバリアメタル層を構成しても良いし、上記グループから選択される１つの金属の単層膜によってスルーホール９内のバリアメタル層を構成しても良い。
【００７３】
何れの金属を選択した場合でも、高指向性スパッタリングが可能で、かつ、高周波基板バイアス機構を備え、金属ターゲットからのスパッタ粒子を半導体基板に引き付けることが可能な成膜装置を用いることで、上述した実施の形態およびその変形例１および２と同様の効果を得ることができる。
【００７４】
なお、成膜条件は、ＤＣマグネトロンスパッタのＤＣパワーとして１〜４０ｋＷとし、半導体基板に与える高周波のパワーは０〜１ｋＷとし、半導体基板を搭載するステージの温度は、室温〜４００℃とする。もちろん、ターゲット材には上記グループから選択した金属を用いることは言うまでもない。
【００７５】
そして、上記条件下において、金属窒化膜を形成する場合は、プロセス室内に窒素とアルゴンの混合ガスを導入し、プロセス室内の圧力を０．４〜１．０Ｐａの範囲で制御する。このとき、窒素の流量は、混合ガスの流量の５０％以上となるように制御を行い、半導体基板上の膜厚の均一性が最も良好になる条件を選択する。
【００７６】
また、金属膜の形成に際しては、一旦、真空状態にしたプロセス室内にアルゴンガスを導入し、プロセス室内の圧力を０．４〜１．０Ｐａの範囲で制御して、半導体基板上の膜厚の均一性が最も良好になる条件を選択する。
【００７７】
上述した方法で形成された金属窒化膜および金属膜は、２層構造の場合はどちらか一方がアモルファスとなっていれば良いし、両方がアモルファスとなっていても良い。また、単層膜の場合は、何れの金属を用いる場合でも、アモルファスとする。
【図面の簡単な説明】
【００７８】
【図１】本発明に係る実施の形態の半導体装置の製造工程を説明する断面図である。
【図２】本発明に係る実施の形態の半導体装置の製造工程を説明する断面図である。
【図３】本発明に係る実施の形態の半導体装置の製造工程を説明する断面図である。
【図４】本発明に係る実施の形態の半導体装置の製造工程を説明する断面図である。
【図５】本発明に係る実施の形態の半導体装置の製造工程を説明する断面図である。
【図６】本発明に係る実施の形態の半導体装置の製造工程を説明する断面図である。
【図７】本発明に係る実施の形態の半導体装置の構成を説明する断面図である。
【図８】本発明に係る実施の形態の半導体装置の変形例の構成を説明する断面図である。
【図９】本発明に係る実施の形態の半導体装置の変形例の構成を説明する断面図である。
【符号の説明】
【００７９】
１，７ 層間絶縁膜、９ スルーホール、１０ チタン膜、１１ 窒化チタン膜、２０ 窒化タングステン膜、１２，２１ タングステン膜、１３ タングステンプラグ、ＷＬ１，ＷＬ２ アルミ配線層。
【特許請求の範囲】
【請求項１】
多層配線構造を有する半導体装置であって、
半導体基板上に配設された多層配線層と、
前記多層配線層のうち、アルミ配線層で構成される下層配線層と上層配線層との間に配設された層間絶縁膜と、
前記層間絶縁膜を貫通し、前記下層配線層と前記上層配線層とを電気的に接続するコンタクト部と、を備え、
前記コンタクト部は、
前記層間絶縁膜を貫通して前記下層配線層上に到達するスルーホールと、
前記スルーホールの内面に沿って配設されたバリアメタル層と、
前記バリアメタル層で規定される前記スルーホール内に充填されたタングステンプラグとを有し、
前記バリアメタル層は、アモルファス金属膜を含む、半導体装置。
【請求項２】
前記バリアメタル層は、チタン膜と窒化チタン膜との２層構造を有し、
前記チタン膜の上に前記窒化チタン膜が配設され、
少なくとも前記窒化チタン膜はアモルファスである、請求項１記載の半導体装置。
【請求項３】
前記バリアメタル層は、タングステン膜と窒化タングステン膜との２層構造を有し、少なくとも１方がアモルファスである、請求項１記載の半導体装置。
【請求項４】
前記バリアメタル層は、前記窒化タングステン膜の上に前記タングステン膜が配設され、
少なくとも前記窒化タングステン膜はアモルファスである、請求項３記載の半導体装置。
【請求項５】
前記バリアメタル層は、アモルファスのタングステン膜あるいはアモルファスの窒化タングステン膜で構成される単層構造である、請求項１記載の半導体装置。
【請求項６】
前記スルーホールは、その底面の一部が前記下層配線層上からずれ、前記スルーホールの側面の一部に前記下層配線層の側面の一部が露出し、
前記バリアメタル層は、前記スルーホールの底面および前記スルーホールの側面に露出する前記下層配線層の側面上を均一に覆うように配設される、請求項１記載の半導体装置。
【請求項７】
半導体基板上に配設された多層配線層と、前記多層配線層のうち、アルミ配線層で構成される下層配線層と上層配線層との間に配設された層間絶縁膜と、前記層間絶縁膜を貫通し、前記下層配線層と前記上層配線層とを電気的に接続するコンタクト部とを備えた多層配線構造を有する半導体装置の製造方法であって、
(ａ)前記下層配線層を覆うように前記層間絶縁膜を形成する工程と、
(ｂ)前記層間絶縁膜を貫通して前記下層配線層上に到達するスルーホールを形成する工程と、
(ｃ)前記スルーホールの内面に沿うようにバリアメタル層を形成する工程と、
(ｄ)前記バリアメタル層で規定される前記スルーホール内にタングステンプラグを形成する工程と、
(ｅ)前記タングステンプラグに接続されるように、前記層間絶縁膜上に前記上層配線層を形成する工程と、を備え、
前記工程(ｃ)は、
ＤＣマグネトロンスパッタを用いて前記金属バリアメタル層の金属材料をスパッタリングしてスパッタ粒子を生成するとともに、前記半導体基板に高周波電圧をバイアスして、前記スパッタ粒子を前記半導体基板に引きつけることで前記バリアメタル層を形成する工程を含み、
前記ＤＣマグネトロンスパッタのＤＣパワーは１〜４０ｋＷ、
成膜温度は室温〜４００℃とし、
前記半導体基板に与える高周波のパワーは１ｋＷ以下とし、
前記工程(ｄ)は、
前記バリアメタル層で規定される前記スルーホール内にＣＶＤによりタングステン膜を充填する工程を含む、半導体装置の製造方法。
【請求項１】
多層配線構造を有する半導体装置であって、
半導体基板上に配設された多層配線層と、
前記多層配線層のうち、アルミ配線層で構成される下層配線層と上層配線層との間に配設された層間絶縁膜と、
前記層間絶縁膜を貫通し、前記下層配線層と前記上層配線層とを電気的に接続するコンタクト部と、を備え、
前記コンタクト部は、
前記層間絶縁膜を貫通して前記下層配線層上に到達するスルーホールと、
前記スルーホールの内面に沿って配設されたバリアメタル層と、
前記バリアメタル層で規定される前記スルーホール内に充填されたタングステンプラグとを有し、
前記バリアメタル層は、アモルファス金属膜を含む、半導体装置。
【請求項２】
前記バリアメタル層は、チタン膜と窒化チタン膜との２層構造を有し、
前記チタン膜の上に前記窒化チタン膜が配設され、
少なくとも前記窒化チタン膜はアモルファスである、請求項１記載の半導体装置。
【請求項３】
前記バリアメタル層は、タングステン膜と窒化タングステン膜との２層構造を有し、少なくとも１方がアモルファスである、請求項１記載の半導体装置。
【請求項４】
前記バリアメタル層は、前記窒化タングステン膜の上に前記タングステン膜が配設され、
少なくとも前記窒化タングステン膜はアモルファスである、請求項３記載の半導体装置。
【請求項５】
前記バリアメタル層は、アモルファスのタングステン膜あるいはアモルファスの窒化タングステン膜で構成される単層構造である、請求項１記載の半導体装置。
【請求項６】
前記スルーホールは、その底面の一部が前記下層配線層上からずれ、前記スルーホールの側面の一部に前記下層配線層の側面の一部が露出し、
前記バリアメタル層は、前記スルーホールの底面および前記スルーホールの側面に露出する前記下層配線層の側面上を均一に覆うように配設される、請求項１記載の半導体装置。
【請求項７】
半導体基板上に配設された多層配線層と、前記多層配線層のうち、アルミ配線層で構成される下層配線層と上層配線層との間に配設された層間絶縁膜と、前記層間絶縁膜を貫通し、前記下層配線層と前記上層配線層とを電気的に接続するコンタクト部とを備えた多層配線構造を有する半導体装置の製造方法であって、
(ａ)前記下層配線層を覆うように前記層間絶縁膜を形成する工程と、
(ｂ)前記層間絶縁膜を貫通して前記下層配線層上に到達するスルーホールを形成する工程と、
(ｃ)前記スルーホールの内面に沿うようにバリアメタル層を形成する工程と、
(ｄ)前記バリアメタル層で規定される前記スルーホール内にタングステンプラグを形成する工程と、
(ｅ)前記タングステンプラグに接続されるように、前記層間絶縁膜上に前記上層配線層を形成する工程と、を備え、
前記工程(ｃ)は、
ＤＣマグネトロンスパッタを用いて前記金属バリアメタル層の金属材料をスパッタリングしてスパッタ粒子を生成するとともに、前記半導体基板に高周波電圧をバイアスして、前記スパッタ粒子を前記半導体基板に引きつけることで前記バリアメタル層を形成する工程を含み、
前記ＤＣマグネトロンスパッタのＤＣパワーは１〜４０ｋＷ、
成膜温度は室温〜４００℃とし、
前記半導体基板に与える高周波のパワーは１ｋＷ以下とし、
前記工程(ｄ)は、
前記バリアメタル層で規定される前記スルーホール内にＣＶＤによりタングステン膜を充填する工程を含む、半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【公開番号】特開２００６−１５６７１６（Ｐ２００６−１５６７１６Ａ）
【公開日】平成１８年６月１５日（２００６．６．１５）
【国際特許分類】
【出願番号】特願２００４−３４５３４９（Ｐ２００４−３４５３４９）
【出願日】平成１６年１１月３０日（２００４．１１．３０）
【出願人】（５０３１２１１０３）株式会社ルネサステクノロジ (4,790)
【Ｆターム（参考）】
【公開日】平成１８年６月１５日（２００６．６．１５）
【国際特許分類】
【出願日】平成１６年１１月３０日（２００４．１１．３０）
【出願人】（５０３１２１１０３）株式会社ルネサステクノロジ (4,790)
【Ｆターム（参考）】
[ Back to top ]