説明

Fターム[4M104HH03]の内容

半導体の電極 (138,591) | 目的 (7,416) | 表面ヒロック防止 (133)

Fターム[4M104HH03]に分類される特許

101 - 120 / 133


【課題】アルミニウムを配線に用いた装置において、ヒロックやウィスカーの発生による影響を防止する。
【解決手段】本発明のアクティブマトリクス型電気光学装置は、珪素膜と、前記珪素膜に接したゲイト絶縁膜と、前記ゲイト絶縁膜に接したゲイト電極と、前記ゲイト電極上の窒化珪素膜と、前記珪素膜に電気的に接続されたソース電極及びドレイン電極とを有し、前記ゲイト電極はアルミニウム膜又はアルミニウムを主成分とする膜からなり、前記ゲイト電極中における酸素濃度が8×1018個cm−3以下であり、炭素濃度が5×1018個cm−3以下であり、窒素濃度が7×1017個cm−3以下であることを特徴とする。 (もっと読む)


【課題】層間絶縁膜のエッチングの際に半導体層がエッチングされることによるコンタクト抵抗の増大を防ぎ、書き込み特性及び電荷保持特性に優れた不揮発性半導体記憶装置及びその作製方法を提供する。
【解決手段】ソース領域又はドレイン領域とソース配線又はドレイン配線との間に導電層を設ける。また、該導電層は、制御ゲート電極を形成する導電層と同じ導電層からなる。また、該導電層を覆うように絶縁膜が設けられており、該絶縁膜は該導電層の一部が露出するコンタクトホールを有する。また、該ソース配線又はドレイン配線は、該コンタクトホールを埋めるように形成されている。 (もっと読む)


平板ディスプレイを製造するための物理蒸着用ターゲットが実現される。このターゲットは、原子パーセントで、約90〜99.98の量の、アルミニウムである第1成分、約0.01〜2.0の量の、Nd、Ce、DyおよびGdから成る群から選択された希土類元素である第2成分、および、約0.01〜8.0の量の、Ni、Co、Mo、ScおよびHfから成る群から選択された第3成分を有する三元合金を含む。
(もっと読む)


【課題】高温環境下におけるオーミック電極の十分な信頼性を確保しながら、高湿度環境下におけるオーミック電極の信頼性を向上させる。
【解決手段】半導体装置を、基板11と、n型半導体層3又はアンドープ半導体層と、オーミック電極12,13とを備え、オーミック電極12,13が、n型半導体層3又はアンドープ半導体層上に形成されたタンタル層9と、タンタル層9上に形成されたアルミニウム層10と、アルミニウム層10上に形成され、タンタル,ニッケル,パラジウム,モリブデンのうちのいずれか1つの材料からなる金属層9とを備えるものとする。 (もっと読む)


【課題】 本発明は、表面のヒロックの発生や下地層を構成するNiの表面拡散を抑制するようにした、AuSn共晶接合のためのLED用共晶基板及びその製造方法を提供することを目的とする。
【解決手段】 Si基板11と、この基板上に形成された複数の下地層13〜15と、この下地層の最上層のNi層15の上に形成されたAg薄膜16と、このAg薄膜上のLEDチップ実装部及びボンディング部の領域に形成されたAg合金膜17及びLEDチップ実装部及びボンディング部を除いた表面領域に形成された透光性導電膜18と、を含んでおり、上記Ag薄膜及びAg合金膜の膜厚が400nm以上であるように、LED用共晶基板10を構成する。 (もっと読む)


【課題】ヒロックを低減し、配線寿命を向上できる半導体装置の製造方法を提供する。
【解決手段】基板112上に形成されたホール140の内壁及びホール140の上部側開口周囲に、Alを主成分とするAl金属層131を形成してなる半導体装置100の製造方法であって、ホール140の内壁及びホール140の上部側開口周囲に、Alの濡れ性を向上する下地金属膜141を成膜する下地成膜工程と、下地金属膜141上に、凝集の生じない温度で、Alを主成分とする第1Al金属膜142を成膜する第1成膜工程と、第1Al金属膜142を、加熱温度400℃以上、加熱時間50秒以上100秒以下の条件で加熱するプリヒート工程と、プリヒート工程後、第1Al金属膜142上に、第1成膜工程よりも高い温度で、第1Al金属膜142と同じ成分で構成される第2Al金属膜を成膜し、Al金属層131とする第2成膜工程と、を備える。 (もっと読む)


【課題】熱処理後でもヒロックなどの熱欠陥が発生せず、電気抵抗が低く、さらに、透明導電膜との直接積層が可能な配線材料を提供するとともに、該配線材料からなる配線を具備した大型・高精細の生産性に優れた液晶ディスプレイパネル、及び、本配線を形成するためのスパッタリングターゲットを提供する。
【解決手段】配線の少なくともひとつが、添加元素として希土類元素の中から選ばれる少なくとも1種以上の元素を0.01〜1原子%含有し、残部がCu及び不可避的不純物であるCu合金薄膜からなり、かつ、透明導電膜と直接積層した配線構造を有する液晶ディスプレイパネルとする。 (もっと読む)


【課題】動作安定性などの品質を向上させるとともに、製造工程の工程数を削減することによって、製造コストを大幅に低減できることが可能なTFT基板及びTFT基板の製造方法の提案を目的とする。
【解決手段】TFT基板1は、ガラス基板10と、このガラス基板10上に形成され、上面がゲート絶縁膜30に覆われ、かつ、側面が陽極酸化されることにより(陽極酸化部26により)絶縁されたゲート電極23及びゲート配線24と、ゲート電極23上のゲート絶縁膜30上に形成された第一の酸化物層としてのn型酸化物半導体層40と、n型酸化物半導体層40上に、チャンネル部46によって隔てられて形成された第二の酸化物層としての酸化物導電体層50を備えている。 (もっと読む)


【課題】 薄膜トランジスタや透明電極層を備える表示デバイスにおいて、ITOやIZOなどの透明電極層との直接接合が可能であるとともに、n−Siなどの半導体層とも直接接合が可能なAl系合金配線材料を提供する。
【解決手段】 Al−Ni−B合金配線材料において、ニッケル含有量をニッケルの原子百分率Xat%、ボロンの含有量を原子百分率Yat%とした場合、式0.5≦X≦10.0、0.05≦Y≦11.0、Y+0.25X≧1.0、Y+1.15X≦11.5の各式を満足する領域の範囲内にあり、残部がアルミニウムであるAl−Ni−B合金配線材料とした。 (もっと読む)


【課題】 デバイスに適用されるにおいて好適な回路基板を提供する。
【解決手段】 絶縁性基板上に導電性超微粒子のインクを塗布して配線層を形成した回路基板であって、焼結後の前記配線層は 0.1vol%から10vol%の空孔を含む。 (もっと読む)


【課題】配線の電気抵抗を低減した半導体装置を提供する。
【解決手段】絶縁表面を有する基板上に形成された薄膜トランジスタと、前記基板上に形成された第1の配線と、前記薄膜トランジスタの結晶性珪素膜からなる活性層、ゲイト絶縁膜及びゲイト電極、並びに前記第1の配線上に形成された第1の絶縁膜と、前記第1の絶縁膜上に隣合って平行に形成された複数の第2の配線とを有し、前記第1の配線と前記第2の配線とは、前記第1の絶縁膜に設けられた複数のコンタクトホールを介して電気的に接続し、前記第1の配線は分断された構造であり、前記分断された第1の配線の間に、前記第2の配線と交差する配線が配置され、前記第2の配線は、周辺回路のクロック信号線又はビデオ信号線である。 (もっと読む)


【課題】350℃以上の高温でもヒロックなどの熱欠陥が発生せず、電気抵抗が低い電子デバイスの高密度化に適した電極配線材料、及び、スパッタリングターゲットを提供する。
【解決手段】Nd、Sm、Hf、Ho、Tm、Yb、Dyから選ばれる少なくとも1種以上の元素を0.01〜5原子%含有し、残部がCu及び不可避的不純物であるCu合金とすることにより耐熱性に優れた低抵抗の電極配線材料が得られる。また、該電極配線材料はNd、Sm、Hf、Ho、Tm、Yb、Dyから選ばれる少なくとも1種以上の元素を0.01〜5原子%含有し、残部がCu及び不可避的不純物であるCu合金からなるスパッタリングターゲットを用いて、容易に安定に形成することができる。 (もっと読む)


【課題】閾値電圧の変動を防止できる薄膜トランジスタを提供する。
【解決手段】薄膜トランジスタ8のゲート電極27を、アルミニウム層の母層31上に窒化チタン層の上層32を積層させ、母層31下に合金化していないチタン層の下層33を積層させた三層構造とした。薄膜トランジスタ8の活性層21のソース領域23およびドレイン領域24へのイオンドーピングをイオンインプランテーションとした。ソース領域23およびドレイン領域24を350℃以上450℃以下の低温度でアニールして活性化した。母層31と上層32および下層33との間の化学的な反応を抑制できる。ゲート電極27での抵抗値上昇を抑制できる。ゲート電極27を低抵抗化できる。薄膜トランジスタ8の閾値電圧の変動を抑制できる。
(もっと読む)


【課題】 Alを主成分とする主導体層をより低抵抗に維持すると同時に、一括のウェットエッチングでパターニングでき、主導体層の耐熱性、特にヒロック耐性が確保される新規の薄膜配線層を提供する。
【解決手段】 基板上にNiを主成分とする面心立方格子構造を有する下地層を、該下地層上に主成分が99原子%以上のAlからなる主導体層を形成した薄膜配線層である。また、前記Niを主成分とする下地層の層厚が5nm以上100nm以下である薄膜配線層である。また、前記Niを主成分とする下地層は、添加元素として(Ti、Zr、Hf、V、Nb、Ta、Cr、Mo、W、Cu、Si、Ge)から選択される1種または2種以上の元素を7〜30原子%含有し、残部が不可避的不純物およびNiからなる薄膜配線層である。 (もっと読む)


【課題】画素電極と直接接続でき、しかも、約250℃といった比較的低い熱処理温度を適用した場合でも充分に低い電気抵抗率と優れた耐熱性とを兼ね備えた配線材料を有する薄膜トランジスタ基板を提供する。
【解決手段】薄膜トランジスタと透明画素電極を有し、Al合金膜と酸化物導電膜が、高融点金属を介さずに直接接続しており、その接触界面にAl合金成分の一部または全部が析出もしくは濃化して存在する薄膜トランジスタ基板であって、Al合金膜は、合金成分として、グループαに属する元素を0.1〜6原子%、およびグループXに属する元素を0.1〜2.0原子%の範囲で含有するAl−α−X合金からなり、グループαは、Ni,Ag,Zn,Cu,Geの少なくとも一種、グループXは、Mg,Cr,Mn,Ru,Rh,Pd,Ir,Pt,La,Ce,Pr,Gd,Tb,Sm,Eu,Ho,Er,Tm,Yb,Lu,Dyの少なくとも一種である。 (もっと読む)


【課題】
本発明は、アルミ二ウム配線で発生するヒールロックを減少させる、薄膜トランジスタ基板及びその製造方法を提供する。
【解決手段】
本発明による薄膜トランジスタ基板は、下部アルミ二ウム層と、前記下部アルミ二ウム層の上に形成されている窒化アルミ二ウム層と、前記窒化アルミ二ウム層の上に形成されている上部アルミ二ウム層を含むことを特徴とする。 (もっと読む)


【課題】新規な構成を有する薄膜トランジスタを提供する。またコンタクトホールの形成を、容易かつ確実に実施する方法を提供する。
【解決手段】断面がテーパー形状であるアルミニウムゲイト電極と、前記ゲイト電極上のゲイト絶縁膜と、前記ゲイト絶縁膜上のチャネル形成領域を構成するI型のアモルファスシリコン膜と、前記I型のアモルファスシリコン膜上の保護膜と、前記I型のアモルファスシリコン膜及び保護膜上のn型のアモルファスシリコン膜からなるソース領域及びドレイン領域と、前記ソース領域に電気的に接続されたアルミニウムソース電極と、前記ドレイン領域に電気的に接続されたアルミニウムドレイン電極と、前記ゲイト絶縁膜上の画素電極と、前記ゲイト電極に電気的に接続されたアルミニウムゲイト配線と、を有し、前記ドレイン領域と前記画素電極とはアルミニウムを介して電気的に接続されていることを特徴とする。 (もっと読む)


【課題】電気抵抗率が低く、電子デバイスの高密度化、特に液晶ディスプレイ等の平面表示素子の大型化、高精細化に適した配線・電極、及びその製造に用いられる放電安定性の高いスパッタリングターゲットを提供する。
【解決手段】Alに元素周期律表第3族から選ばれる1種以上の金属を総含有量で0.5原子%未満含有し、かつ、酸素含有量が100ppm以下のAl系合金薄膜により配線・電極を形成することにより、同一条件で作製した純Al薄膜の電気抵抗率と同等の低い電気抵抗率を有し、かつ、ヒロック耐性の高い配線・電極が得られる。このような配線・電極は、元素周期律表第3族から選ばれる1種以上の金属を総含有量で0.5原子%未満含有し、かつ、酸素含有量が100ppm以下であるAl系合金からなるスパッタリングターゲットを用い形成することができる。 (もっと読む)


【課題】ゲート電極や配線を低抵抗な金属膜を用いて形成することにより、大面積なデバイスにも対応できる半導体装置の作製方法を提供する。
【解決手段】基板上にアルミニウムを主成分とする第1の導電層を形成し、前記第1の導電層上に当該第1の導電層と異なる材料からなる第2の導電層を形成し、前記第1の導電層及び前記第2の導電層をパターニングしてゲート電極を形成することを特徴とする。また、前記第1の導電層は、炭素と、クロム、タンタル、タングステン、モリブデン、チタン、シリコン、ニッケルのいずれか一又は複数を含有していることを特徴とする。前記第2の導電層は、クロム、タンタル、タングステン、モリブデン、チタン、ニッケルまたはこれらの窒化物のいずれか一又は複数からなることを特徴とする。 (もっと読む)


【課題】特性が向上した薄膜トランジスタの製造方法、これを有する表示装置、及び表示装置の製造方法を提供する。
【解決手段】薄膜トランジスタ100は、基板105上にゲート電極110、ゲート絶縁膜115、半導体パターン122及び半導体パターン上に相互離隔する第1及び第2導電性接合パターン127a,127b、第1バリヤーパターン131,141、ソース,ドレインパターン133,143、及び第1,第2キャッピングパターン135,145が形成されたソース,ドレイン電極130,140を含む。第1及び第2導電性接合パターン127a,127bが垂直なプロファイルを有するように形成する。 (もっと読む)


101 - 120 / 133