【課題】 全ての欠陥種を検出できる最適の欠陥検査レシピを作成者の熟練度に依存することなく作成する方法を提供する。
【解決手段】 模擬正常パターンに対して高さ方向での変化と平面形状での変化とを有する模擬欠陥パターンＤＦ１〜ＤＦ３を備える模擬欠陥ウェーハ１を用いて暫定検査レシピを作成し、模擬欠陥ウェーハ１について欠陥検査を行ない、検出された欠陥データと、予め得られた模擬欠陥ウェーハ１の模擬欠陥データとを照合して欠陥検出感度を定量化し、所望の欠陥検出率が得られるまでレシピパラメータを変更して暫定検査レシピを作成する。 （もっと読む）

【課題】
本発明の目的は、試料上の帯電によって生ずる荷電粒子線装置のフォーカスずれ，倍率変動，測長値誤差を低減するに好適な荷電粒子線照射方法、及び荷電粒子線装置の提供にある。
【解決手段】
上記目的を達成するために本発明では、荷電粒子線の搬入機構によって搬入される試料の通過中に、試料上の電位を測定する静電電位計によって試料上の電位分布を計測する手法を提案する。また、試料上の特定箇所の局所帯電を計測し、その帯電量から大域帯電量分を分離して計測する手法を提案する。更に、特定箇所の帯電量を、少なくとも２つの荷電粒子光学条件で計測し、特定箇所の帯電量変化に伴う荷電粒子線を用いた寸法測定値の変化を計測し、この変化に基づいて測長値、或いは倍率を補正する手法を提案する。 （もっと読む）

【課題】 トランジスタの電気的特性に異常がある場合に、その不良解析に要する時間を短縮することができるようにしたトランジスタの製造プロセス評価方法及び、トランジスタの製造プロセス評価素子を提供する。
【解決手段】 ウエーハＷに形成されたＩＣチップ１００に含まれる代表的なＭＯＳトランジスタ１の製造プロセスを評価するための評価素子１０であって、ＭＯＳトランジスタ１と同一の製造プロセスによってウエーハＷに形成された通常のＭＯＳトランジスタ１０ａと、この製造プロセスからチャネルドープ工程だけを除いた不完全製造プロセスによって当該ウエーハＷに形成されたネイティブトランジスタ１０ｂと、を備えたものである。通常のＭＯＳトランジスタ１０ａの閾値等に異常があった場合に、その値とネイティブトランジスタ１０ｂの閾値等とを比較することで、その原因がチャネルドープ工程に有るか否かを容易に判断することができる。 （もっと読む）

【課題】 ＡＴＲ−ＦＴＩＲ測定でシリコン基板表面の微妙な変化を検出可能とする基板表面の評価方法を提供する。
【解決手段】 基板表面から得られた吸収スペクトルのうち、特定の吸収波数によって規定される吸収ピークを基準ピークと定め、さらに他の特定の吸収波数によって規定される吸収ピークを対照ピークと定め、この基準ピークと対照ピークとのピーク強度比を取ることによって基板表面の化学結合状態の微妙な変化の検出や、定量評価を可能にする。 （もっと読む）

【課題】製造後に集積回路デバイスをウェハ／プローブ試験する方法およびシステムを提供すること。
【解決手段】本発明は、初期グループのデバイス（例えば集積回路チップ）を試験して、試験に不合格となった初期不合格グループのデバイスを生成することで始まる。初期不合格グループ内のデバイスは、故障のタイプで識別される。次いで、本発明は、初期不合格グループ内のデバイスを再試験して、再試験に合格した再試験合格グループのデバイスを識別する。次に、本発明は再試験合格グループ内のデバイスを分析し、それによって、初期試験に不合格となった不合格デバイスが再試験に合格する尤度に関する統計を故障のタイプに従って本発明で生成することが可能となる。次いで、本発明は、これらの統計を評価して、どのタイプの故障が所定のしきい値より高い再試験合格率を有するかを判定する。これにより、本発明は、再試験が承認されるタイプの欠陥を列挙する最適化再試験テーブルを含むデータベースを生成する。 （もっと読む）

ゲート電極構造の第1寸法の決定によりゲート電極構造のトリミングをコントロールする方法および処理ツールであって、目標トリム寸法を選択し、プロセスパラメータのセットを生成するためにプロセスモデルに対して第1寸法および目標トリム寸法をフィードフォワードし、ゲート電極構造上にトリミングプロセスを実行する。トリミングプロセスを実行する際には、プロセスパラメータをコントロールし、ゲート電極構造をトリミングし、ゲート電極構造のトリム後の寸法を計測する。目標トリム寸法が得られるまで、トリミングプロセスは少なくとも１回は繰り返し行われる。トリム後寸法は、新たなプロセスパラメータのセットを生成するために、フィードバックされる。
（もっと読む）

ウェハ（４０２）の複数の層の間のオーバーレイ誤差の測定および補正を促進するシステムが開示されている。本システムは、ウェハ（４０２）の３つ以上の層間のオーバーレイを表すオーバーレイターゲット（４０６）と、オーバーレイターゲット（４０６）に存在するオーバーレイ誤差を決定し、その結果、ウェハ（４０２）の３つ以上の層の間のオーバーレイ誤差を決定する測定コンポーネント（４０８）とを含む。隣接する層の間、および、隣接しない層の間のオーバーレイ誤差を補正するために、制御コンポーネント（４１０）が提供されてよく、この補正は少なくとも一部が測定コンポーネント（４０８）が取得した測定値に基づく。
（もっと読む）

ウェーハ全体に亘る高寸法均一性を得るように後続半導体処理段階を制御するためにウェーハにおいて複数の位置を測定する方法及び装置を提供する。その方法及び装置は、処理寸法マップを作成するように複数の位置において特徴の寸法をマッピングし、寸法マップを処理パラメータマップに変換し、そして、その特定のウェーハに対して後続処理段階を調節するように処理パラメータマップを用いる。ウェーハはまた、目的の出力と実際の出力とを比較するために処理後に測定され、その差分は、後続のウェーハのために寸法マップから処理パラメータマップへの変換を改善するように用いられる。
（もっと読む）

集積回路（ＩＣ）は、多数の埋込型テスト回路を含み、それらはすべて、テスト負荷に結合されたリング発振器を含んでいる。テスト負荷は、リング発振器における直接短絡か、または、ＩＣの配線層のうちの１つを表わす配線負荷である。各埋込型テスト回路についてモデル方程式が定義され、各モデル方程式は、その関連する埋込型テスト回路の出力遅延を、フロントエンドオブライン（ＦＥＯＬ）パラメータおよびバックエンドオブライン（ＢＥＯＬ）パラメータの関数として特定する。次に、テスト回路出力遅延の関数としてのさまざまなＦＥＯＬパラメータおよびＢＥＯＬパラメータについて、モデル方程式を解く。最後に、測定された出力遅延値をこれらのパラメータ方程式に代入して、さまざまなＦＥＯＬパラメータおよびＢＥＯＬパラメータについての実際の値を生成し、それにより、懸念されるどの区域も迅速かつ正確に識別されるようにする。
（もっと読む）

本発明は、照明光を短波長化しなくても、確実に繰り返しピッチの微細化に対応できる表面検査装置および表面検査方法の提供を目的とする。そのため、被検基板２０の表面に形成された繰り返しパターンを直線偏光Ｌ１により照明する手段１３と、表面における直線偏光Ｌ１の振動面の方向と繰り返しパターンの繰り返し方向との成す角度を斜めに設定する手段１１，１２と、繰り返しパターンから正反射方向に発生した光Ｌ２のうち、直線偏光Ｌ１の振動面に垂直な偏光成分Ｌ４を抽出する手段３８と、偏光成分Ｌ４の光強度に基づいて、繰り返しパターンの欠陥を検出する手段３９，１５とを備える。 （もっと読む）

デザイナ・インテント・データを使用してウェハとレチクルを検査する方法とシステムを提供する。コンピュータで実施される方法の１つに、ウェハの検査の前にウェハ上でパターンを形成するのに使用されるレチクルの検査によって作られた検査データに基づいてウェハ上のニューサンス欠陥を識別することを含む。もう１つのコンピュータで実施される方法に、ウェハの検査によって生成されたデータを、レチクルの部分の異なるタイプを識別する指定を含むレチクルを表すデータと組み合わせて分析することによって、ウェハ上で欠陥を検出することを含む。追加のコンピュータで実施される方法に、ウェハに形成されたデバイスの特性を変更する欠陥に基づいて、ウェハの処理に使用される製造プロセスのプロパティを決定することを含む。もう１つのコンピュータで実施される方法は、ウェハの検査によって生成されたデータに基づいて集積回路の設計の１つまたは複数の特性を変更またはシミュレートすることが含まれる。 （もっと読む）

ウェハ検査のための方法及び装置。この装置は、少なくとも部分的に導電性の第１層と、該第１層の上に形成された第２の誘電体層とを有するサンプルであって、第２層に接触開口を形成した後のものであるサンプルをテストすることができる。この装置は、（ｉ）荷電粒子の高電流ビームを指向して、サンプルのエリアにわたり分布した複数の場所における非常に多数の接触開口に同時に照射させるよう適応された電子ビーム源と、（ii）複数の場所における非常に多数の接触開口の照射に応答して第１層に流れる試料電流を測定するよう適応される電流測定装置と、（iii）測定に応答して少なくとも欠陥ホールの指示を与えるように適応されたコントローラと、を備えている。 （もっと読む）

【課題】検査から修正までの時間を短縮する。
【解決手段】検査データ生成部１１では、設計データをもとに、信号線や電源線など所定のパターン機能を検査感度で区分する検査感度区分情報を含む、検査データを生成し、検査感度設定部１２では検査感度区分情報に所望の検査感度を割り当て、比較判断部１４では撮像したフォトマスクまたはウェハーから生成される被検査データと、検査データとを比較して欠陥を検出し、検査データ抽出部１５では検出された欠陥が存在する検査データ内の領域を抽出し、欠陥登録判定部１６で抽出された領域の検査感度区分情報を参照して、欠陥を登録するか否かを判定する。これにより、欠陥の登録数を削減する。 （もっと読む）

【課題】 プローブカードとテストヘッドとの距離の経時変化を検出する。
【解決手段】 ウエハプローバ１のプローブカード３と半導体集積回路試験装置のテストヘッド２との距離を検出する距離センサ６と、該距離センサ６の距離検出値を時系列的な距離データとして順次記憶するメモリ７ａと、該メモリ７ａに記憶された距離データを時系列順に一覧表示するディスプレイ７ｃとを具備する。 （もっと読む）

【課題】 分類精度が高く、且つ処理効率が高い半導体欠陥分類方法を提供する。
【解決手段】 半導体欠陥分類方法は、検査対象物上に存在する欠陥を検出する第１のステップ（Ｓ０１）と、検出した欠陥を分類して複数の母集団を形成する第２のステップ（Ｓ０２）と、各母集団ごとにサンプリングプランを立てる第３のステップ（Ｓ０３）と、各母集団に属する欠陥をそれぞれサンプリングプランにしたがってサンプリングする第４のステップ（Ｓ０４）と、各母集団に属する総欠陥数に対するサンプリングした欠陥の個数の割合をそれぞれ算出する第５のステップ（Ｓ０５）と、サンプリングされた欠陥を自動分類する第６のステップ（Ｓ０６）と、自動分類された欠陥の個数を、それぞれ各母集団に属する総欠陥数に対するサンプリングした欠陥の個数の割合で除する第７のステップ（Ｓ０７）とからなる。 （もっと読む）