【課題】セルサイズの微細化が可能な抵抗変化メモリを提供する。
【解決手段】抵抗変化メモリ１０は、第１の方向に延在する複数のワード線と、第２の方向に延在する第１乃至第３のビット線と、第１及び第３のビット線に接続された複数の可変抵抗素子２０と、半導体基板３０内に設けられ、かつ斜め方向に延在する複数のアクティブ領域ＡＡと、複数のアクティブ領域ＡＡに設けられた、かつ可変抵抗素子２０に接続された複数の選択トランジスタ２１と、選択トランジスタと第３のビット線とを接続する複数のコンタクトプラグ３７とを含む。複数の可変抵抗素子２０は、第２の方向に並ぶようにして、第１のビット線の下方かつ複数のワード線間のそれぞれに配置された第１の可変抵抗素子群と、第２の方向に並ぶようにして、第３のビット線の下方かつ複数のワード線間のそれぞれに配置された第２の可変抵抗素子群とからなる。 （もっと読む）

【課題】多層膜内の特定層だけに格子振動を与えてその多層膜の特性を向上させる。
【解決手段】実施形態に係わる多層膜の製造方法は、第１の層（ＣｏＦｅＢ）を形成する工程と、第１の層（ＣｏＦｅＢ）上に第２の層（ＭｇＯ）を形成する工程と、第２の層（ＭｇＯ）の表面に対してＧＣＩＢ照射を行うことにより、第２の層（ＭｇＯ）の結晶情報を第１の層（ＣｏＦｅＢ）に転写する工程とを備える。 （もっと読む）

【課題】磁化反転に必要とされる電流密度のマージンを広げる。
【解決手段】実施形態に係わる磁気メモリの製造方法は、磁化方向が可変である第１の磁性層１６を形成する工程と、第１の磁性層１６上にトンネルバリア層１７を形成する工程と、トンネルバリア層１７上に、磁化方向が不変である第２の磁性層１９を形成する工程と、第２の磁性層１９上にハードマスク層２０を形成する工程と、ハードマスク層２０をマスクにして第２の磁性層１９のパターニングを行なう工程と、第２の磁性層１９のパターニング後に、ハードマスク層２０をマスクにしてＧＣＩＢ照射を行うことにより、少なくとも第１の磁性層１６内に磁気的及び電気的に不活性な領域Ｎｏｎを形成する工程とを備える。 （もっと読む）

【課題】積層ハードマスクを部分的に残存させつつ、配線層用のビアプラグのアスペクト比を低減することが可能な半導体装置及びその製造方法を提供する。
【解決手段】基板上に第１の配線層１０２を形成し、第１の配線層１０２上に、半導体素子材料１０３、第１の絶縁膜１０４、及び第２の絶縁膜１０５を順に形成し、半導体素子材料１０３、第１の絶縁膜１０４、及び第２の絶縁膜１０５を含むピラー状の構造体を形成する。第１の配線層１０２上に、構造体の上面及び側面を覆うように、第３及び第４の絶縁膜１０９，１０６を形成し、第４の絶縁膜１０６を、第２の絶縁膜１０５が露出するように、部分的に除去する。第１及び第２の絶縁膜内に、半導体素子材料に接続された第１のビアプラグ１０７を形成し、第３及び第４の絶縁膜内に、第１の配線層１０２に接続された第２のビアプラグ１０８を形成し、第１及び第２のビアプラグ上に第２の配線層１１１を形成する。 （もっと読む）

【課題】半導体装置の構成材料の特性劣化を抑制しつつ、基板とゲート絶縁膜との界面の界面準位密度を効率的に低減することが可能な半導体装置の製造方法を提供する。
【解決手段】半導体装置の製造方法では、基板１００上に、ゲート絶縁膜１０２とゲート電極１０３とを含むトランジスタを形成する。さらに、基板１００上に１層の配線層１１０を形成する処理と、１層の配線層１１０を配線パターンに加工する処理を１回以上行うことにより、基板１００上に、１層以上の配線層１１３，１１５を含む配線構造を形成する。さらに、基板１００上に、１層以上の配線層１１３，１１５のうちの少なくとも１層の配線層１１０が配線パターンに加工された後に、基板１００上にマイクロ波を照射して基板１００のアニールを行う。 （もっと読む）

【課題】本実施形態は、耐熱性に乏しいＭＴＪ素子等の素子の劣化を避けつつ、良好な半導体装置を形成することができる半導体装置の製造方法を提供する。
【解決手段】本実施形態の半導体装置の製造方法は、基板上に複数の素子を形成し、複数の素子の間を埋め込むようにシリコン化合物膜を形成し、マイクロ波を照射することにより、シリコン化合物膜を酸化シリコン膜に改質する。 （もっと読む）

【課題】磁気メモリにおいて、安定的且つ容易に磁壁を導入可能な構造とする。
【解決手段】磁気メモリは、磁気記録層１０と、非磁性層１１を介して磁気記録層１０に接続された参照層１２と、磁気記録層１０より下方に設置された第１、２磁化固定層１９、２０とを具備する。磁気記録層１０及び参照層１１は垂直磁気異方性を有する。磁気記録層１０は、反転可能な磁化を有し参照層１１と重なる磁化反転領域２と、磁化反転領域２の第１境界に接続され、磁化の向きが第１方向に固定された第１磁化固定領域１と、磁化反転領域２の第２境界に接続され、磁化の向きが第１方向と反平行な第２方向に固定された第２磁化固定領域３とを備える。第１、２磁化固定層１９、２０は、第１、２磁化固定領域１、３の磁化を固定する。第２磁化固定層２０が、第１磁化固定層１９と比較して保磁力が低い。 （もっと読む）

【課題】側壁マスクプロセスにより同時に異なる幅を持つパターンを形成する。
【解決手段】実施形態に係わる半導体装置の製造方法は、被加工材１２上に第１及び第２の芯材を形成する工程と、第１及び第２の芯材の上面及び側面を覆う第１及び第２の層１６ａ，１６ｂを有する被覆材を形成する工程と、第１の芯材を覆う第２の層１６ｂを除去する工程と、被覆材をエッチングすることにより、第１の芯材の側面に第１の層１６ａを有する第１の側壁マスクを形成し、第２の芯材の側面に第１及び第２の層１６ａ，１６ｂを有する第２の側壁マスクを形成する工程と、第１及び第２の芯材を除去する工程と、第１及び第２の側壁マスクをマスクとして被加工材１２をエッチングすることにより、異なる幅を持つ第１及び第２のパターンを同時に形成する工程とを備える。 （もっと読む）

【課題】メモリセルの平面視における面積を増加せずに、磁気抵抗素子の情報の読み書きに用いる電流値を低減しながら、読み書きエラーや磁気抵抗素子間の短絡が抑制された集積回路を有する半導体装置を提供する。
【解決手段】半導体基板の主表面上に配置された、電流の流れる向きに応じて磁化状態を変化させることが可能な、スピントルク書き込み方式の面内磁化型の磁気抵抗素子ＭＲＤと、磁気抵抗素子ＭＲＤと電気的に接続され、主表面に沿った方向に向けて延びる第１配線ＢＬとを備える。上記磁気抵抗素子ＭＲＤは平面視におけるアスペクト比が１以外の値である。上記磁気抵抗素子ＭＲＤとスイッチング素子とが電気的に接続されたメモリセルＭＣが複数並んだメモリセル領域において、平面視における磁気抵抗素子ＭＲＤの長手方向に関して、隣接する複数の磁気抵抗素子ＭＲＤが、上記長手方向に沿って延在する同一直線上に乗らないように配置される。 （もっと読む）

【課題】孤立パターンに銅の化合物が析出するのを抑制する半導体装置の製造方法と、半導体装置とを提供する。
【解決手段】半導体装置では、素子・基板層ＥＳＬの低誘電率膜ＬＯＷ１、ファイン層ＦＬの極低誘電率膜ＥＬＫ１等およびセミグローバル層ＳＧＬの低誘電率膜ＬＯＷ２等のそれぞれの開口部に形成されるアライメントマークＡＭおよび重ね合わせ検査マークＫＭが、半導体基板ＳＵＢに形成された所定の導電型の不純物領域ＩＲに電気的に接続されて、アライメントマークＡＭおよび重ね合わせ検査マークＫＭが接地電位に固定されている。 （もっと読む）

【課題】データ消失温度が高く、かつ生産性の高い不揮発性記憶装置およびその製造方法を提供することである。
【解決手段】実施形態に係る不揮発性記憶装置の製造方法は、第１の記憶部と、第１の記憶部が有するデータ消失温度よりも高いデータ消失温度を有する第２の記憶部と、を有する不揮発性記憶装置の製造方法であって、第２の記憶部のメモリセルを形成するための第２の積層体を形成する工程と、第１の記憶部が形成される領域に形成された第２の積層体を除去する工程と、第１の記憶部のメモリセルを形成するための第１の積層体を形成する工程と、第２の記憶部が形成される領域に形成された第１の積層体を除去する工程と、第１の記憶部が形成される領域に形成された第１の積層体と、第２の記憶部が形成される領域に形成された第２の積層体と、を同時に処理して、第１の積層体から第１の記憶部のメモリセルを形成するとともに、第２の積層体から第２の記憶部のメモリセルを形成する工程と、を備えている。 （もっと読む）

【課題】制御チップと複数の被制御チップが積層されたタイプの半導体装置において、コマンド信号よりも層アドレス信号を早く伝送させる。
【解決手段】互いに異なる層情報を保持する複数の被制御チップＣＣ０〜ＣＣ７と、被制御チップＣＣ０〜ＣＣ７に対して層アドレス信号Ａ１３〜Ａ１５及びコマンド信号ＩＣＭＤを共通に供給する制御チップＩＦとを備える。層アドレス信号Ａ１３〜Ａ１５を構成する各ビットは、複数の第１の貫通電極のうち、被制御チップごとに並列接続された少なくとも２本の貫通電極を経由して伝送され、コマンド信号ＩＣＭＤを構成する各ビットは、出力切り替え回路及び入力切り替え回路によって選択された対応する１本の貫通電極を経由して伝送される。これにより、コマンド信号ＩＣＭＤよりも先に層アドレス信号Ａ１３〜Ａ１５が各被制御チップに到達する。 （もっと読む）

【課題】隣接するビット線同士の短絡が抑制されており、かつ層間絶縁膜が平坦に研磨された半導体装置を提供する。
【解決手段】磁気抵抗素子ＭＲＤが複数配置されたメモリセル領域と、平面視においてメモリセル領域の周囲に配置された周辺回路領域とを備える。磁気抵抗素子ＭＲＤは、磁化固定層と磁化自由層とトンネル絶縁層とを含んでいる。磁気抵抗素子ＭＲＤの上方には、主表面に沿った方向に向けて延びる複数の第１の配線ＢＬを有している。上記周辺回路領域には、第１の配線ＢＬと同一レイヤにより構成される第２の配線ＢＬ２と平面視において重なるように、磁化自由層と同一材質の層、トンネル絶縁層と同一材質の層および磁化固定層と同一材質の層が積層された積層構造ＤＭＭが配置されている。積層構造ＤＭＭは、周辺回路領域にて平面視において隣接する１対の第２の配線ＢＬ２の両方と重ならない。 （もっと読む）

【課題】短時間で薄膜を積層させる場合であっても、スループットを損なうことなく効率的に上記積層を実現可能なスパッタリング装置、及び電子デバイスの製造方法を提供すること。
【解決手段】本発明の一実施形態に係るスパッタリング装置は、回転可能な基板ホルダー１０３と、基板ホルダー１３０に対して斜めに配置されたターゲットホルダー１０７ａ〜１０７ｄと、ターゲットホルダーと基板ホルダーの間に設けられ、回転軸Ｘに対して２回対称に配置された２個の孔を有する第１シャッター１１５および第２シャッター１１６とを備える。ターゲットホルダー１０７ａ、１０７ｃは、回転軸Ｘに対して２回対称な位置に配置される第１群のターゲットホルダーであり、ターゲットホルダー１０７ｂ、１０７ｄは、第１群のターゲットホルダー同士の間に回転軸Ｘに対して２回対称に配置される第２群のターゲットホルダーである。 （もっと読む）

【課題】 分極層を備える磁気トンネル接合を提供する。
【解決手段】 本発明は、一定の向きの第１磁化を有する第１強磁性層と自由に偏向可能な第２磁化を有する第２強磁性層との間にあるトンネル障壁層と、第１磁化及び第２磁化にほぼ垂直な磁化極性を有する分極層とを備える磁気トンネル接合を備えるメモリ素子であって、第１及び第２強磁性層が、磁気トンネル接合のトンネル磁気抵抗が約１５０％以上になるようにアニールされるメモリ装置に関する。さらに、本発明は、当該ＭＲＡＭセルを製造する方法に関する。 （もっと読む）

【課題】スピントルクを利用した磁気メモリにおいて、３００℃から４００℃程度の温度の熱処理において、垂直磁化が得られ半導体プロセスで容易に作製可能な磁気メモリを実現する。
【解決手段】膜面に垂直な磁化を有し、情報に対応して磁化の向きが変化される記憶層１７と、記憶層１７に記憶された情報の基準となる膜面に垂直な磁化を有する磁化固定層１５と、記憶層１７と磁化固定層１５の間に設けられる酸化物による絶縁層１６とを有する記憶素子において、記憶層もしくは磁化固定層の少なくとも一方は、絶縁層に接する界面側からＦｅ膜、Ｎｉを含む膜が順に形成され、熱処理後において界面側でＮｉに対するＦｅの組成比が大きい傾斜組成分布が形成されているようにする。 （もっと読む）

【課題】本発明は、磁気トンネル接合構造体の製造方法及びこれを利用する磁気メモリ素子の製造方法を提供する。
【解決手段】磁気トンネル接合構造体の製造方法は、基板上に第１磁性層、トンネル絶縁層、及び第２磁性層を順次に積層して磁気トンネル接合層を形成し、前記第２磁性層上にマスクパターンを形成し、少なくとも１回のエッチング工程と少なくとも１回の酸化工程を複数回行い、磁気トンネル接合層パターン及び前記磁気トンネル接合層パターンの少なくとも一つの側壁上に側壁絶縁層パターンを形成し、前記少なくとも一つのエッチング工程は、不活性ガスと前記マスクパターンを利用して前記磁気トンネル接合層の一部をエッチングする第１エッチング工程を含み、前記少なくとも一つの酸化工程は、前記磁気トンネル接合層のエッチング面に付着した第１エッチング生成物を酸化する第１酸化工程を含む。 （もっと読む）

【課題】信頼性の高い磁気抵抗効果素子の構造並びにそのような構造を安定して得ることのできる磁気抵抗効果素子の製造方法を提供する。
【解決手段】基板上に、第１の電極層と、金属材料により形成された金属層と、第１の磁性層と、トンネル絶縁膜と、第２の磁性層と、第２の電極層とを形成し、第２の電極層をパターニングし、第２の磁性層、トンネル絶縁膜、第１の磁性層及び金属膜をパターニングするとともに、パターニングした第２の磁性層、トンネル絶縁膜、第１の磁性層及び金属膜の側壁部分に、金属膜のリスパッタ粒子を堆積して側壁金属層を形成し、側壁金属層を酸化して絶縁性の側壁金属酸化物層を形成する。 （もっと読む）

【課題】 エッチング時間を長くすることなく、トンネル絶縁膜の汚染を防止し、磁気抵抗素子の電気的特性の悪化を防止する。
【解決手段】 磁気抵抗素子は、半導体基板上に配置される固定層と、固定層上に配置されるトンネル絶縁膜と、トンネル絶縁膜上に配置され、Ｆｅを含む第１自由層と、第１自由層上に配置され、ＦｅおよびＴａを含む第２自由層と、第２自由層上に配置され、Ｒｕを含むストッパー層とストッパー層上に配置されるハードマスクとを有している。第１自由層とストッパー層との間隔を第２自由層により大きくできるため、ストッパー層のＲｕがトンネル絶縁膜に付着することを防止でき、ストッパー層のＲｕが第１自由層の界面に現れることを防止できる。この結果、エッチング時間を長くすることなく、トンネル絶縁膜の汚染を防止でき、磁気抵抗素子の電気的特性の悪化を防止できる。 （もっと読む）