【課題】配線基板に半導体素子を形成する場合において、配線基板の製造工程数を少なくする。
【解決手段】コア層２００の一面上には、第１配線２３２が設けられている。第１配線２３２上、及びその周囲に位置するコア層２００の一面上には、半導体層２３６が形成されている。第１配線２３２及び半導体層２３６は、半導体素子を形成している。本実施形態において半導体素子は、第１配線２３２をゲート電極としたトランジスタ２３０であり、半導体層２３６と第１配線２３２の間に、ゲート絶縁膜２３４を有している。 （もっと読む）

【課題】抵抗変化メモリの製造プロセスにおけるＰＥＰ数を削減する。
【解決手段】実施形態に係わる抵抗変化メモリは、第１の方向及びこれに直交する第２の方向にそれぞれ交互に配置される複数の抵抗変化素子ＭＴＪ及び複数のビアＶ０と、複数の抵抗変化素子ＭＴＪの側壁上に配置される複数の側壁絶縁層ＰＬとを備える。複数の抵抗変化素子ＭＴＪは、一定ピッチで格子状に配置され、複数の側壁絶縁層ＰＬの側壁に垂直な方向の厚さは、複数の側壁絶縁層ＰＬが互いに部分的に接触し、複数の側壁絶縁層ＰＬ間に複数のホールが形成される値に設定される。複数のビアＶ０は、これら複数のホール内に配置される。 （もっと読む）

【課題】磁気抵抗効果素子のスピン注入磁化反転特性の劣化が抑制され、製造歩留まりが高い不揮発性記憶装置の製造方法を提供する。
【解決手段】実施形態によれば、複数のメモリセルを有する不揮発性記憶装置の製造方法であって、前記メモリセルのそれぞれは、第１電極を含む下地層と、前記下地層の上に設けられた磁気抵抗効果素子と、前記磁気抵抗効果素子の上に設けられた第２電極と、を有する。前記磁気抵抗効果素子は、記憶層である第１磁性層と、前記第１磁性層の上に設けられたトンネルバリア層と、前記トンネルバリア層の上に設けられ、参照層である第２磁性層と、を含む。前記第２磁性層の表面の一部もしくは前記第１磁性層の表面の一部にイオン化されたガスクラスタを照射して、前記第２磁性層の一部および前記第１磁性層の一部をエッチングする。 （もっと読む）

【課題】単純な方式で集積度が向上し電気的特性が改善された３次元ダブルクロスポイントアレイを有する半導体メモリ素子及びその製造方法を提供する。
【解決手段】本発明の半導体メモリ素子は、互いに異なるレベルに配置され、２つの交差点を定義する第１、第２、及び第３導線と、２つの交差点の各々に配置される２つのメモリセルを備え、第１及び第２導線は互いに平行に延長され、第３導線は延長されて第１及び第２導線と交差し、第１及び第２導線は垂直断面で見た時に第３導線の長さに沿って交互に配列され、第３導線は第１及び第２導線から垂直に離隔される。 （もっと読む）

【課題】半導体装置の製造において基板の金属汚染を抑える。
【解決手段】半導体素子が設けられた基板の、半導体素子形成面とは反対側の裏面および端部に保護膜を形成する工程と、前記半導体素子形成面に設けられた金属含有膜を加工する工程と、前記金属含有膜の加工後に前記保護膜を除去する工程と、を含む半導体装置の製造方法。 （もっと読む）

【課題】トレンチを均一に形成することができる半導体装置の製造方法を提供する。
【解決手段】実施形態に係る半導体装置の製造方法は、第１の材料からなる第１部分及び前記第１の材料とは異なる第２の材料からなる第２部分を含む被加工基材上に、前記第１部分の直上域に配置され第３の材料からなる第３部分及び前記第２部分の直上域に配置され前記第３の材料とは異なる第４の材料からなる第４部分を含み、前記第３部分及び前記第４部分の双方に開口部が形成されたマスク膜を形成する工程と、前記マスク膜をマスクとして、前記第４の材料のエッチングレートが前記第３の材料のエッチングレートよりも高く、前記第１の材料のエッチングレートが前記第２の材料のエッチングレートよりも高くなるような条件でエッチングを施すことにより、前記第１部分及び前記第２部分をそれぞれ選択的に除去する工程と、を備える。 （もっと読む）

【課題】外部放射線に対し耐性を有し、誤動作なく安定した動作する信頼性の高い記憶素子の提供。
【解決手段】記憶素子は、情報を磁性体の磁化状態により保持する記憶層と、記憶層に記憶された情報の基準となる磁化を有する磁化固定層と、記憶層と上記磁化固定層の間に設けられる非磁性体による中間層とを有する。そして記憶層、中間層、磁化固定層を有する層構造の積層方向に流れる電流に伴って発生するスピントルク磁化反転を利用して記憶層の磁化を反転させることにより情報の記憶を行うとともに、記憶層は、Ｂを含有する強磁性層を含み、Ｂにふくまれる１０Ｂの同位体比率が、自然界における１９．９％よりも低くなっている。 （もっと読む）

【課題】面積の増大を抑えつつ、シリコン膜を用いて所望の特性を有する抵抗素子を形成することが可能な半導体装置の製造方法を提供する。
【解決手段】半導体基板１上に延在するゲート積層構造膜１００ａ上およびゲート側壁絶縁膜７上にレジスト膜を選択的に形成する。レジスト膜をマスクとして、メタル膜の表面が露出するように、ゲート側壁絶縁膜の上部およびハードマスク膜を、エッチングにより選択的に除去する。抵抗素子領域１０００において、メタル膜の露出した表面から、ハードマスク膜が残存するシリコン膜上の領域まで、メタル膜およびメタル膜に繋がるバリアメタル膜を、ウエットエッチングにより除去した後、レジスト膜を除去する。レジスト膜を除去した後、残存するハードマスク膜の上面よりも上の高さまで、埋め込み絶縁膜を成膜する。埋め込み絶縁膜の上部を、残存するハードマスク膜をストッパとして、ＣＭＰ法により平坦化する。 （もっと読む）

【課題】漏洩電流発生を最小化すると同時にオン電流（Ｏｎ ｃｕｒｒｅｎｔ）を増加させ得る二重ゲート電極構造を含む半導体装置及びその製造方法が提供される。
【解決手段】本発明による半導体装置は、基板に配置されるゲート電極と、前記ゲート電極の両端に各々隣接するように前記基板に配置される第１不純物注入領域及び第２不純物注入領域と、前記第１不純物注入領域と前記第２不純物注入領域との間に配置されるチャンネル領域を含み、前記ゲート電極は前記第１不純物注入領域に隣接する第１サブゲート電極と前記第２不純物注入領域に隣接する第２サブゲート電極と、を含み、前記第１サブゲート電極と前記第２サブゲート電極とは前記チャンネル領域の上に配置される。この半導体装置では１つのチャンネル領域が２つのサブゲートによって独立的に制御されて漏洩電流発生を最小化できる。 （もっと読む）

【課題】ＭＲＡＭの下層強誘電体層と上層強誘電体層がショートしているか否かを検査することができる。
【解決手段】ＴＥＧ素子１００は、テスト用下層強誘電体層１１２、テスト用トンネル絶縁膜１１４、及びテスト用上層強誘電体層１１６を有している。テスト用下層強誘電体層１１２は、下層強誘電体層４２と同一層に位置し、下層強誘電体層４２と同一材料により形成されており、第１テスト用パッド１２０に接続している。テスト用トンネル絶縁膜１１４は、トンネル絶縁膜４４と同一層に位置し、トンネル絶縁膜４４と同一材料により形成されている。テスト用上層強誘電体層１１６は、上層強誘電体層４６と同一層に位置し、上層強誘電体層４６と同一材料により形成されており、第２テスト用パッド１３０に接続している。 （もっと読む）

【課題】 セル面積を縮小させつつ、コストの増大を抑制する。
【解決手段】 実施形態による磁気ランダムアクセスメモリは、第１の方向Ｘに所定のピッチ２Ｆを有して配置され、第１の方向と直交する第２の方向Ｙに延在された第１及び第２のゲート電極ＧＣ１、ＧＣ２と、第１及び第２のゲート電極間の上方に配置された磁気抵抗素子ＭＴＪａと、磁気抵抗素子より高い位置に配置され、磁気抵抗素子と第１の方向にピッチの半分の距離Ｆを有して配置された電極層ＵＥ２と、電極層より高い位置に配置され、第１の方向に延在された配線Ｍ１と、磁気抵抗素子と配線との接続及び電極層と配線との接続を１つの導電層で行うビアＶ１Ｙと、を具備する。 （もっと読む）

【課題】書込電流を増大させることなく、高い保持力を有し熱安定性を改善することができる記憶素子の提供。
【解決手段】記憶素子は、情報を磁性体の磁化状態により保持する記憶層と、記憶層に記憶された情報の基準となる磁化を有する磁化固定層と、記憶層と磁化固定層の間に設けられる非磁性体による中間層と、記憶層に隣接し中間層と反対側に設けられるキャップ層と、キャップ層に隣接し記憶層と反対側に設けられる金属キャップ層を有する。そして記憶層、中間層、磁化固定層を有する層構造の積層方向に流れる電流に伴って発生するスピントルク磁化反転を利用して記憶層の磁化を反転させることにより情報の記憶を行う。そして中間層とキャップ層は酸化物であり、金属キャップ層はＰｄもしくはＰｔで構成されているものとする。 （もっと読む）

【課題】エッチングに用いられるハロゲン系成分による素子の腐食を防止することが可能な磁気抵抗素子の製造装置及び製造方法を提供すること
【解決手段】本発明の磁気抵抗素子１０の製造方法は、基板上に強磁性材料からなる第１の強磁性層１３を形成する。酸化マグネシウムからなる絶縁層１４は、第１の強磁性層１３上に形成される。Ｆｅ及びＣｏの少なくとも一方を含有する第２の強磁性層１５は、絶縁層１４上に形成される。ハロゲン系元素を含むプラズマによるエッチングは、基板１１上に第１の強磁性層１３、絶縁層１４及び第２の強磁性層１５が積層された積層体に対して施される。積層体は、Ｈ_２Ｏを含むプラズマであるＨ_２Ｏプラズマに曝露される。 （もっと読む）

【課題】ビアの形成が容易で抵抗が低い集積回路装置及びその製造方法を提供する。
【解決手段】相互に平行に配列された複数本の配線１４ａ、１４ｂと、各配線に接続されたビア１６とを備える。配線におけるビアが接続された部分には、配列の方向に延出した凸部３１が形成されており、配線における凸部が形成された部分から離隔した部分には、配列の方向に後退した凹部３２が形成されている。隣り合う２本の配線において、一方の配線に形成された凸部と他方の配線に形成された凹部とは相互に対向している。各配線において、凹部が形成された部分はその両側の部分から切込３３で分断されており、凸部が形成された部分からも分断されている。 （もっと読む）

【課題】より良質な膜を形成する。
【解決手段】実施形態の膜形成方法は、下地の上に設けられた酸素及び窒素の少なくともいずれかを含む膜の表面に、酸素及び窒素の少なくともいずれかを含むイオン化されたガスクラスタを照射して、前記ガスクラスタを照射した後の前記膜の密度を前記ガスクラスタを照射する前の前記膜の密度よりも高くする。 （もっと読む）

【課題】微細なパターンを含む半導体装置の信頼性を向上する。
【解決手段】本実施形態の半導体装置は、素子形成領域１００内の半導体素子と、素子形成領域１００内から引き出し領域１５０内に延在する複数の配線ＷＬと、引き出し領域１５０内の配線ＷＬに接続されるコンタクト部３９と、を具備し、配線ＷＬは、ｎ番（ｎは１以上の整数）の側壁膜のパターンに対応する（ｎ＋１）番目の側壁膜のパターンに基づいて形成され、配線ＷＬの配線幅ＷＷ又は素子形成領域１５０内の配線間隔ＷＤに対応する第１の寸法は、リソグラフィの解像度の限界寸法より小さく、露光波長がλ、レンズの開口数がＮＡ、プロセスパラメータがｋ１で示される場合、第１の寸法は、（ｋ１／２^ｎ）×（λ／ＮＡ）以下であり、引き出し領域内で互いに隣接する配線ＷＬの間隔ＷＣ２に対応する第２の寸法は第１の寸法より大きい。 （もっと読む）

【課題】 配線の信頼性が劣化しない磁気ランダムアクセスメモリ及びその製造方法を提供することである。
【解決手段】 実施形態に係る磁気ランダムアクセスメモリは、下部電極、磁気抵抗効果素子、上部電極が下層から順に積層された積層膜が設けられる。前記磁気抵抗効果素子、前記上部電極の側面に接し、上面が前記上部電極の上面と実質的に同一の高さであるストッパ層平坦部が設けられる。前記上部電極上にバリアメタル膜が設けられる。前記バリアメタル膜上にコンタクトプラグが設けられる。 （もっと読む）

【課題】セルサイズの微細化が可能な抵抗変化メモリを提供する。
【解決手段】抵抗変化メモリ１０は、第１の方向に延在する複数のワード線と、第２の方向に延在する第１乃至第３のビット線と、第１及び第３のビット線に接続された複数の可変抵抗素子２０と、半導体基板３０内に設けられ、かつ斜め方向に延在する複数のアクティブ領域ＡＡと、複数のアクティブ領域ＡＡに設けられた、かつ可変抵抗素子２０に接続された複数の選択トランジスタ２１と、選択トランジスタと第３のビット線とを接続する複数のコンタクトプラグ３７とを含む。複数の可変抵抗素子２０は、第２の方向に並ぶようにして、第１のビット線の下方かつ複数のワード線間のそれぞれに配置された第１の可変抵抗素子群と、第２の方向に並ぶようにして、第３のビット線の下方かつ複数のワード線間のそれぞれに配置された第２の可変抵抗素子群とからなる。 （もっと読む）

【課題】メモリセルまたはＭＴＪ素子が不良となることを抑制することができるとともに、製造コストが増加するのを抑制することができる磁気記憶装置を提供する。
【解決手段】本実施形態の磁気記憶装置は、半導体層に離間して設けられたソース領域／ドレイン領域と、前記ソース領域／ドレイン領域間の前記半導体層上に設けられたゲート絶縁膜と、前記ゲート絶縁膜上に設けられたゲート電極と、前記ソース領域／ドレイン領域にそれぞれ設けられたソース電極／ドレイン電極と、前記ソース電極／ドレイン電極のうちの一方の電極上に設けられ、少なくとも第１および第２強磁性層と、前記第１および第２強磁性層間に設けられた絶縁性のトンネルバリア層とを備えた第１積層構造と、前記ソース電極／ドレイン電極のうちの他方の電極上に設けられ、少なくとも前記第１および第２強磁性層と同じ材料で形成された層を有し、前記第１積層構造と実質的に同じ高さを有するコンタクトプラグと、を備えている。 （もっと読む）

【課題】 界面磁性層が十分に結晶化された磁気ランダムアクセスメモリ及びその製造方法を提供する。
【解決手段】 実施形態に係る磁気ランダムアクセスメモリは、第１の磁性層、第１の界面磁性層、非磁性層、第２の界面磁性層、及び第２の磁性層が順に積層された磁気抵抗効果素子を有する。前記第１の磁性層の下層、前記第１の磁性層と前記第１の界面磁性層との間、前記第２の界面磁性層と前記第２の磁性層との間、及び前記第２の磁性層上のいずれかに第１の金属原子、第２の金属原子、及びB原子を含む金属層が設けられる。 （もっと読む）