説明

Fターム[4M119AA19]の内容

MRAM・スピンメモリ技術 (17,699) | 目的 (2,141) | 製造方法の改善 (280)

Fターム[4M119AA19]に分類される特許

141 - 160 / 280


【課題】コンタクトホールを、タングステンにより、前記構造の還元を抑制しながら充填する電子装置の製造方法の提供。
【解決手段】上部電極12Cを露出するコンタクトホール14Aを形成する工程と、コンタクトホールの底面および側壁面を導電性バリア膜15で覆う工程と、シランガスを第1のキャリアガスとともに供給し、導電性バリア膜をシランガスに曝露する初期化工程と、タングステンの原料ガスをシランガスおよび第2のキャリアガスとともに供給し、コンタクトホールの底面および側壁面にタングステン膜を堆積させる工程と、タングステンの原料ガスを水素ガスとともに供給し、タングステン膜上にさらにタングステン膜を堆積し、前記コンタクトホールを少なくとも部分的に充填するタングステン充填工程とを含み、第1および第2のキャリアガスの各々は不活性ガスよりなり、水素ガスを含まないか、水素ガスをシランガス流量の二倍以下の流量で含む。 (もっと読む)


本発明の具体例にかかる方法は、磁性層(41)と、下部導電性電極(43)と、その反対側で磁性層サブスタックを電気的に接続する上部導電性電極(44)とを含む磁性層サブスタックを含む磁気スタックを形成する工程と、磁気スタックの上に犠牲柱(46)を形成する工程であって、犠牲柱(46)は上に横たわる第2の犠牲材料(45)に対するアンダーカットと、磁気スタックに向かって断面寸法が大きくなる傾斜フットを有する工程と、犠牲柱を磁気スタックのパターニングのために使用する工程と、犠牲柱(46)の周囲に絶縁層(70)を堆積する工程と、犠牲柱を選択的に除去し、これによりパターニングされた磁気スタックに向かってコンタクトホール(80)を形成する工程と、コンタクトホールを電気的な導電性材料(81)で埋める工程とを含む。
(もっと読む)


マルチフェロイック薄膜材料の製造方法。その方法は、マルチフェロイック前駆体溶液を提供する工程、その前駆体溶液をスピンキャスティングしてスピンキャスト膜を製造する工程、およびそのスピンキャスト膜を加熱する工程を有する。前駆体溶液は、ビスマスフェライト膜を製造するために、エチレングリコール中にBi(NO3)3o5H2OおよびFe(NO3)3o9H2Oを含有していてもよい。さらに、薄膜は、情報保存のための記憶デバイスを含む様々な技術分野において利用されうる。 (もっと読む)


【課題】デバイスの縁部に沿って相対的な電流量を増大させた磁気トンネル接合デバイスおよびその製造方法を提供する。
【解決手段】磁気トンネル接合デバイスは、パターニング配線層402の上に、磁気トンネル接合(MTJ)積層物を形成する。その上に低伝導率層416および導電ハード・マスク418を形成する。低伝導率層416とは異なる電気伝導率を含むスペーサ材料420を堆積する。スペーサ材料420をエッチングして、ハード・マスク418およびスタッドの側壁上のみにスペーサ材料が残るようにする。エッチング・プロセスを実行して、低伝導率層416の周りに、自由磁性層412と導電ハード・マスク418との間の導電リンクとして、側壁スペーサ材料416を残す。スタッドとスペーサ材料420との間の電気伝導率の差によって、自由層412の縁部に沿った、側壁上に形成されたスペーサ材料420を通る電流が増大する。 (もっと読む)


【課題】超高密度の新規な磁気記録装置を提供する。
【解決手段】磁気記録装置は、絶縁体層と強磁性体層との周期構造体からなる薄片をその強磁性体層のエッジ同士が対向するように少なくとも2枚、その間に厚さが0.2nm以上10nm以下のトンネル絶縁体層をはさんで重ねた構造を含む。トンネル絶縁体層としては例えばAl2 3 膜、強磁性体層としては例えばCo膜を用いる。絶縁体層および強磁性体層は、典型的にはストリップ状またはリボン状である。 (もっと読む)


磁気トンネル接合(MTJ)デバイスおよび製作方法が、開示される。特定の実施形態では、底部キャップ層および垂直軸を有する底部金属充填トレンチを含む構造体上に磁気トンネル接合(MTJ)デバイスを形成するステップを含む方法が、開示され、磁気トンネル接合デバイスは、底部電極、磁気トンネル接合層、磁気トンネル接合シール層、上部電極、およびロジックキャップ層を含み、磁気トンネル接合デバイスは、垂直軸からオフセットしているMTJ軸を有する。
(もっと読む)


【課題】生産効率や品質管理上の信頼性を向上させることができ、省エネルギー化、小型化や軽量化を図ることができる磁場中熱処理装置、及び、磁場中熱処理方法の提供を目的とする。
【解決手段】磁場中熱処理装置1は、永久磁石2、断熱部3、予備加熱ヒーター4、メインヒーター5、冷却部6、基板搭載部10を有するコンベア8、及び、磁気シールド11などを備え、永久磁石2を利用し、半導体基板104を永久磁石2の内部で加熱しながら、永久磁石2の中心軸方向(処理方向)へ搬送することによって、半導体基板104を一枚ずつ連続的に処理する。 (もっと読む)


【課題】不揮発性記憶装置の記憶セル間のショートを抑制し、その特性のばらつきを抑制する。
【解決手段】基板上に配置させた第1の配線層の上層に、記憶セル層を形成し、記憶セル層を第2の方向に分離すると共に、第1の方向に延在する第1の配線を基板上に形成するために、第1の方向に連通する第1のトレンチを形成し、第1のトレンチ内に第1の素子分離層を埋設し、記憶セル層及び第1の素子分離層の上層に、第2の配線層を形成し、第2の配線層を加工し、第2の方向に延在する第2の配線を形成し、第1の素子分離層をエッチングして、第1の素子分離層の上面を所定の位置まで降下させて、記憶セル層を第1の方向に分離するために、第2の方向に連通する第2のトレンチを形成する。 (もっと読む)


【課題】可変抵抗素子の特性バラツキを低減することで、動作マージンを大きくすることが可能な半導体記憶装置及びその製造方法を提供する。
【解決手段】半導体記憶装置は、メモリ領域に配置され、かつ抵抗値の変化に応じてデータを記憶し、かつ第1の配線SLに一端が電気的に接続され、第2の配線に他端が電気的に接続された複数の可変抵抗素子23と、メモリ領域に配置され、かつ可変抵抗素子23と同じ材料からなり、かつ電気的に絶縁された複数のダミー素子28とを含む。MTJ素子23及びダミー素子28を合わせた素子アレイは、格子状の密集パターンを有している。すなわち、MTJ積層膜を加工する際のレジストパターンを格子状の密集パターンによって形成する。そして、このレジストパターンを用いてMTJ積層膜を加工することで、MTJ素子23とダミー素子28とを合わせた素子アレイを格子状の密集パターンに配置する。 (もっと読む)


【課題】磁気抵抗変化素子を備えたメモリセルに記憶された2値の情報を適切に読み出すことができる半導体記憶装置等を提供する。
【解決手段】記憶用磁気抵抗変化素子を備えた複数のメモリセルを含むメモリセルアレイ51と、参照用磁気抵抗変化素子を備えた複数の参照セルを含み、参照電流を出力する参照セルアレイ53と、前記参照電流から求められる参照抵抗値と前記記憶用磁気抵抗変化素子の抵抗値とを比較して当該メモリセルに記憶されている情報を判定する判定手段56と、が設けられている。更に、前記参照セルアレイが前記参照電流を出力する際に、前記複数の参照用磁気抵抗変化素子から選択される高抵抗状態の参照用磁気抵抗変化素子及び低抵抗状態の参照用磁気抵抗変化素子を特定する情報並びにこれらの接続関係を示す制御情報を記憶する記憶手段55と、前記制御情報に基づいて前記参照セルアレイの動作を制御する制御手段54と、が設けられている。 (もっと読む)


【課題】スピン注入型の磁気ランダムアクセスメモリに関し、より小さいサイズのメモリセル選択トランジスタで効率的な書き込みが可能な磁気ランダムアクセスメモリを提供する。
【解決手段】ビット線24、接続導体層25及びMTJ素子30が形成された層間絶縁膜22上には、層間絶縁膜26が形成されている。層間絶縁膜26には、接続導体層25に接続されたプラグ27と、MTJ素子30に接続されたプラグ28とが埋め込まれている。層間絶縁膜26上には、プラグ27とプラグ28とを電気的に接続する局所内部配線29が形成されている。これにより、MTJ素子30のフリー層側は、プラグ28、局所内部配線29、プラグ27、接続導体層25、プラグ23、接続導体層21、及びプラグ19を介して、n型ドレイン領域16に電気的に接続されている。 (もっと読む)


【課題】信頼性の高い磁気抵抗素子を提供する。
【解決手段】
磁気抵抗素子は、下層磁性層と、下層磁性層上に設けられたバリア層と、バリア層上に設けられた上層磁性層とを具備する。ここで、バリア層における下層磁性層の上面と接する第1面、及び、上層磁性層におけるバリア層の上面と接する第2面は、いずれも下層磁性層の上面の面積よりも広い。 (もっと読む)


【課題】磁壁移動型の磁気記憶装置に使用する磁気細線の製造時に、磁気細線のフリー層とバリア層の境界部に発生するラフネスを低減して読出し素子の出力を増大する。
【解決手段】強磁性材料からなるデータ記録用の磁気細線1に、データ読出部と、データ書込部を配置した磁気記憶デバイスを製造する際に、シード層11、ホウ素を添加したフリー層12、バリア層13、及びピンド層14をこの順に積層し、この状態で熱処理を行ってフリー層12に添加されたホウ素を拡散除去することによって磁気細線1を形成し、形成した磁気細線1の上にデータ読出部とデータ書込部を形成して磁気記憶デバイスを製造する方法である。このデバイスを複数個並列に接続すれば磁気記憶装置となる。 (もっと読む)


多状態スピン注入磁気ランダムアクセスメモリ(STTMRAM)は、膜上に形成され、第1の固定層と、第1のサブ磁気トンネル接合(サブMTJ)層と、第1の遊離層とを有する第1の磁気トンネル接合(MTJ)を含む。第1の固定層および第1の遊離層はそれぞれ、第1の磁気異方性を有する。STTMRAMは、第1のMTJ層の上面に形成される非磁性間隔層と、非磁性間隔層の上面に形成される第2のMTJ層とをさらに含む。第2のMTJ層は、第2の固定層と、第2のサブMTJ層と、第2の遊離層とを有する。第2の固定および第2の遊離層はそれぞれ、第2の磁気異方性を有し、第1または第2の磁気異方性のうちの少なくとも1つは、膜の平面と垂直である。
(もっと読む)


【課題】磁気抵抗効果素子の信頼性の向上と素子の微細化を両立する。
【解決手段】本発明の例に関わる磁気抵抗効果素子は、下部電極20上に設けられる第1の強磁性層11と、強磁性層11上に設けられるトンネルバリア層12と、トンネルバリア層12上に設けられる第2の強磁性層13と、強磁性層13上に設けられる上部電極21と、具備し、上部電極21は六角形状の断面形状を有し、上部電極21の最大寸法Waが、トンネルバリア層12の寸法Wcよりも大きい。 (もっと読む)


【課題】不揮発性メモリを有する半導体装置の生産性を向上させる。
【解決手段】シリコン基板1を覆う層間絶縁膜ILと、複数のメモリセルとを有する半導体装置であって、複数のメモリセルは、層間絶縁膜IL内に配置された記憶素子部mr1と、記憶素子部mr1に電気的に接続するようにして配置された下部電極BEおよび上部電極TEとを有する。下部電極BEと上部電極TEとは層間絶縁膜IL内において互いに交差するようにして配置され、その交差部に挟まれるようにして記憶素子部mr1が配置されている。記憶素子部mr1は、磁気抵抗メモリ、相変化メモリ、または、抵抗変化メモリからなる。 (もっと読む)


【課題】コストを抑えた不揮発性半導体記憶装置、及びその製造方法を提供する。
【解決手段】不揮発性半導体記憶装置は、ビット線BL0i〜BL2i、ビット線BL0i〜BL2iと交差するワード線WL0i、WL1i、及びビット線BL0i〜BL2i及びワード線WL0i、WL1iの交差部で両配線間に接続されたメモリセルMC0〜MC3を有する単位セルアレイMAT00を備える。さらに、不揮発性半導体記憶装置は、第1位置に設けられたビット線BL0iの側部に接し、第1位置よりも上方の第2位置に設けられたビット線BL1iまで積層方向に延びるコンタクトプラグCL1〜CL3と、第1位置と第2位置の間の第3位置に設けられたワード線WL0iの側部に接し、第2位置よりも上方の第4位置に設けられたワード線WL1iまで積層方向に延びるコンタクトプラグCL5、CL6とを備える。 (もっと読む)


スピン移動トルク磁気抵抗ランダムアクセスメモリ(STT‐MRAM)ビットセル用の磁気トンネル接合記憶素子は、底部電極層(150)と、底部電極層に隣接するピンド層(160)と、底部電極層及びピンド層の一部分を封入する誘電体層(70)であって、ピンド層の一部分に隣接するホールを画定する側壁を含む誘電体層と、ピンド層に隣接するトンネリング障壁(190)と、トンネリング障壁に隣接する自由層(200)と、自由層に隣接する頂部電極(210)とを含む。第一の方向における底部電極層及び/又はピンド層の幅は、第一の方向におけるピンド層とトンネリング障壁との間のコンタクト領域の幅よりも大きい。また、STT‐MRAMビットセルの製造方法も開示される。
(もっと読む)


【課題】電界によって分極と磁化を誘起し、その強度と方向を制御できるメモリ素子を提供する。
【解決手段】メモリ素子において、マルチフェロイック固体材料1からなる構造を有し、上下の金属電極2,2′に電界を印加するように配置し、上下の金属電極2,2′間に誘起される電荷、磁化を利用する。データの書き込みは、特定の選択されたビット線4とワード線5の間に印加する電圧による電界で分極を発生させることにより実現する。データの読み出しは、保持されている電気分極に起因する電圧強度で0もしくは1を判定すればよい。データの消去は、そのメモリセル3へ印加する電圧の符号を先に印加した電圧と反転させ、一定の強度を与えればよい。一方、分極発生すると同時に磁化6が発生する。この磁化6は磁界7をメモリセル3の外部に及ぼす。このことからメモリセル3の情報に相応した磁界を発生し得るアクティブ型メモリ素子を提供することができる。 (もっと読む)


【課題】高精度な測定値の取得が可能な磁気抵抗効果素子の磁気抵抗効果率の測定方法を提供する。
【解決手段】本発明に係る磁気抵抗効果率の測定方法は、固定磁性層の磁化方向を判定するステップと、自由磁性層の磁化方向を判定するステップと、自由磁性層の磁化方向に対して90°より大きく180°より小さく、且つ固定磁性層の磁化方向に対して90°より大きく180°より小さい角度の方向に、強度が0から徐々に増加する外部磁場を印加してρH曲線を得て抵抗最大値を得るステップと、自由磁性層の磁化方向に対して180°より大きく270°より小さく、且つ固定磁性層の磁化方向に対して0°より大きく90°より小さい角度の方向に、強度が0から徐々に増加する外部磁場を印加してρH曲線を得て抵抗最小値を得るステップと、抵抗最大値と抵抗最小値とから磁気抵抗効果率を算出するステップとを備える。 (もっと読む)


141 - 160 / 280