【課題】磁気抵抗効果素子を含むメモリセルのサイズを縮小する。
【解決手段】磁気記憶装置の製造方法は、コンタクトプラグ１３および第１の絶縁層１１上に、磁気抵抗効果素子１０を形成する工程と、上部電極層１６上に、第１の方向に延在する第１のマスク層１８を形成する工程と、上部電極層１６を第１のマスク層１８を用いてエッチングする工程と、上部電極層１６および非磁性層１５上に保護膜２０を形成する工程と、保護膜２０上に第２のマスク層２１を形成する工程と、第２の方向に延在するように、第２のマスク層２１上にレジスト層２２を形成する工程と、第２のマスク層２１をレジスト層２２を用いてエッチングし、上部電極層１６の側部に側壁部２１Ａを形成する工程と、非磁性層１５および下部電極層１４を、第２のマスク層２１および側壁部２１Ａを用いてエッチングする工程とを含む。 （もっと読む）

【課題】 膜厚と酸化状態の均一性が改善されたトンネルバリア層の形成方法、ならびにそのようなトンネルバリア層を備えたＴＭＲセンサおよびその製造方法を提供する。
【解決手段】 ＴＭＲセンサのトンネルバリア層２８を、下部Ｍｇ層２５／ＭｇＯ層２６／上部Ｍｇ層２７という３層積層構造にする。ＭｇＯ層２６は、下部Ｍｇ層２５の表面を自然酸化させて形成する。このため、膜厚と酸化状態の均一性が改善される。また、上部Ｍｇ層２７を追加したことで、隣接するフリー層２９の酸化を防止できる。ＡｌＯ_X からなるトンネルバリア層を備えた従来のＴＭＲセンサと比べて、低いＲＡ値であっても高いＭＲ比が得られる。 （もっと読む）

【課題】 トンネル抵抗値の増加やＭＴＪ破壊電圧の低下を伴うことなく熱処理に晒すことができる磁気トンネル接合構造、これを実現し得る磁気トンネル接合の封入方法、およびそれを備えた磁気デバイスの形成方法を提供する。
【解決手段】
反強磁性層１２、ピンド層１３、絶縁トンネル層１４、フリー層１５およびキャップ層１６を順次積層したのち、素子領域以外の領域をイオンミリング等によって選択エッチングし、ＭＴＪ積層構造を得る。次に、無酸素雰囲気中で第１の封入層３１を成膜したのち、酸素雰囲気中で第２の封入層３２を成膜する。追加埋込酸素を含まない封入層３１と酸素リッチな第２の封入層とを二重に積層してＭＴＪ積層構造を封じ込めることにより、外部からＭＴＪ接合を確実に絶縁分離できると共に、後工程で熱処理プロセスに曝されてもトンネル抵抗値の安定性が確保される。 （もっと読む）

【課題】 ショートの発生を防止可能なＭＴＪ積層構造を有する磁気メモリセルおよびその製造方法を提供する。
【解決手段】 ＣＭＰプロセスに先立つシリコン酸化物層５３の形成前に、ＭＴＪ積層構造２０の上に、シリコン窒化物層またはシリコン酸化窒化物層等の保護層５２を別途形成する。その後、ＣＭＰプロセスにより全面を平坦化研磨してＭＴＪ積層構造２０領域以外のシリコン酸化物層５３を選択的に除去した後、エッチングにより、ＭＴＪ積層構造２０の真上にある保護層５２を選択的に除去する。ＭＴＪショートが少なく、しかも、ビット線とフリー層との距離が制御されたＭＲＡＭセル構造を得ることができる。さらに、従来に比べて耐熱性に優れたＭＲＡＭセル構造を得ることもできる。さらに、製造工程において、ＣＭＰプロセスのマージンが大きくなるので、製造が容易となる。 （もっと読む）

【課題】ＭＳＭ電流制限素子、およびＭＳＭ電流制限素子を有する抵抗メモリセルを製造することができる製造方法を提供する。
【解決手段】基板を用意する工程と、基板上にＭＳＭ下部電極を形成する工程と、ＭＳＭ下部電極上に、ｘが約１以上約２以下の範囲内であるＺｎＯｘ半導体層を形成する工程と、ＺｎＯｘ半導体層上にＭＳＭ上部電極を形成する工程とを有している。このＺｎＯｘ半導体層を、スピンコート法、ＤＣスパッタリング法、ＲＦスパッタリング法、有機金属気相成長法（ＭＯＣＶＤ）または原子層堆積法（ＡＬＤ）のような様々な薄膜形成技術を用いて形成する。 （もっと読む）

【課題】磁気デバイスを形成する技術を提供する。
【解決手段】一態様では、磁気デバイスに対して自己整合されるビア・ホールを形成する方法が、以下のステップを含む。磁気デバイスの少なくとも一部分の上に誘電体層が形成される。誘電体層は、磁気デバイスに最も近接して、第１材料を含む下層を有し、下層に対して、磁気デバイスとは反対側の面に、第２材料を含む上層を有するように構成されている。第１材料と第２材料とは異なるものである。第１エッチング段階では、第１エッチャントを使用して、上層から開始し上層を貫通して誘電体層をエッチングする。第２エッチング段階では、下層のエッチングに対して選択的な第２エッチャントを使用して、下層を貫通して誘電体層をエッチングする。 （もっと読む）

【課題】特別な参照要素を用いずに済む磁気抵抗要素の組を提供する。
【解決手段】本素子は、２つの磁気抵抗要素１０，２０を備えており、これらの要素は、これらの要素１０，２０の間を通る磁束が当該要素１０，２０の軟強磁性層２６，２７を通って閉じるように、互いに静磁相互作用を及ぼし合う状態に置かれている。書き込み素子１５は、各軟強磁性層２６，２７の磁化を制御するために、要素１０，２０に組み合わされている。読み出し導体線１１，１２，１３，１４は、対応する磁気抵抗を測定することによって軟強磁性層２６，２７の磁気状態を検出するために、各磁気抵抗要素１０，２０に組み合わされている。要素１０，２０の軟強磁性層２６，２７は、互いに実質的に反平行に方向付けられたままである一方、当該要素１０，２０の硬強磁性層２４は、実質的に平行に方向付けられている。 （もっと読む）

【課題】従来の磁気ランダム・アクセス・メモリ（ＭＲＡＭ）デバイスの欠点および欠陥を解消すること。
【解決手段】ＭＲＡＭデバイスは、下部配線レベルの上に形成された磁気トンネル接合（ＭＴＪ）スタック、ＭＴＪスタックの上に形成されたハードマスク、およびハードマスクの上に形成された上部配線レベルを含む。上部配線レベルは、その中に形成されたスロット・バイア・ビット線を含み、スロット・バイア・ビット線はハードマスクと接触しており、さらにハードマスクの側壁を部分的に包囲するエッチ停止層と接触している。 （もっと読む）

【課題】 単結晶エピタキシャル酸化物の歪を制御する方法を提供する。
【解決手段】 単結晶エピタキシャル酸化物の歪を制御する方法は、シリコン基板を準備する工程と、Ｓｉ_１−ｘＧｅ_ｘ及びＳｉ_１−ｙＣ_ｙから成るシリコン合金層のグループから選択されるシリコン合金層をシリコン基板上に形成する工程と、シリコン合金層の歪の型を選択し調節するために合金材料の含有量を選択することによってシリコン合金層の格子定数を調節する工程と、ペロブスカイト型マンガン酸化物、単結晶希土類酸化物、マンガンを含まないペロブスカイト型酸化物、２価の希土類酸化物、及び３価の希土類酸化物から成る酸化膜のグループから選択される単結晶エピタキシャル酸化膜を原子層堆積法でシリコン合金層上に堆積させる工程と、所望のデバイスを完成させる工程とを有する。 （もっと読む）

集積回路デバイス(300)は、同じ製造プロセス技術を使用して同じ基板上に、MRAMアーキテクチャ及びスマートパワー集積回路アーキテクチャを含む。製造プロセス技術は、フロントエンドプロセス及びバックエンドプロセスを備えたモジュラープロセスである。実施形態では、スマートパワーアーキテクチャは、パワー回路コンポーネント(304)と、デジタルロジックコンポーネント(306)と、フロントエンドプロセスによって形成されたアナログ制御コンポーネント(312)と、バックエンドプロセスによって形成されたセンサアーキテクチャ(308)とを有する。ＭＲＡＭアーキテクチャ(310)は、フロントエンドプロセスによって形成されたMRAM回路コンポーネント(314)と、バックエンドプロセスによって形成されたMRAMセルアレイ(310)とを有する。ある特定の実施形態では、センサアーキテクチャ(308)は、MRAMセルアレイ(316)によって利用される同じ磁気トンネル接合コアから形成されるセンサコンポーネントを含む。
（もっと読む）

集積回路デバイス（３００）は、同じ作製プロセス技術を使用して同じ基板上に形成された、磁気ランダムアクセスメモリ（「ＭＲＡＭ」）アーキテクチャ（３１０）および少なくとも１つのインダクタンス素子（３１２，３１４）を含む。インダクタまたは変圧器であってよいインダクタンス素子は、ＭＲＡＭアーキテクチャのプログラム線として同じ１つの金属層（または、複数の金属層）に形成される。プログラム線層に加えて、利用可能な任意の金属層は、その効率を向上させるためにインダクタンス素子に添加されることができる。ＭＲＡＭアーキテクチャ（３１０）とインダクタンス素子（３１２，３１４）の同時作製は、基板のアクティブ回路ブロック上で利用可能な物理的空間の効率的でかつ費用効果的な使用を容易にし、３次元集積化をもたらす。
（もっと読む）

誘電領域を覆う記憶素子層を形成する工程を含む磁気エレクトロニクス素子を覆う導電層への接触方法。第１導電層（２６）が記憶素子層（１８）を覆うように成長する。第１誘電層（２８）が第１導電層（２６）を覆うように成長し、第１マスキング層（２８）を形成するためにパターン化およびエッチング処理される。第１マスキング層（２８）を用いて第１導電層（２６）がエッチング処理される。第２誘電層（３６）が第１マスキング層（２８）及び誘電領域を覆うように成長する。第１マスキング層（２８）を露出させるために第２誘電層（３６）の一部が除去される。第１マスキング層（２８）が第２誘電層（３６）に比べて早い速度でエッチング処理されるように、第２誘電層（３６）及び第１マスキング層（２８）が化学エッチング処理される。このエッチング処理により第１導電層（２６）が露出する。
（もっと読む）

ＭＲＡＭ装置（１０）の製造方法では、第１及び第２トランジスタ（１４）を上部に備える基板（１２）が提供される。動作メモリ素子デバイス（６０）が、第１トランジスタ（１４）と電気的に接するように形成される。仮想メモリ素子デバイス（５８）の少なくとも一部が、第２トランジスタ（１４）と電気的に接触するように形成される。第１誘電体層（６２）が、仮想メモリ素子デバイスの少なくとも一部と動作メモリ素子デバイスとを覆うように蒸着される。その第１誘電体層がエッチングされて、仮想メモリ素子デバイス（５８）の少なくとも一部に対する第１ビア（６６）と、動作メモリ素子デバイス（６０）に対する第２ビア（６４）とが同時に形成される。そして、導電配線層（６８）が、仮想メモリ素子デバイス（５８）の少なくとも一部から動作メモリ素子デバイス（６４）に向かって延びるように蒸着される。
（もっと読む）

バリア層を材料除去停止層として用いる磁気電子メモリ素子構造とその構造の製造方法が提供されている。本方法は、誘電材料層（２４）内に少なくとも部分的に堆積されたディジット線（２６）を形成するステップを備える。誘電材料層は、相互接続スタック上に設けられる。第１部分（４０）及び第２部分（４２）を有する導電性バリア層（４０，４２）が堆積される。第１部分は、ディジット線上に設けられ、第２部分は、空隙内に配置されると共に相互接続スタックに対し電気的に接続される。メモリ素子層（４６）が第１部分上に形成され、電極層（４８）がメモリ素子層上に堆積される。その後、電極層及びメモリ素子層はパターン化及びエッチングされる。
（もっと読む）

磁気トンネル接合（ＭＴＪ）デバイスは、上側磁性層のプラズマ・オーバーエッチング中トンネル接合層が停止層として機能するストップ−オン−アルミナプロセスによって作製することができる。結果として得られたＭＴＪデバイスの側壁は、上側磁性層を下側磁性層から電気絶縁するように機能するトンネル接合層の近傍で非垂直である。プラズマ・オーバーエッチング中に使用されるガスは、ハロゲン含有化学種を含まず、これによりアルミナ・トンネル障壁層に比べて、高度に選択性のある磁性層のエッチングを提供する。ガス内に酸素を導入することで、オーバーエッチングの再現性を高めることができる。最後に、作製プロセス中のフォトレジストの除去に続いて、Ｈｅ及びＨ₂を用いてプラズマ処理した後に洗浄及び焼成することにより収率が高くなる。 （もっと読む）

電流を非接触検出するためのセンサは、磁気トンネル接合（ＭＴＪ）を有するセンサ素子と検出回路とを有しており、センサ素子は磁場に伴って変化する抵抗を有し、また、検出回路は、トンネル接合を通じて流れるトンネル電流を検出するようになっている。センサ素子は、ＭＴＪ積層体をメモリ素子と共有していても良い。また、センサ素子は、ＭＲＡＭ技術を含む次世代のＣＭＯＳプロセスと容易に統合することができ、よりコンパクトであるとともに、電力消費が少ない。磁束集結体を設けるなどのセンサの感度を高めるための解決策、および、Ｌ形状導体素子を形成するなどの同じ電流を用いて高い磁場を生成するための解決策が与えられる。感度が高いため、後処理をあまり使用せずに済み、モバイル機器等の用途においては電力を節約することができる。用途としては、電流センサ、内蔵電流センサ、ＩＤＤＱおよびＩＤＤＴ試験を挙げることができ、次世代ＣＭＯＳプロセスにおいても使用できる。
（もっと読む）

本発明は、少なくとも１つのデータ保持インジケータデバイス（５０）が設けられた磁気抵抗メモリ素子（１０）のアレイ（２０）を提供する。少なくとも１つのデータ保持インジケータデバイス（５０）は、それぞれプリセットされた磁化方向を有する第１の磁気素子（５１）と、第２の磁気素子（５２）とを備え、第１および第２の磁気素子（５１，５２）のプリセットされた磁化方向は、互いに異なっている。第１および第２の磁気素子（５１，５２）は、これらの磁化方向を、検出しきい値を超える外部から印加された磁界の磁界線と向きを揃えるのに適している。本発明によれば、少なくとも１つのデータ保持インジケータデバイス（５０）のパラメータが、検出されるべき外部から印加された磁界の検出しきい値を設定するように選択される。少なくとも１つのデータ保持インジケータデバイス（５０）は、アレイ（２０）の磁気抵抗メモリ素子（１０）の前記外部から印加された磁界への暴露を示す状態または出力を有する。
（もっと読む）

加工物３０上にニッケル鉄を無電解析出させる方法及びその組成物を提供する。加工物３０上にニッケル鉄を無電解析出させる際に用いられる析出液は、ニッケルイオン源、第一鉄源、錯化剤、還元剤及びｐＨ調節剤を含む。その析出液は、アルカリ金属イオンを実質的には含まない。磁気エレクトロニクス装置で使用されるフラックス集中システムの作製方法は、加工物３０を提供するステップと、加工物３０上に絶縁材料層３４を形成するステップとによって開始される。溝３６が絶縁層３４に形成され、バリア層４０が溝内に析出される。ニッケル鉄クラッド層４６がバリア層４０上に析出される。ニッケル鉄クラッド層の析出後、溝付近の絶縁材料層３４は、原子約１×１０^１１個／ｃｍ^２未満のアルカリ金属イオン濃度を有する。
（もっと読む）

表面を有する基板を提供するステップと、前記基板上に合成磁気モーメントベクトルを有する第１磁気領域（１７）を堆積するステップと、前記第１磁気領域上に電気絶縁材料（１６）を堆積するステップと、前記電気絶縁材料上に第２磁気領域（１１５）を堆積するステップを備えた磁気抵抗トンネル接合セルを製造する方法であって、前記第１磁気領域および第２磁気領域の一方の少なくとも一部分が、前記基板の表面に直交する方向に対して非ゼロの堆積角で該領域を堆積することによって形成されて誘導異方性を作る方法。
（もっと読む）

【課題】 ポリマおよびプラスチック等の低温基板上に磁気メモリ・デバイスを製造する方法を提供する。
【解決手段】 低温基板上に磁気メモリ・デバイス（およびその結果として生じる構造）を形成する方法は、メモリ・デバイスを、分解可能な材料層で被覆された透明基板上に形成し、所定の高圧を生成させる急速加熱を施すステップと、メモリ・デバイスを低温基板に移動するステップと、を含む。 （もっと読む）