【課題】マイクロプロセッサシステムにおいて、効率的にメモリプロパティをチェックする方法の提供。
【解決手段】プログラムが現在アクセスしようとする部分に対して、メモリブロックが適切であることをチェックしたこと、性能モニタリングツールによってそのメモリブロックを分析したこと、あるいはアクセス権のようなプロパティを示す属性ビットを、キャッシュメモリラインに持ち、マルチソフトウェアスレッドを有するプログラムの唯一のソフトウェアスレッドに対応する。この属性ビットを用いてプログラムが使用するアドレスのメモリ状態をチェックする。 （もっと読む）

【課題】システムの周波数を向上させることのできるバス装置を提供する。
【解決手段】バスマスターとバススレーブの間で情報を転送するバス装置であって、複数のパイプラインレジスタ１０Ａ〜１０Ｈ，２０，３０と、各パイプラインレジスタ１０Ａ〜１０Ｈ，２０，３０を管理する複数の管理装置１０Ａ〜１０Ｈ，２０，３０とを備え、各管理装置は、自段パイプラインレジスタが情報を保持するか否かを示す情報である保持状態を保持する保持状態保持手段と、前段パイプラインレジスタの保持状態と、後段パイプラインレジスタの保持状態を特定する隣段保持状態特定手段と、自段パイプラインレジスタの保持状態と、前段パイプラインレジスタの保持状態および後段パイプラインレジスタの保持状態とに基づいて、対応するパイプラインレジスタが保持する情報を転送するか否かを決定する転送制御手段とを有する。 （もっと読む）

【課題】改良されたキャッシュ整合データ処理システム、キャッシュ・システム、およびキャッシュ整合データ処理システムにおけるデータ処理の方法を提供する。
【解決手段】キャッシュ整合データ処理システムは、少なくとも第１および第２の整合ドメインを含む。データ処理システムの第１の整合ドメイン内の第１のキャッシュ・メモリ内において、アドレス・タグおよび整合状態フィールドに関連した記憶位置にメモリ・ブロックが保持される。メモリ・ブロックに関連したアドレスが割り当てられたホーム・システム・メモリが第１の整合ドメイン内にあるかどうかが判断される。もしなければ、整合状態フィールドは、アドレス・タグは有効であることと、記憶位置は有効なデータを含まないことと、第１の整合ドメインはホーム・システム・メモリを含まないことと、状態の形成に従ってメモリ・ブロックが第１の整合ドメインの外部にキャッシュされることとを示す整合状態に設定される。 （もっと読む）

【課題】 キャッシュ・ライン置換を改善することによって、コンピュータ・システムの性能を高める方法及び装置を提供する。
【解決手段】 上位レベル・キャッシュに保持されたキャッシュ・ラインのアドレス指定を順番に行い、それらのアドレスを用いて下位レベル・キャッシュのスヌープ読み出しを行う巡回スヌープ・シーケンサを有するコンピュータ・システムである。上位レベル・キャッシュに保持された特定のキャッシュ・ラインが下位レベル・キャッシュに保持されていない場合には、新しいキャッシュ・ラインが上位レベル・キャッシュにロードされなければならないときに、特定のキャッシュ・ラインが上位レベル・キャッシュ内のエビクション候補として識別される。 （もっと読む）

本発明のいくつかの実施形態は、ダイナミックメモリサイジングのレイテンシを最適化するシステムおよび方法を含む。いくつかの実施形態では、動作必要条件は、相応の動作を実行するために必要なメモリ量を反映し得る。メモリ条件を動作必要条件に合わせるためにメモリパワーマネジメントロジックが用いられる。動作必要条件に基づくメモリに対する変化のレイテンシは、本方法およびシステムにより最適化される。他の実施形態も記載される。 （もっと読む）

【課題】デフォルト・データ転送コヒーレント・キャッシング・エージェントのシステムおよび方法を提供すること。
【解決手段】ノード・コントローラが、ローカル・キャッシング・エージェント（ローカル・プロセッサ）またはリモート・ノード・コントローラのいずれかからキャッシュ・ライン要求を受け取る。ノード・コントローラは、ローカル・キャッシング・エージェントから要求を受け取るときに、対応するキャッシュ・ラインをローカル・キャッシング・エージェントに送り、その間ずっと、キャッシュ・ライン転送状態制御を維持する。ノード・コントローラは、リモート・ノード・コントローラから要求を受け取るときに、キャッシュ・ラインをキャッシュ・ライン転送状態制御と共にリモート・ノード・コントローラに送る。さらに、ノード・コントローラは、キャッシュ・ライン要求のソース、要求タイプ、およびキャッシュ・ラインの現在の状況に基づいて、特定のアクションを実行する。 （もっと読む）

【課題】 同一の論理ブロックアドレスのデータに対する参照と更新の競合を防止すると共にファイルへの入出力回数の増加を抑えることが可能な技術を提供する。
【解決手段】 計算機とディスク装置との間のデータのキャッシュへの格納を制御するキャッシュ制御方法において、計算機から読み込み要求の行われたデータが更新前データとしてキャッシュに格納されていない場合に、その要求されたデータをディスク装置から読み込んで計算機へ転送し、当該データを更新前データとしてキャッシュへ格納するステップと、計算機から読み込み要求の行われたデータが更新前データとしてキャッシュに格納されている場合に、その要求されたデータをキャッシュから読み込んで計算機へ転送するステップと、計算機から書き込み要求の行われたデータを、更新後データとしてキャッシュへ格納するステップと、前記キャッシュへ格納した更新後データをディスク装置へ格納するステップとを有するものである。 （もっと読む）

【課題】非同期コピー処理による書き込み負荷の影響で同期コピー処理の応答が遅延し、同期コピー処理を行っているホストＩ／Ｏの応答が遅延する
【解決手段】キャッシュメモリを有するマスタ側ストレージ装置とリモート側ストレージ装置とを含みマスタ側ストレージ装置からリモート側ストレージ装置へデータのコピーを行うストレージシステムであり、マスタ側ストレージ装置は、リモート側ストレージ装置のキャッシュメモリの使用状況を監視し、マスタ側ストレージ装置に接続されたホストのＩ／Ｏと同期してデータのコピーを行う同期コピー処理と非同期にコピー処理を行う非同期コピー処理とが混在する場合に、リモート側ストレージ装置のキャッシュメモリの使用状況により非同期コピー処理の負荷を調整するリモート側状態監視部とを備える。 （もっと読む）

【課題】１つ又は複数の汎用プロセッサ側における複数の処理のからの、動的な呼び出しにより、１つ又は複数の専用信号処理プロセッサ側における対応処理を適切に実行し、またその結果を適切に呼び出し元へ返却し、且つ、処理性能の変動を出来るだけ最小とするプロセッサシステムを提供する。
【解決手段】本発明のプロセッサシステムは、これに含まれる専用信号処理プロセッサ（１３０）に、その内部において実行されるプログラム中の命令及びデータの双方について、その十分な量をキャッシングする手段と、１つ又は複数の汎用プロセッサ（１１０）における複数の処理からの動的な呼び出しを、割り込み信号の発行及び共有メモリ（１５１，１６１）を用いたコマンドデータの受け渡しなどにより、１つ又は複数の専用信号処理プロセッサ（１３０）へ伝える手段と、上記専用信号処理プロセッサ（１３０）において、汎用プロセッサ（１１０）から要求を受けて、タスクのロード及び実行、又は終了を、随時動的に行う手段を備える。 （もっと読む）

【課題】チップ内異種マルチプロセッサの使い勝手および性能を向上させることができるプロセッサシステムを提供する。
【解決手段】プロセッサとメモリとを有するプロセッサシステムであって、プロセッサ１は、プログラムを読み出す１つの制御ユニット１０と、制御ユニットが読み出したプログラムのうちＳＩＭＤ命令を送信する複数の演算ユニット２０，３０，４０と、制御ユニットがメモリから読み出したプログラムを格納し、制御ユニットおよび複数の演算ユニットがデータの読出しおよび書込みを行うことができる共有キャッシュ５０とから構成され、制御ユニットが複数の演算ユニットに対して送信する命令は、複数の演算ユニットが命令を実行する過程において、命令を実行している演算ユニットとは異なる演算ユニットからの外部信号受信まで該命令の実行を中断するか否かを指定する。 （もっと読む）

各々がローカルメモリを有する複数のコンピュータＭ１、Ｍ２．．．．Ｍｎ上で少なくとも１つのアプリケーションプログラム（５０）が同時に実行されるマルチコンピュータ環境において、幾つかのメモリロケーションだけの更新が開示される。ローカルメモリ内のメモリロケーション（Ａ、Ｂ、Ｄ、Ｅ、Ｘ）は、２つのグループにカテゴリー化される。メモリロケーションの第１グループ（Ｘ１、Ｘ２、．．．Ｘｎ、Ａ１、Ａ２、．．．Ａｎ）は各々、他のコンピュータによってアクセス可能である。メモリロケーションの第２グループ（Ｂ、Ｅ）は各々、メモリロケーションを含むローカルメモリを有するコンピュータによってのみアクセス可能である。第１グループにおけるメモリロケーションの値への変更のみが、他の全てのコンピュータに送信される。第２グループにおけるメモリロケーションが第１グループのメモリロケーションによって参照される（すなわち、第１グループロケーションが第２グループロケーションを指す）ことをアプリケーションプログラム実行が意味する場合に、第２グループにおけるメモリロケーションを第１グループに昇格するための昇格メカニズムが開示される。 （もっと読む）

【課題】 ノード上のページフレームに対するページフレームデマンドに基づいて、ノードに対するメモリ親和性を評価して、メモリを割当てることにより、マルチノードコンピュータのメモリ割当てのスラッシングの危険を減少させる方法、装置の提供。
【解決手段】ページフレームデマンドの正規化された尺度、すなわちノードからのメモリ割当ての好ましさを表すメモリ親和性の重み付けされた係数に基づいて計算することと、メモリを割当てることを含む、マルチノードコンピュータのメモリ割当てを評価することは、メモリ親和性の重み付けされた係数に基づいてメモリを割当てることを含むことができる。 （もっと読む）

【課題】 複数のプロセッサを含むシステムにおいて、プロセッサのアドレス空間に依存しないＤＭＡの実現を容易にする。
【解決手段】 サブプロセッサがシステム全体で共通に使用するアドレス変換テーブルによってアドレス変換を行い、ＤＭＡＣを起動する （もっと読む）

【課題】キャッシュ・コヒーレント・データ処理システムでのデータ処理の方法とを提供する。
【解決手段】データ処理システムは、Ｉ／Ｏコントローラを有する第１処理ノードとメモリ用のメモリ・コントローラを含む第２処理ノードとを少なくとも含む。メモリ・コントローラは、第１および第２アドレスをそれぞれ対象とするパイプライン式第１および第２ＤＭＡ書込みオペレーションをＩ／Ｏコントローラから順番に受け取る。第２ＤＭＡ書込みオペレーションに応答して、第２アドレスに関連するドメイン標識の状態を確立し、第１処理ノードを含むオペレーション範囲を示す。メモリ・コントローラが、第２アドレスを指定し、第１処理ノードを除外する範囲を有するデータ・アクセス要求を受け取ったことに応答して、第２アドレスに関連するドメイン標識の状態に基づいて、第１処理ノードを含む範囲で強制的にデータ・アクセス要求を再発行させる。 （もっと読む）

【課題】 本発明は、実現が容易なノン・インクルーシブ方式のキャッシュシステムを提供することを目的とする。
【解決手段】 キャッシュシステムは、主記憶装置にアクセスするよう機能する処理装置と、処理装置に結合され主記憶装置よりも高速にアクセス可能な１次キャッシュと、１次キャッシュを介して処理装置に結合され主記憶装置よりも高速にアクセス可能な２次キャッシュを含み、１次キャッシュと２次キャッシュは、処理装置からのアクセスに応じて主記憶装置から第１のデータを読み出す際に１次キャッシュと２次キャッシュとの両方に第１のデータを登録し、処理装置からのアクセスに応じて２次キャッシュの第２のデータを無効化する必要が生じた際に１次キャッシュに存在する第２のデータを無効化することなく２次キャッシュの第２のデータを無効化する動作を実行するよう構成される。 （もっと読む）

本発明は、少なくとも２つの命令実行部と、少なくともデータ及び／または命令のための第１記憶装置または記憶領域とを備えたコンピュータシステムにおいて、データ及び／または命令を格納する装置及び方法であって、切り替え手段が設けられ、少なくとも２つの駆動モード間で切り替えられており、比較手段が設けられ、第１駆動モードがコンペアモードに、第２駆動モードがパフォーマンスモードに相当する装置及び方法において、装置に第２記憶装置または記憶領域が含まれており、装置はキャシュメモリシステムとして構成され、少なくとも２つの異なるポートが備えられており、１つのポートは第１命令実行部と直接接続されており、第２ポートと少なくとも第２命令実行部のとの間に第3装置が含まれており、第３装置は、前記第２命令実行部による前記第２記憶装置または記憶領域へのアクセスが前記第３装置を経由して行われるように、構成されていることを特徴とする、少なくとも２つの命令実行部とデータ及び／または命令のための少なくとも第１記憶装置または記憶領域とを備えたコンピュータシステムにおいて、データ及び／または命令を格納する装置及び方法に関する。
（もっと読む）

少なくとも２つの処理ユニットと、データまたは指令の少なくともいずれかのための少なくとも１つの第１のメモリもしくはメモリ領域とを有する計算機システム内でデータまたは指令の少なくともいずれかを記憶する装置および方法であって、装置には、少なくとも２つの駆動モードの間を切替える切替手段、および比較手段が設けられており、第１の駆動モードが比較モードに相当し、第２の駆動モードがパフォーマンスモードに相当する。ここで、装置内には、第２のメモリもしくはメモリ領域が設けられており、装置がキャッシュメモリシステムとして形成され、かつ少なくとも２つの分離されたポートを備えており、第２のメモリもしくはメモリ領域の同一または異なるメモリセルに対して、少なくとも２つの処理ユニットがポートを介してアクセスし、第１のメモリシステムからのデータまたは指令の少なくともいずれかがブロック単位で一時的に記憶される。 （もっと読む）

クリティカルセクションをトランザクション的に実行することでロックを回避するシステムは、以下のようにプログラムを修正する。（１）クリティカルセクションのトランザクション的実行中に、プログラムはまずクリティカルセクションに関連するロックが別の処理によって保持されているか否かを決定し、保持されている場合にはトランザクション的実行を打ち切る。（２）トランザクション的実行が別の処理からの干渉的データアクセスに遭遇することなく完了する場合には、プログラムはトランザクション的実行中に作成された変更をコミットし、クリティカルセクションの後のプログラムの通常の非トランザクション的実行を任意で再開する。（３）トランザクション的実行中に別の処理からの干渉的データアクセスに遭遇する場合には、プログラムはトランザクション的実行中に作成された変更を破棄し、クリティカルセクションの再実行を試みる。
（もっと読む）

プロセッサ（５１）は、フェッチされたそれぞれの命令について命令の型を判定するデコード論理演算回路（５４）、第１のレベルのキャッシュ（Ｌ１）、第１のレベルのキャッシュに結合された第２のレベルのキャッシュ（Ｌ２）、ならびに第１および第２のレベルのキャッシュに動作するように結合された制御論理演算回路を備える。制御論理演算回路は、好ましくは、第１の型の命令についてキャッシュ・ミスがあった場合にキャッシュ・ラインフィルが第１のレベルのキャッシュに対し実行されるようにするが、第２の型の命令については第１のレベルのキャッシュに対しラインフィルが実行されるのを禁止する。
（もっと読む）

【課題】 データ処理システム内のメモリ・ブロックを初期設定するプロセッサ、データ処理システム、および方法を提供することにある。
【解決手段】 初期設定すべきターゲット・メモリ・ブロックを示す関連プロセッサ・コアからの初期設定動作を受信したことに応答して、キャッシュ・メモリはターゲット・メモリ・ブロックのコヒーレンス状態を決定する。ターゲット・メモリ・ブロックがキャッシュ・メモリに対するデータ無効コヒーレンス状態を有するという判断に応答して、キャッシュ・メモリは、ターゲット・メモリ・ブロックを示す対応する初期設定要求を相互接続上で発行する。初期設定要求に応答して、ターゲット・メモリ・ブロックはデータ処理システムのメモリ内で初期設定値に初期設定される。したがって、ターゲット・メモリ・ブロックは、キャッシュ・メモリによりターゲット・メモリ・ブロックの有効なコピーを保持せずに初期設定することができる。 （もっと読む）