共有メモリへの書込みアクセスを処理するためにデータ処理装置と方法を提供する。データ処理装置は、共有メモリ内のデータへのアクセスを要求するデータ処理操作を実行するための複数の演算処理装置を有し、各演算処理装置は、該演算処理装置によるアクセスのためにデータのサブセットを格納することができる、それに関連付けられたキャッシュを有する。各演算処理装置によりアクセスされるデータが最新であることを保障するために、キャッシュ・コヒーレンシー・プロトコルを用いたキャッシュ・コヒーレンシー論理が提供される。各演算処理装置は、共有メモリ内に格納するためのデータ値を出力する際に、書込みアクセス要求を発行し、その書込みアクセス要求が、関連付けられたキャッシュ及び共有メモリの両方の更新を要求する種類のものである場合に、コヒーレンシー操作が、キャッシュ・コヒーレンシー論理内で開始される。次に、キャッシュ内のデータがコヒーレントを保つことを保障するために、書込みアクセス要求を発行する演算処理装置に関連付けられたキャッシュを含む、複数の演算処理装置に関連付けられた全てのキャッシュに関してコヒーレンシー操作を行う。更に、キャッシュ・コヒーレンシー論理は、書込みアクセス要求の対象となる各データ値に関して、共有メモリに更新要求を発行することができる。このような方法は、特に、複雑度を増すことなく、又、発行元の演算処理装置とそれに関連付けられたキャッシュのアクセスタイミングに影響を与えることなく、書込みアクセス要求の正確な動作を保障するための簡単で効率的な機構を提供する。
（もっと読む）

【課題】メモリに配置されたバッファを介したデータ転送において、データの種類に依存しない、適用範囲の広い、メモリアクセスの削減が可能なデータ処理装置を提供する。
【解決手段】複数のデータ処理部（１１〜１ｎ）と、複数のデータ処理部（１１〜１ｎ）が共通にアクセスするメモリ（４）とを有し、複数のデータ処理部（１１〜１ｎ）が、メモリ（４）を介して転送データを転送するデータ処理装置であって、メモリ（４）に、転送データと、転送データの圧縮データとを保持する。そして、データのリード要求があると、圧縮データを展開し、展開データを展開データバッファ（５）に格納する。圧縮データを展開している間は、メモリ（４）から元のデータをリードし、展開データが展開データバッファ（５）に格納された以降は、展開データバッファ（５）から展開データをリードする。 （もっと読む）

【課題】効率的にキャッシュメモリを利用することができるストレージシステム等を提供すること
【解決手段】ストレージ装置は、キャッシュメモリの使用状況を示す使用状況情報を通信可能に接続された他のストレージ装置から取得するキャッシュメモリ使用状況取得部と、使用状況情報を取得元の前記他のストレージ装置を識別する情報と対応付けて記憶するキャッシュメモリ管理テーブルと、ホストコンピュータからデータを受信したときに自装置のキャッシュメモリの空き領域がない場合にキャッシュメモリ管理テーブルを参照して空き領域のある他のストレージ装置が存在するか否かを判定し、存在する場合には当該他のストレージ装置にデータを格納する外部書き込み部と、キャッシュメモリに他のストレージ装置により書き込まれたデータを当該データの書き込み元の他のストレージ装置のキャッシュメモリに書き込むデータ書き戻し部とを備える。 （もっと読む）

【課題】複数のメモリアクセス元からのプリフェッチメモリへのアクセスによる待ち状態を減らし、動画像処理の効率化を図ることができる動画像処理装置を提供する。
【解決手段】プリフェッチメモリ３５を個々にアクセス可能な４個のメモリ３８＿０〜３８＿３で構成する。復号処理部３３用のアドレス生成回路４０、復号処理部３４用のアドレス生成回路４１、プリフェッチメモリ更新制御部３６用のアドレス生成回路４２、メモリ３８＿０〜３８＿３の各々がアクセスされているか否かを示す使用／未使用フラグレジスタ４４を設ける。調停回路４３は、使用／未使用フラグレジスタ４４を参照することにより、復号処理部３３、復号処理部３４及びプリフェッチメモリ更新制御部３６によるメモリ３８＿０〜３８＿３内の同一メモリに対するアクセスが衝突しない限り、複数の並列的なメモリアクセスを可能とする。 （もっと読む）

【課題】キャッシュを有するＣＰＵと、そのキャッシュのタグのコピー（スヌープタグ）を有するシステムコントローラを搭載し、かつキャッシュタグのリプレース情報の発行がないＣＰＵを持つ情報処理システムにおいて、ＣＰＵ内のキャッシュタグの過剰なリプレースを抑制することにより、キャッシュミス率を減らし、性能低下を抑えることを目的とする。
【解決手段】システムコントローラ内のスヌープタグのＷＡＹを、ＣＰＵ内のキャッシュタグのＷＡＹ数よりも多くした情報処理システムにより、上記課題の解決を図る。 （もっと読む）

【課題】キャッシュメモリを複数のポートを介して読み書き可能とすることにより、キャッシュメモリに対する更新処理が行われた時点で両プロセッサに搭載されているキャッシュメモリの内容を一致させることができる二重化システム及び系切り換え方法を提供する。
【解決手段】運用系プロセッサ及び予備系プロセッサのいずれかでの障害発生を監視し、運用系プロセッサで発生した場合には予備系プロセッサへ切り替える。キャッシュメモリは同時にデータの読み書きを行うことができる複数のポートを有し、運用系プロセッサのキャッシュメモリコントローラは、キャッシュメモリに対する更新データを、更新処理に用いるポートと相違するポートを用いて予備系プロセッサのキャッシュメモリに対して転送する。予備系プロセッサのキャッシュメモリコントローラは、受信した更新データを、更新処理に用いるポートとは相違するポートを用いて、キャッシュメモリに書き込む。 （もっと読む）

【課題】マルチプロセッサシステムに関し，キャッシュリプレース要求によってグローバルバスに負荷がかかることを防ぐことが可能となる技術を提供する。
【解決手段】ＣＰＵ１２０ａから発行されたリクエストは，ＣＰＵバス１３０ａ，ＣＰＵ発行リクエストキュー１１２ａを介し，ローカルアービタ１１３から出力される。キャッシュリプレース要求折り返し回路１４０は，折り返し判定回路１４１によって，出力されたリクエストがキャッシュリプレース要求か否かを判定する。キャッシュリプレース要求以外のリクエストは，ローカルバス３００ａに出力される。キャッシュリプレース要求は，セレクタ１４２に出力され，グローバルバス３０１に有効なリクエストがないタイミングで，リクエスト処理部１１４に送られる。 （もっと読む）

【課題】ディレクトリでの訂正不可能障害から継続動作可能状態に復帰することを可能とするマルチプロセッサシステムを提供する。
【解決手段】主記憶装置１０７と複数のプロセッサ１０１とメモリコントローラ１０５とディレクトリ１０６とを具備するマルチプロセッサシステムを用いる。プロセッサ１０１はプロセッサキャッシュ１０２を有する。ディレクトリ１０６は、エントリ情報を格納する。メモリコントローラ１０５は、プロセッサキャッシュ間のコヒーレンシを保証し、ディレクトリ１０６から得た第１アドレス情報に対応する第１エントリ情報に異常が有る場合、第１エントリ情報を無効化する指示をプロセッサ１０１へ出力する。プロセッサ１０１は、プロセッサキャッシュ１０２の第１エントリ情報を無効化し、第１アドレス情報で特定される最新データが主記憶装置１０７にあることを示す返信をメモリコントローラ１０５へ出力する。 （もっと読む）

【課題】マルチプロセッサシステムを制御するシステムコントローラに関し，システムコントローラによるＥｖｉｃｔｉｏｎの数を減らし，システムの性能低下を防止することができるようにする。
【解決手段】マルチプロセッサシステムにおいて，システムコントローラ１１０は，各ＣＰＵ１２０が保持するキャッシュタグ１２２のコピー情報であるスヌープタグ１１１を備える。同一のＣＰＵバス１３０に接続されたＣＰＵ１２０同士でキャッシュタグ１２２にＳ（共有状態）の同じアドレスが登録される場合には，その同じアドレスが登録されるＣＰＵ１２０に対応するスヌープタグ１１１のいずれか１つにのみ，Ｓ（共有状態）でアドレスが登録されるようにする。 （もっと読む）

【課題】アクセスのレイテンシの削減を図り、システムの性能を向上させる。
【解決手段】共有資源と、共有バスと、複数のリクエスタとを有するバスシステムにおいて、前記複数のリクエスタによる前記共有バスを介しての前記共有資源へのアクセス要求の調停を行うバスアービトレーション装置であって、前記複数のリクエスタのうち少なくとも１つのリクエスタは、その内部の状態に応じて、そのリクエスタによるアクセス要求の優先順位を変更すべきであることを通知する内部状態信号を出力するものであり、当該バスアービトレーション装置は、前記内部状態信号に基づいて、前記アクセス要求の調停を行う。 （もっと読む）

並列な階層ストレージ・システムで並列データの分散および管理を調整するための方法およびコンピュータ・プログラム製品を提示する。並列データの階層マップが提供される。階層マップは、複数のマップ・オブジェクトを含み、各マップ・オブジェクトは、データの所与のアレイを、マップ・オブジェクトの親マップ・オブジェクトにより作成される、データの複数のサブアレイへとどのように区分するか、またその並列データを、どのように並列コンピュータのストレージ階層へと記憶するかを記述する。
（もっと読む）

【課題】 ロックのオーバヘッドなしに更新される集中キャッシュを提供すること。
【解決手段】 更新は、途中で割り込むことができない点で「アトミック」である。アプリケーションは、参照テーブルを介してデータにアクセスして、常に自由に集中キャッシュ内のデータを読み込む。アプリケーションは直接キャッシュを更新せず、その代わりに更新要求をサービスルーチンに送る。キャッシュを更新するために、サービスルーチンは、２つの段階で進行する。第１の段階で、サービスルーチンは、参照テーブルを更新することなしに、新しいデータを準備し、それらをキャッシュに追加する。第１段階の間、キャッシュにアクセスするアプリケーションは、参照テーブルがまだ更新されていないため、新しいデータを「見る」ことができない。第１段階が完了した後で、サービスルーチンは、更新プロセスの第２段階、すなわち参照テーブルの自動更新を実行する。この２段階更新プロセスは、キャッシュを常に一貫した状態にしておく。 （もっと読む）

【課題】複数のデータ構造を使用してキャッシュ内のデータを管理する方法、システム、およびプログラムを提供すること。
【解決手段】複数のデータ構造が、第２コンピュータ可読媒体に追加された第１コンピュータ可読媒体からのデータを識別するエントリをそれぞれ有する。第１コンピュータ可読媒体内のデータを求める要求が受信される。要求されたデータに関するエントリがデータ構造のうちの１つの中に存在するかどうかに関して判定が行われる。要求されたデータに関するエントリがデータ構造のうちの１つの中に存在しないと判定したことに応答して、要求されたデータが第１コンピュータ可読媒体から取り出され、第２コンピュータ可読媒体に格納される。要求されたデータに関するエントリがデータ構造のうちの１つの中に存在しないと判定したことに応答して、データ構造のうちの１つが選択され、前記取り出されたデータに関するエントリが、選択されたデータ構造に追加される。 （もっと読む）

【課題】
コピーバック方式採用の二重化構成のプロセッサの障害発生時のキャッシュフラッシュ実行中にキャッシュエラーが発生した場合に障害処理が繰り返され、正常処理のプログラムの起動が再開できない問題がある。
【解決手段】
置換フラッシュを行う場合に、障害発生を表示するフラグを設定し、障害中のフラグの表示がある場合にキャッシュエラーが発生しても、置換アドレスの初期設定、及びフラグの障害発生の再設定の手順をスキップすることにより、障害処理の繰り返しを回避してプログラムの再開起動を行う。 （もっと読む）

【課題】複数のノード間での通信方法を開示する。
【解決手段】各ノードは、複数のプロセッサおよび相互接続チップセットを含み、第１のノード内のプロセッサからデータ要求を発行し、拡張ポート（またはスケーラビリティポート）を通してこのデータ要求を他のノードに渡す。また、データ要求に応答してメモリのアクセスを開始し、各ノード内の各プロセッサのプロセッサキャッシュをスヌープする。従って、該要求を発行するプロセッサを持つノード内の（あるいは別のノードの）プロセッサキャッシュまたはメモリ内のデータの格納場所を識別する。さらに、ルータシステムにて２つの直接結合されたノード間でデータを要求する方法と、相互接続システム内の３またはそれ以上のノード間でのデータ要求方法と、相互接続システム内のクロスケースの解消方法と、ノードを直接またはプロトコルエンジンを通して結合するための相互接続システムも開示する。 （もっと読む）

【課題】書込みアドレスを保持するためのハード量を減少させつつ、一のプロセッサが記憶装置に対してデータ書込みを実行中に、他のプロセッサによるデータ読出し等を高速化する。
【解決手段】記憶装置からデータを読出す第１プロセッサと、並列的にデータを書込む第２プロセッサと、を備え、前記第１プロセッサは、前記第１プロセッサまたは前記第２プロセッサより実行される命令を実行アドレスとともに出力する命令出力手段と、読出されたデータを一時的に記憶するデータ記憶手段と、読出すべきデータが前記データ記憶手段に記憶されているデータ有無判定手段と、を備え、書込みアドレス記憶手段を備える情報処理装置において、前記第２プロセッサは、前記書込みアドレス記憶アドレス一致判定手段を備え、前記第１プロセッサは、前記実行アドレスと前記書込みアドレスとが一致しないと判定されたときに前記データ記憶手段からデータを読出す。 （もっと読む）

【課題】改良されたキャッシュ・コヒーレント・データ処理システム、キャッシュ・システム、およびキャッシュ・コヒーレント・データ処理システムにおけるデータ処理方法を提供する。
【解決手段】アドレス・タグが有効であることと、記憶位置が有効データを含まないこととを示す第１のデータ無効コヒーレンシー状態に設定される。アドレス・タグに一致しており、かつ排他的アクセス動作を開始した要求元の相対的ドメイン・ロケーションを示す目標アドレスを指定する排他的アクセス要求のスヌーピングに応答して、アドレス・タグが有効であることと、記憶位置が有効データを含まないことと、要求元の相対的ロケーションに基づく排他的アクセス動作が無事完了した時に、アドレス・タグと関連する目標メモリ・ブロックが、第１のコヒーレンシー・ドメイン内にキャッシュされているかどうかとを示す、第２のデータ無効コヒーレンシー状態に更新する。 （もっと読む）

【課題】集積回路装置の内蔵メモリの容量を大きく削減し、チップサイズを小さくしコストの削減を図ること。
【解決手段】本共用内蔵メモリ回路１００は、１又は複数のデータブロックで構成されたメモリ部１１０と、タグマスター部１３０と、所定のタイミングでメモリ部の所定のデータブロックのデータを外部メモリへライトバックする制御または外部メモリからのメモリ部の所定のデータブロックへデータのフィルする制御を行うライトバック・フィル制御回路２００と、メモリ部へのアクセス元のマスタ回路を検出し、検出したマスタ回路を特定するためのマスターアドレス情報を生成するマスターアドレス生成回路３５０を含む。タグマスター部に記憶されているマスター情報と、生成されたマスターアドレス情報とを比較し、比較結果に基づき外部メモリから当該データブロックへのフィルの必要性の有無を判断する。 （もっと読む）

【課題】本発明は複数の制御装置からなるシステムにおけるシステムプログラムデータメモリ（ＳＰＭ）アクセス方式に関し，ＳＰＭを備えたシステムの機能を拡張して制御装置を整数倍した場合に低コストでプログラムの改版時の更新動作を迅速に行うことを目的とする。
【解決手段】一定個数の制御装置により群を構成し，一つの群の１つまたはその予備を含む２つの制御装置にだけシステム内制御装置全体のソフトウェアを格納するＳＰＭを設け，複数群の中のＳＰＭを設けた制御装置及び他の各群のそれぞれの中の１つまたは２つの制御装置にＳＰＭの一部のコピーを保持するキャッシュメモリを設ける。各群に属する複数の制御装置の間でデータを転送するグローバルバスを設け，キャッシュメモリを設けた各群の制御装置の間でデータを転送するシリアル・グローバルバスを設け，プログラムデータを制御装置間でコピーするよう構成する。 （もっと読む）

【課題】 本発明の課題は、プロセッサにより頻繁にアクセスされる下位レベルキャッシュのキャッシュラインを上位レベルキャッシュから排除する可能性を低減させることによりパフォーマンスを向上させるための方法、装置、物及びシステムを提供することである。
【解決手段】 本発明は、下位レベルキャッシュの下位レベルキャッシュラインに存在するデータに対するキャッシュアクセスリクエストを受け付けるステップと、前記下位レベルキャッシュに統合される上位レベルキャッシュに前記下位レベルキャッシュラインに関する最新性情報を送信するステップとを有する方法を提供する。 （もっと読む）