【課題】 サーバ装置を停止させることなく、容易にバッテリの交換が可能なサーバ装置およびバッテリ交換制御方法を提供する。
【解決手段】 メイン基板１０１に対して直行し、かつ接続部材７ｈが接続孔１０３に勘合するように装着されたＲＡＩＤコントローラボード７の一方の面の長手方向αに開閉蓋７ｉを解放し挿通することにより着脱可能に装着されたバッテリ７ｃによってバックアップされるキャッシュメモリがクリアーされていると判別した場合は、バッテリ７ｃの交換を促す処理を行う。 （もっと読む）

【課題】表示端末の電力の消耗により生じる電池残量に関するユーザの混乱を防ぐことができる表示端末及び表示端末プログラムを提供する。
【解決手段】表示端末では、キー入力操作等のユーザによる操作又は外部からのアクセスが行われた際のイベントが発生した日時が計時装置より取得され、取得された日時がＥＥＰＲＯＭに設けられている最終イベント日時記憶エリアに記憶される。そして、表示端末への電力供給が断たれる処理が行われる前に、最終イベント日時記憶エリアから最終のイベントが発生した日時を取得し（Ｓ２１）、表示端末の電気泳動表示部に表示される（Ｓ２２）。そして、最終のイベントが発生した日時を表示したまま、表示端末への電力の供給が断たれる（Ｓ２３）。 （もっと読む）

本発明の実施形態は、データ記憶装置内のバッテリ・バックアップ・ユニット用の改良型バッテリ学習サイクル装置および方法を含む。バックアップ・ユニットは、第１のバッテリパックと、対応する充電容量ゲージと、１つまたは複数の第２のバッテリパックと、対応する充電容量ゲージと、任意の所与時間において、学習サイクルにただ１つのバッテリパックだけを選択するように構成された制御器スイッチとを含む。充電容量ゲージは、学習サイクルの放電段階終了時に、学習サイクル・バッテリパックの放電深度が、学習サイクル・バッテリパックの充電容量と、残りのバッテリパックの満充電容量とを組み合わせると、装置のキャッシュ格納データが物理的データ記憶装置にオフロードされるのに十分となり、データ記憶装置がライトバック・キャッシュ・モードからライトスルー・キャッシュ・モードに切り換わる必要がなくなる放電深度となるものである。
（もっと読む）

【課題】端末に搭載された二次電池の容量が一旦不足した後は、専用の充電器が無ければ当該端末を使用できないようにする。
【解決手段】充電器３は、プログラムを記憶するプログラム記憶部３５を備える。端末２は、接続状態にある充電器３のプログラム記憶部３５からプログラムを取り込む。そして、充電器３から取り込んだプログラムを揮発性記憶部２０３に格納する。端末２は、この揮発性記憶部２０３に格納されたプログラムに基づいて情報処理を行う。 （もっと読む）

【課題】 PCからのインターフェースを使用して二次電池を充電できる周辺装置において、PCの駆動が二次電池であったとしても、インターフェースを使用して充電した場合でも、周辺装置より先にPCの電源が落ちることが無いようにする。
【解決手段】
PCの駆動が二次電池駆動なのか商用電源なのかにより場合分けを行い、二次電池駆動であったとしても、周辺機器側でPCの二次電池の残量を監視することにより、周辺機器側にPCから電力を供給していた場合でも、周辺機器より先にPCの電源が落ちることが無いように、周辺機器の二次電池の残量を見極めながら、動作状態を変更する。 （もっと読む）

【課題】燃料電池ユニットから電力供給を受ける情報処理装置において、情報処理装置に設けられた二次電池の最適な充電制御を実現する情報処理装置システムを提供する。
【解決手段】充放電可能な二次電池８０を具備する情報処理装置１８と、情報処理装置１８に着脱可能に接続され、化学反応により発電可能な燃料電池を有する電池ユニット１０とを具備する情報処理装置システムであって、情報処理装置１８は二次電池８０を充電する際に、この情報処理装置１８が電源オン状態である場合は二次電池８０の充電の満充電検出を行わずに充電を実行し、情報処理装置１８が電源オフ状態である場合は二次電池８０の満充電検出を行い、満充電を検出した場合充電の停止をおこなう。 （もっと読む）

【課題】 主電池からの電源供給が停止した場合にも、ＲＡＭに書き込み中のデータを安全に保存することができる、ハンディターミナルを提供する。
【解決手段】 主電池１６、ＲＡＭをバックアップする副電池１７、主電池１６から副電池１７に切り替える間にＣＰＵ１を通常動作させるキャパシタ１８を搭載する。そして、主電池１６からの電源供給が停止した場合に、ＣＰＵ１の電源を主電池１６からキャパシタ１８に切り替える。ＣＰＵ１はキャパシタ１８から電源の供給を受けている間に、ＲＡＭ１２にデータ書き込み中であればデータの書き込みを完了する。その後、キャパシタ１８が放電し電圧が低下した後に、ＣＰＵ１とＲＡＭ１２の電源を副電池１７に切り替え、この副電池１７によりＣＰＵ１をスリープ状態に維持すると共に、ＲＡＭ１２がデータを保持できるようにバックアップする。 （もっと読む）

【課題】表示パネルを、バッテリを電源として駆動する電子機器において、ユーザの希望使用時間中、可及的にユーザビリティを落とすことなく、バッテリを持続させることが可能な電子機器を提供することを目的とする。
【解決手段】パネル３１の各輝度間での消費電力デルタを登録した輝度間消費電力デルタテーブル４２と、バッテリ２５の残量を検出するＰｏｗｅｒ Ｍａｎａｇｅｒドライバ５２と、パネル３１の輝度を設定するＰｏｗｅｒ Ｍａｎａｇｅｒ５１とを備え、Ｐｏｗｅｒ Ｍａｎａｇｅｒ５１は、ユーザのバッテリ２５の希望動作時間と、バッテリ残量と、および輝度間消費電力デルタテーブル４２のデータとに基づいて、パネル３１の輝度を設定する。 （もっと読む）

【課題】マルチプロセッサシステムの稼働状況に応じてメモリデバイスの消費電力を低減することを実現した情報処理装置同一構成の複数のプロセッサを効率的に使い分けることを実現した情報処理装置を提供する。
【解決手段】ＥＣ／ＫＢＣ２１は、ＣＰＵ１１が内蔵する複数のコア１１ａ〜１１ｂの稼働数を監視し、このコア１１ａ〜１１ｂの稼働数に応じて、省電力化のためのメインメモリ１３の制御を当該メインメモリ１３のメモリ構成単位毎に実行する。 （もっと読む）

【課題】
本発明の課題は、独立して電圧の設定が可能な電源系統を複数有する半導体装置であって、電源変動の抑止を図った半導体装置を提供することにある。
【解決手段】
外部制御回路からの制御によって電位を制御される第１電源と、前記外部制御回路からの制御によって電位を制御され、前記第１電源とは独立して電位の設定が可能な第２電源と、前記第１電源により駆動される回路から構成される第１電源系統と、前記第２電源により駆動される回路から構成される第２電源系統と、前記外部制御回路から、前記第１電源系統及び前記第２電源系統を同電位で動作させていることを示す電位一致信号を受けて、前記第１電源系統の第１高電位線と前記第２電源系統の第２高電位線との接続動作をする接続回路と、を備えることを特徴とする半導体集積回路。
（もっと読む）

【課題】蓋体部の開閉の繰り返しにかかわらず、本体部および蓋体部からの常に確実なデータ入力が可能な信頼性にすぐれた携帯型無線端末を提供する。
【解決手段】本体部２にデータ入力およびデータ送信の機能を持たせ、蓋体部４にも専用のデータ入力およびデータ送信の機能を持たせる。蓋体部４が閉じられているときに本体部２に設けられた第１電池から蓋体部４に設けられた第２電池への充電路を形成し、蓋体部４が開いているときに充電路を遮断する充電手段を備える。 （もっと読む）

【課題】複数の内部回路にそれぞれ供給する電圧のずれを低減することが可能な電圧レギュレータを提供する。
【解決手段】電圧レギュレータ１００の制御回路１は、第２の電源端子Ａ２の第２の電圧が第１の電源端子Ａ１の第１の電圧よりも高い場合には、第２の可変抵抗Ｒ２の抵抗値が第１の可変抵抗Ｒ１の抵抗値よりも大きくなるように、少なくとも第２の可変抵抗Ｒ２を調整して、第１の出力端子Ｘ１の電圧と第２の出力端子Ｘ２の電圧とを接近させる。 （もっと読む）

【課題】本発明は、多電源制御方法及び半導体集積回路に関し、複数の電源からの電源電圧を用いるドメイン間で高速なデータ転送を行うことを可能とすることを目的とする。
【解決手段】複数の電源からの電源電圧を用いる複数のドメインと、ドメイン間に設けられドメイン間のデータの受け渡しを行う非同期ブリッジ部を備え、負荷に応じて少なくとも各ドメインで用いる電源電圧を動的に変更可能な構成を有する半導体集積回路の多電源制御方法において、少なくとも２つのドメインで用いる電源電圧が同じ場合、１つの電源からの電源電圧を前記２つのドメインに対して供給するように電源パスを切り換え、前記２つのドメイン間のデータの受け渡しを非同期ブリッジ部をバイパスして行うようにデータパスを切り換えるように構成する。 （もっと読む）

【課題】電源の小型化及びコストの低減を図りつつ、供給対象に適切に電力を供給することができる電源制御装置を提供すること。
【解決手段】少なくとも２台以上の電源装置からの電源供給を必要とする電源供給対象装置に対して、複数の電源装置による電源供給制御を行う電源制御装置であって、各電源装置が電源供給可能な状態であるか否かを監視し、電源供給対象装置が電源供給を必要とする台数の電源装置が電源供給可能となった場合に、当該電源供給可能となった複数の電源装置から電源供給対象装置に電源供給を開始するよう制御する制御手段を備えた。 （もっと読む）

【課題】電源装置の異常に対応するとともに回路構成の簡易化を図ることが可能な電源装置および電源システムを提供する。
【解決手段】電源装置１０１は、バスラインＢＵＳ１を介して他の電源装置１０２，１０３と接続される電源装置であって、電圧を生成する電圧生成回路１と、自己の電源装置の異常を検出して異常検出信号を出力する異常検出回路２と、異常検出回路２から受けた異常検出信号をバスラインＢＵＳ１経由で他の電源装置１０２，１０３へ出力し、かつバスラインＢＵＳ１経由で他の電源装置１０２，１０３からの異常検出信号を受けて出力するインタフェース回路３と、異常検出回路２から異常検出信号を受けた場合、またはインタフェース回路３から異常検出信号を受けた場合には、電圧生成回路１を制御して電圧の生成を停止させる異常制御回路４とを含む。 （もっと読む）

【課題】サスペンド処理における緊急用電源の電圧降下量を小さくする。
【解決手段】ＣＰＵ速度対応テーブル７１には、デバイス８，９の動作状態毎に、携帯端末１００において設定可能な複数のＣＰＵ速度のうち、サスペンド処理における緊急用電源２の電圧降下量が最も小さくて済むＣＰＵ速度が予め対応付けられている。主電源１からの電源供給が切断された際には、デバイス８，９の動作状態が判別され、判別されたデバイス８，９の動作状態に基づいて、ＣＰＵ速度対応テーブル７１からデバイス８，９の動作状態に対応するＣＰＵ速度が読み出され、読み出されたＣＰＵ速度に基づいてサスペンド処理が実行される。 （もっと読む）

【課題】信頼性が高く、低コストでバッテリをバックアップすることができる電源バックアップシステムの提供。
【解決手段】ＡＣＰＩシステム１００が、メモリモジュール１３０（メモリ）と、メモリに電力が供給されていることを示す電源確定信号および節電モードへの移行を指示する５Ｖのスタンバイ信号を出力する主電源１１０と、節電モードへの移行の指示がなされたことを示すＳ３制御信号を出力するＡＣＰＩコントローラ１５０と、主電源１１０からメモリに供給される電力を節電モード時の低消費電力に切り替えるＤＵＡＬ回路１８０と、メモリに向けて電力を供給可能な補助電源１７０と、主電源１１０からの電源確定信号およびＡＣＰＩコントローラ１５０からのＳ３制御信号の出力状況を監視して補助電源１７０からの電力供給を制御可能なバッテリ制御部１６０とを有する。 （もっと読む）

【課題】待機時の消費電力を低減することができる電子機器を提供することを課題とする。
【解決手段】第１のバッテリの電圧を変換する電源生成回路（１５）と、前記電源生成回路により生成された出力電圧を監視し、前記電源生成回路により生成された出力電圧が安定した電圧を保持するように前記電源生成回路の制御を行う電圧保持制御回路（１６）と、前記電源生成回路により生成された出力電圧を監視するための比較基準電圧を生成する電源供給部（１７）と、第２のバッテリで駆動され、前記電源生成回路により生成された出力電圧が目標電圧までに達する時間、あるいは複数の電源生成回路の出力電圧の生成開始順序及び出力電圧の生成開始のタイミングを制御する電源シーケンス制御回路（１８）と、動作信号を入力すると、前記電源供給部のオン及び前記電源シーケンス制御回路の動作開始を指示する動作指示回路（１９）とを有する電子機器が提供される。 （もっと読む）

【課題】 ２次電池等よりも安価であるが蓄電容量の小さいコンデンサをバックアップ電源として採用しつつ、確実にバックアップ処理を行えるようにする。
【解決手段】 この発明が適用されたデータ通信装置１０は、主電源電圧Ｖａを検知するための電圧検知回路３６と、バックアップ電源としてのコンデンサ１８の両端間電圧Ｖｂを検知するための電圧検知回路３８と、ＣＰＵ２０を含む負荷回路４２に印加される電圧Ｖｃを検知するための電圧検知回路４０と、を有している。ＣＰＵ２０は、電圧検知回路３６および４０の出力信号ＡおよびＣに基づいて、主電源電圧Ｖａの供給が断たれたことを認識する。そして、バックアップ処理に必要な電気エネルギがコンデンサ１８に蓄えられていることを、電圧検知回路３８の出力信号Ｂから認識すると、当該バックアップ処理として、相手方装置との通信履歴データをＣＦカード１６に書き込む。 （もっと読む）

【課題】マイクロコンピュータにおいて、低消費電力化を実現することができる技術を提供する。
【解決手段】内部電源1で動作するCPU１０１と、内部電源2で動作する保持用RAM１０４とを具備する。内部電源1と内部電源2とを供給してCPU１０１のクロックが動作する通常動作モードと、内部電源1と内部電源2とを供給してCPU１０１のクロックが停止するスリープモード又はソフトウェアスタンバイモードと、内部電源1を遮断して内部電源2を供給してCPU１０１のクロックが停止するディープスタンバイモードとを有する。そして、ディープスタンバイモードから通常動作モードへの復帰時のブートアドレスを選択するアドレス切換器１０２を具備し、かつ選択されるブートアドレスの一方は外部に接続されたROM１１４であり、他方は保持用RAM１０４であることを特徴とする。 （もっと読む）