説明

Fターム[5B011LL13]の内容

電源 (19,167) | 節電(オートパワーオフを除く) (3,178) | 節電モードへの切替 (2,150) | CPUモードの切替 (566) | クロック周波数の変更 (312)

Fターム[5B011LL13]に分類される特許

201 - 220 / 312


【課題】パフォーマンスの低下を抑えながら、半導体装置の温度上昇を抑制すること。
【解決手段】DTS201Bが温度T1を測定し、制御部201Cが温度T1が閾温度より高いと判断した場合に、半導体回路202に測定温度T1を送信する。DTS202Bが温度T2を計測する。制御部202Cは、温度T1が前記温度T2より高いと判断した場合に、第2プロセッサ回路202Aの動作速度を低下させる。 (もっと読む)


【課題】休止状態にあるホストプロセッサを頻繁に起動しないことにより、休止状態から稼働状態に遷移する際の時間的オーバヘッドを軽減するとともに、オーバヘッド時間に浪費する電力を抑制し、通信性能の向上を図ること。
【解決手段】通信インタフェース回路101は、受信信号からパケットデータを抽出する。通信インタフェース制御回路102は、割り込み信号を生成して出力する。ネットワークプロセッサ103は、パケットデータを解析して、解析結果に基づいて、パケットデータをホストプロセッサ108に転送するか否かを判定する。割り込み制御回路105は、ネットワークプロセッサ103から割り込み信号を受け取った際に、ホストプロセッサ108を起動させる。ホストプロセッサ108は、電源及びクロックの供給を受けて起動し、割り込み信号を受けてパケットデータの受信処理を実行する。 (もっと読む)


【課題】CPUの処理負荷を増加させることなく、CPUの負荷状態を測定して所定以上の高負荷状態で負荷を下げることにより、電源が容量オーバーとなることを防止する。
【解決手段】CPU101の動作率を測定し該動作率が高くなった場合、CPU101の負荷を減らす必要があると判断してCPUへの割り込み制御信号や外部機器への制御信号を送出する動作率測定部105をCPULSIに設置する。動作率測定部105でのCPU101の動作率の測定と負荷状態の判断の方法としては、スタンバイ制御部102の一定時間内の出力やCPU101へのクロック、電源の供給割合として常時測定し、動作率が高い場合に高負荷状態と判断する。 (もっと読む)


【課題】ディスクアレイ装置においてコントローラモジュールまたはディスクの消費電力を削減すること。
【解決手段】コントローラモジュールまたはディスクの動作履歴に基づいて将来の動作状態を判断し、コントローラモジュールまたはディスクの将来の動作状態や現在の動作状況に基づいて、冗長性を確保しつつ消費電力が少なくなるようにコントローラモジュールまたはディスクの動作状態を設定する。 (もっと読む)


【課題】非圧縮領域の空きメモリ量に応じた電子回路の制御によって、メモリ圧縮技術を導入したコンピュータ・システムでの情報単位当りに消費されるエネルギーを低減することである。
【解決手段】コンピュータ・システムにおける消費電力を低減する為、コンピュータ・システムのメモリの空きメモリ量が基準値より多い場合、クロックの供給を停止し、前記メモリの空きメモリ量が基準値より少ない場合、クロックを供給するよう構成されてなるコンピュータ・システム。 (もっと読む)


【課題】CMOSに基づく集積回路の制御のための処理装置用制御器を提供する。
【解決手段】DVS制御はタイミング期限内でタスクを完了する処理資源のための電圧周波数プロファイルを決定することによって確率される。電圧周波数プロファイルは利用可能動作周波数を多数の離散許可動作周波数に制約することによって決定される。一実施形態では、電圧周波数プロファイルの受理は処理資源が許容時間内でタスクを実行するかどうかを決定することによって行われる。一実施形態では、これは関連するタスクの最悪事例サイクルカウントを参照して評価される。 (もっと読む)


【課題】 グラフィックスプロセッサ回路に使用される動的リーク制御回路を提供する。
【解決手段】 本動的リーク制御回路はグラフィックスプロセッサ回路を構成するトランジスタのバックバイアスを特定の動作モードの間に選択に有効にすることができる。バックバイアスレベルは2つの別々の電力レールによって制御される。第1の電力レールは既存の電源に結合し、第2の電力レールは別個の調整可能電圧レギュレータに結合する。第1の電力レールにも別個の電圧レギュレータを提供することが可能である。またハードウェアベースの状態機械またはソフトウェアプロセスは、1以上の動作モードの発生を検出し、第1および第2の電力レールの電圧レギュレータを調整して回路のバックバイアス状態を有効または無能にするかまたは回路の閾電圧を指定された電圧レンジ内で変更するようにプログラムされる。 (もっと読む)


【課題】計算装置のための最大電力使用設定値を決定する手段を提供する。
【解決手段】計算装置のための最大電力使用設定値は、計算装置による電力使用を減らすためにどのくらいの頻度で計算装置のプロセッサの周波数を下げる必要がありそうかに対応するユーザ指定の設定値と、計算装置が動作させられた前の期間におけるプロセッサの平均周波数と、前の期間におけるプロセッサの最低周波数と、前の期間に計算装置が使用した最大電力と、プロセッサの公称周波数とのうちの1つ以上に基づく。計算装置が最大電力使用設定値より多い電力を使用し始める時、計算装置により使用される電力は、例えば、プロセッサが動作する周波数を下げることにより、該設定値を超えないように減らされる。 (もっと読む)


【課題】電力を供給する伝送線路に接続され、演算処理を実行し外部機器と通信を行うフィールド機器において、伝送線路から供給される電流と演算処理に対する動作クロック周波数を可変して、低消費電力用または高速演算処理用を1種類の構成で実現するフィールド機器を提供すること。
【解決手段】電力を供給する伝送線路に接続され、演算処理を実行し外部機器と通信を行うフィールド機器において、前記伝送線路から供給される電流と前記演算処理に対する動作クロック周波数を、少なくとも2段階に可変するための設定データを出力する設定部と、前記設定データに基づき前記伝送線路から供給される電流を可変する電流可変部と、前記設定データに基づき前記演算処理に対する動作クロック周波数を可変する周波数可変部を備えた、ことを特徴とするもの。 (もっと読む)


【課題】 低電力で動作する半導体集積回路装置を提供する。
【解決手段】 半導体集積回路装置は、論理ブロックと、論理ブロックに供給される電力を制御する電力制御回路と、を含み、電力制御回路は、データ保持モード時に論理ブロックに格納されたデータを保持するのに必要な最小の動作電圧を供給するように構成される。 (もっと読む)


【課題】プロセッサの性能を管理するためのデータ処理装置および方法を提供する。
【解決手段】本方法は必要なプロセッサ性能レベルの指示を受け取るステップと、変調期間を決定するステップと、必要なプロセッサ性能レベルに応じて複数の所定の性能レベルを選択するステップとを含む。各選択された所定のプロセッサ性能レベルについて、所定のプロセッサ性能レベルでプロセッサが動作すべき変調期間の比率を決定するために決定操作が実行され、変調期間中に決定操作により決定された比率に示されるように、選択された所定のプロセッサ性能レベル間でプロセッサを切り替えるために変調操作が実行される。変調期間中に、必要なプロセッサ性能レベルに合致する平均性能レベルが達成可能であり、プロセッサが単に必要なプロセッサ性能レベルより上の所定のレベルで動作した場合に発生する不要なエネルギー消費が回避される。 (もっと読む)


【課題】
プロセッサ・システムが所定の稼動パラメータを超えないようにするために絞り技法を使用する電源システムを提供する。
【解決手段】
マルチコア・プロセッサに電力を供するために、電力システムがそのプロセッサに接続される。プロセッサが電力システムから消費する電力が所定の閾値電力を超えるとき、電力システムは、プロセッサ・コアのうちの少なくとも1つを絞る。電力システムは、電力絞りを行うために、特定のコアによる命令発生速度を減少させ得るか、或いは特定のコアをクロック・ゲートし得る。電力システムは、プロセッサ回路が、時間の経過と共に、電力システムから受ける実出力の、予測出力電圧に比較した場合の変動に動的に応答し、そのような変動を修正する。 (もっと読む)


【課題】並列処理によりプログラムを実行可能な複数の演算部を有するアクセラレータが、自らの内部の複数の演算部間の分担を決定して、プログラムを実行可能なアクセラレータを提供する。
【解決手段】アクセラレータ3は、PC2に接続可能で、プログラムを実行可能なアクセラレータである。アクセラレータ3は、プログラムを並列処理により実行可能な複数の演算部22aと、複数の演算部22aのそれぞれの動作及び処理能力の少なくとも一方を制御するF/V制御部22cと、実行するプログラムについての負荷情報に基づいて、複数の演算部22aのそれぞれの動作及び処理能力の少なくとも一方を決定して、その決定に応じてF/V制御部22cを制御する演算部21aとを有する。 (もっと読む)


【課題】省スペースかつ機種毎に印刷装置の電源電圧の安定化を図ることができる拡張ボード、印刷システム、拡張ボードの制御方法およびプログラムを提供する。
【解決手段】機種の異なる複数の印刷装置2に装着可能であり、印刷装置2の電源部16から電力供給を受けて動作すると共に、印刷装置2に拡張機能を追加する拡張ボード3であって、装着された印刷装置2の電源部16の電源電圧Vを検出する電圧検出手段と、印刷装置2の機種情報31を取得する機種情報取得手段と、電源電圧Vが所定の基準電圧値以下となったことを検出した場合、取得した機種情報31に応じて拡張機能を機能制限する制御手段15と、を備えた。 (もっと読む)


【課題】プロセッサの演算量が小さい時、電源制御コントローラのクロック周波数を下げることで、電源制御コントローラの損失を低減し、電子機器のバッテリの寿命を伸ばすことができる電源システムを提供する。
【解決手段】プロセッサ1と、プロセッサ1に電力を供給するスイッチングレギュレータとしての電源制御コントローラ31およびVR35と、プロセッサ1のプロセッサコアの動作電圧とクロック周波数を可変する電圧指令発生器11およびクロック指令発生器16と、スイッチングレギュレータの入力直流電圧源としてのバッテリ34とを有する電源システムにおいて、プロセッサ1の演算量が小さい時、電源制御コントローラ31のクロック周波数を下げる。これにより、電源制御コントローラ31の損失を低減し、電子機器のバッテリ34の寿命を伸ばすことができる。 (もっと読む)


【課題】NICを備えるシステム機器において、Ethernetに対するリンク状況に応じて合理的なNIC部の省電力動作を実現させることを目的とする。
【解決手段】条件(リンク速度又はリンク有無)に応じてNIC部におけるプロトコル処理機能部及び/又は暗号化処理機能部に対しそれらの処理機能にそれぞれ対応した以下の省エネ処理を組み合わせて実行する。(1)リンク状況に応じてプロトコル処理をNIC側で行うかコントローラ側で行うかを決定し、コントローラ側で行う場合はNICにおけるプロトコル処理機能部および暗号化処理機能部への電源をオフにする。(2)リンク状況に応じて前記プロトコル処理機能部および暗号化処理機能部の各機能を実現するNICにおけるCPUの動作クロック周波数を変更する。(3)リンク状況に応じてNICにおけるハードウェアによる暗号化処理とソフトウェアによる暗号化処理とを切換える。 (もっと読む)


【課題】半導体集積回路上の各機能ブロックが自由に電源電圧、システムクロック周波数を時間軸において変えて、しかも、相互にデータを交換できること。
【解決手段】半導体集積回路装置100は、第1の機能ブロック110が、機能ブロック内の回路に供給する第1のシステムクロックを発生する第1のクロック発生回路111と、第1のシステムクロックによりデータを読み出し/書き込みする第1の内部メモリ112と、第1のシステムクロックと第2のシステムクロックとを選択し、該選択したクロックを第1の内部メモリ112に供給するセレクタ113とを有する。第1の内部メモリ111に供給されるクロックには、第1のシステムクロックと第2のシステムクロックからセレクタ113により選択された一のクロックが支給される。 (もっと読む)


【課題】 多くの種類の命令データを処理する場合でも、個々の命令データの処理の際のスイッチング電流が少なく、消費電力が低減されたデジタル信号処理装置を提供する。
【解決手段】 バンク0および1は、各々特定種類の命令データを分担して処理する回路であり、各々のレジスタ101に記憶された命令データを処理して各部を制御するための制御信号を発生する。命令データ振り分け部30は、プログラムメモリ10から読み出された命令データの処理を行うバンクを判定し、そのバンクのレジスタ101に当該命令データを書き込み、命令データの書き込みを行わないバンクのレジスタ101へのクロック供給の停止制御を行う。 (もっと読む)


【課題】二つ以上のプロセシング・コアの独立した電力制御。より具体的には、本発明の少なくとも一つの実施形態は、少なくとも一つのプロセシング・コアを、一つまたは複数の他のプロセシング・コアの電力状態と協調することなく、ある電力状態に置く技術に係る。
【解決手段】第二のプロセシング・コアとは独立に第一のプロセシング・コアの電力消費を制御する電力制御論理を設ける。 (もっと読む)


【課題】 電源電圧を供給され、クロック信号に基づいて動作する回路を含む電子機器において、省電力モード時の消費電力を削減する。
【解決手段】 電源供給部と、クロック信号発生部と、演算処理コア部を含む演算処理回路と、通常モードと省電力モードとの移行処理を制御する省電力制御部とを備えた電子機器であって、省電力制御部は、省電力モードへの移行の際に、クロック信号発生部に対するクロック周波数ダウン信号を有効にし、第1の時間経過後に、電源供給部に対する電圧ダウン信号を有効にし、クロック信号発生部は、クロック周波数ダウン信号が有効になると、演算処理回路に供給するクロックの周波数を第1の周波数からそれより低い第2の周波数に徐々に変化させ、電源供給部は、電圧ダウン信号が有効になると、演算処理回路の演算処理コア部に供給する電圧を第1の電圧からそれより低い第2の電圧に落とす。 (もっと読む)


201 - 220 / 312