【課題】フラッシュメモリの寿命を延ばすことができる、フラッシュメモリの制御装置を提供する。
【解決手段】フラッシュメモリの複数のブロックを、低頻度データブロックと高頻度データブロックに分ける。低頻度データブロックには、更新頻度の低いデータとして予め設定された低頻度データを記憶する。一方、高頻度データブロックには、更新頻度の高いデータとして予め設定された高頻度データを記憶する。そして、フラッシュメモリに新たに記憶させるデータの種類が低頻度データであれば低頻度データブロックに記憶させ、高頻度データであれば高頻度データブロックに記憶させる。 （もっと読む）

【課題】データの誤書換を防止することが可能な低消費電力の半導体装置を提供する。
【解決手段】マイクロコンピュータ１は、電源電圧ＶＣＣが正常範囲から外れた場合にリセット信号ＲＥを出力する電圧検出器２と、各々がデータを不揮発的に記憶する複数のメモリセルを含むメモリアレイ５と、イレーズコマンドまたはプログラムコマンドに応答して、電圧検出器２の応答時間ＴＲ以上の保留時間ＴＳだけ経過した後にデータのイレーズまたはプログラムを実行し、リセット信号ＲＥに応答してリセットされる制御部７とを備える。したがって、電圧検出器２の応答時間ＴＲが長い場合でも、データの誤書換を防止できる。 （もっと読む）

【課題】別の処理により使用されるメモリ領域に誤ってデータが書き込まれてしまう可能性を抑える。
【解決手段】電子制御装置が備えるＣＰＵは、燃料噴射制御、点火制御及び電子スロットル制御処理を含む複数種類の制御処理を実行する。このＣＰＵは、ベースレジスタが記憶する基準アドレスに、指定された相対アドレスを加算して実効アドレスを算出し、この実効アドレスに基づき、ストア命令及びロード命令に対応するＲＡＭへのアクセスを行う構造を備える。各制御処理では、命令の発行時に、相対アドレスにより、アクセス先のメモリアドレスを指定する。また、各制御処理に対しては、異なる基準アドレスが割り当てられ、各制御処理の実行開始前には、ベースレジスタの値が、これから実行される制御処理に割り当てられた基準アドレスに更新される。この動作により、各制御処理に対しては、重複しない独立性の高いメモリ領域が割り当てられる。 （もっと読む）

【課題】 冗長化した半導体メモリのデータ記録制御を行う従来のメモリ制御装置は、半導体メモリに格納した符号化データを復号する場合に、半導体メモリの故障情報を利用していないため、宇宙環境での冗長化されたデータの記録再生に係る信頼性を十分に高められなくなっている。
【解決手段】 ハミング符号を用いて複数の半導体メモリに冗長化してデータを記録し、ハミング符号を復号して、データが誤りの場合にはメモリ故障と判定してデータ誤りのある半導体メモリを除いてから多数決処理を行うことにより、冗長化前の正しいデータを再生することができる。 （もっと読む）

【課題】バッテリ寿命チェック装置において、保守作業者にとって簡単にバッテリが交換時期にあるか否かの判断ができるようにすることである。
【解決手段】バッテリ寿命チェック装置１０は、目視用表示部６０に表示を行わせる表示プログラム３２を記憶する不揮発性メモリであるＲＯＭ３４と、供給電源で作動可能な揮発性メモリであるＲＡＭ３８と、ＲＯＭ３４に記憶されている表示プログラム３２をＲＡＭ３８に転送するプログラム転送部３６を備える。供給電源は、チェック対象バッテリ８と固定電源１６との間で切り替えることができる。チェック対象バッテリ８がＲＡＭ３８を動作させることができない状態である寿命に来ているときは、目視用表示部６０は表示プログラム３２通りの表示を行うことができない。 （もっと読む）

【課題】メモリミラーを行う際、メインメモリと同じ容量のミラーメモリを持たない限り、全てのデータを保証することはできない。
【解決手段】メモリ冗長化装置は、データを格納するためのメインメモリと、メインメモリと同じ容量を必要とせず、メインメモリの冗長データを保持するための部分的なミラーメモリと、メインメモリに最後に書き込んだデータをミラーメモリに格納する擬似ＬＲＵアルゴリズムを採用し、比較的アクセス頻度の高いデータとマスクアドレスとをミラーメモリに残すコントローラとを備える。 （もっと読む）

【課題】不揮発性メモリの論理−物理アドレス変換テーブルの更新量に影響されずに安定した性能でデータの書き込みができるアドレス変換テーブルの保存及び初期化の方法を提供する。
【解決手段】データ書き込みの度に、論理ページアドレス割り当て履歴１４４と呼ばれる領域に、物理、論理両方の書き込み先ページアドレスを追記し、一杯になると、論理ページアドレス割り当て履歴１４４と一緒に、等サイズに分割した論理−物理ページアドレス変換テーブル１４３の中から１つを、全領域を周回する形で不揮発性メモリに保存する。初期化時は、分割した論理−物理ページアドレス変換テーブル１４３を保存した順番通りに揮発性メモリに読み出し、読み出しの度に論理ページアドレス割り当て履歴１４４の内容を反映し、最後に前回の電源断直前に書き込んだデータの物理ページアドレスを反映することで、論理−物理ページアドレス変換テーブル１４３を復元する。 （もっと読む）

【課題】画像データをバックアップとして保存する際に不揮発性記憶手段に対する書き換え回数を低減し、不揮発性記憶手段の長寿命化を図る。
【解決手段】データ記憶制御装置２は、所定容量の記憶領域を有する１次メモリ１１と、１次メモリ１１よりも大容量であり、その記憶領域が複数のブロックに分割されると共に、ブロック単位でデータが消去され、データの消去されたブロックに対してデータの書き込みが可能な２次メモリ１２とを備える。制御部２３は、画像データ取得部２１によって取得される画像データのうち、２次メモリ１２における１ブロックの整数倍となるデータ部分を２次メモリに記憶すると共に、残余のデータ部分を１次メモリ１１に記憶し、バックアップデータ取得部２２によって取得されるバックアップデータを１次メモリ１１に記憶させた残余のデータ部分と組み合わせて２次メモリ１２の１つのブロックに記憶する。 （もっと読む）

【課題】フラッシュメモリへのデータの書き込みは１または複数のページ単位で行われ、一方、書き込んだデータの消去はブロック単位で行われる。
【解決手段】複数のブロックから構成され、ブロックが複数のページから構成される書き換え可能なフラッシュメモリ１２と、書き込みデータ領域と、書き込みデータ領域に続く管理フラグ領域と、から構成される領域を１つの管理単位とし、第一の管理単位の管理フラグ領域に書き込み開始フラグを書き込んだ後、第一の管理単位の書き込みデータ領域にデータを書き込み、第一の管理単位の管理フラグ領域の書き込み開始フラグを書き込み完了フラグに書き換える書き込み動作を行い、第一の管理単位への書き込み動作完了後、第一の管理単位に続く第二の管理単位への書き込み動作を開始する制御部１１とからなるフラッシュメモリ制御装置１００。 （もっと読む）

【課題】より少ないステータス情報領域で、ステータス異常に対応することができる不揮発性半導体記憶装置およびメモリ管理方法を提供する。
【解決手段】不揮発性メモリに対し、メモリセルブロック単位での一括消去処理、予め定められたアドレス数の記憶領域単位またはビット単位での書き込み処理、および、メモリセルブロック単位で、データ更新元メモリセルブロックからデータ更新先メモリセルブロックへ予め定められたデータを転送するデータ更新処理の制御を行うメモリ制御部と、を備え、複数のメモリセルブロックは、それぞれ、該メモリセルブロックの使用状態に関する情報を含むステータス情報を記憶するためのステータス情報記憶領域と、該メモリセルブロックのデータ更新処理における更新履歴を含む更新履歴情報を記憶する更新履歴情報記憶領域と、を備え、ステータス情報および更新履歴情報に基づいて、現在使用中のメモリセルブロックを特定する。 （もっと読む）

【課題】格納されたデータの正常性が失われる前の段階から時間に余裕を持ってフラッシュメモリの交換に対処することのできる電子装置、フラッシュメモリ交換管理システム、方法およびプログラムを得ること。
【解決手段】電子装置１０００は、交換時期判別手段１００１によってフラッシュメモリの交換時期の到来を判別する。経過時間算出手段１００２は、交換時期の到来時点からの経過時間を算出する。閾値低下設定手段１００３は、算出した経過時間に応じてフラッシュメモリのメモリセルから読み出すデータの２値化の基準となる閾値を通常の値よりも低下させる。 （もっと読む）

【課題】 フラッシュメモリにデータを記録する技術において、記憶しているデータが消失する可能性をより低減させる。
【解決手段】ブロック１のデータ消去時に、データの最新値が保存されているブロック２のブロックＩＤを、管理ブロックに書き込み、その後、ブロック１のデータ消去を行う。制御装置がリセットから復帰した後、使用中である旨のブロックステータスとなっているブロックが２個あった場合、当該２個のブロックのうち、管理ブロック中の上記ブロックＩＤを有するブロック（ブロック２）とは異なるブロック（ブロック１）のデータ消去を行う。 （もっと読む）

【課題】メモリアクセスにおいてECCの方式変更を自動的に行う技術を提供する。
【解決手段】バッファメモリと、このバッファメモリを単位データ毎にキャッシュするキャッシュメモリと、この単位データにバイトＥＣＣを付加する付加手段とを備えたメモリ制御装置。また、バッファメモリを備えたメモリ制御装置におけるメモリ制御方法であって、このバッファメモリを単位データ毎にキャッシュし、この単位データにバイトＥＣＣを付加するメモリ制御方法。 （もっと読む）

【課題】不揮発性メモリへの書き込み処理が中断された場合であっても、書き換え対象の情報毎に元に戻すか否かを切り分けることが可能なＩＣチップを提供する。
【解決手段】不揮発性メモリは、情報を記憶する記憶領域とバックアップ領域を有し、書き込み手段は、前記記憶領域への書き込み処理が中断された場合には、前記バックアップ領域にバックアップされている前記情報を前記記憶領域に書き戻す処理を行うものであって、前記書き込み処理直前に前記記憶領域に記憶されている情報に書き戻すことが許容されない情報を含むデータブロックに対して前記書き込み処理を行う場合には、前記データブロックに含まれる複数の情報のうち、前記書き戻すことが許容されない情報については書き換え後の情報を前記バックアップ領域にバックアップする一方、前記書き戻すことが許容される情報以外の情報については書き換え前の情報を前記バックアップ領域にバックアップする。 （もっと読む）

【課題】データ管理および運用を複雑化させることなく、経時的にエラー発生率の変化する半導体メモリの信頼性を向上させることを課題とする。
【解決手段】ＥＣＣ回路３４は、メモリ４に格納されたデータに対して訂正能力の異なる複数のエラー訂正モードで動作可能である。ＥＣＣ回路３４は、制御部３０において設定されたエラー訂正モードに従い、情報データ５５に対するシンドロームを算出し、算出されたシンドロームにダミービットを付加した固定長のシンドローム５３を情報データ５５に付加する。ＥＣＣ回路３４は、符号データ５０が読み出されたとき、符号データ５０に含まれるシンドローム５３を利用して符号データ５０の訂正処理を実行する。 （もっと読む）

【課題】電源の遮断時／起動時におけるレジスタデータの退避／復帰を簡易な構成で実現し、通常時のパフォーマンスが低下しないデータ処理装置を提供する。
【解決手段】ＣＰＵ１０１、揮発性ＲＡＭ１０２、不揮発性ＦｅＲＡＭ１０３、ＲＯＭ１０４、ＣＰＵ１０１のアクセス対象を選択する選択器１０５を有する。選択器１０５は、通常動作時においてはＲＡＭ１０２を選択し、データ処理装置１００の電源遮断処理が開始され、且つＨＡＬＴ可能な状態に移行した段階で、ＦｅＲＡＭ１０３を選択する。これにより、電源遮断時において、ＣＰＵ１０１が保持しているレジスタ１１１のデータをＦｅＲＡＭ１０３に記録できるようにする。また選択器１０５は、データ処理装置１００の電源起動処理が開始され、且つＦｅＲＡＭ１０３に記録されているレジスタデータをＣＰＵ１０１が読み出してレジスタ１１１に格納した段階で、ＲＡＭ１０２を選択する。 （もっと読む）

【課題】 より安定して動作する携帯可能電子装置、ＩＣカード、及び携帯可能電子装置の制御方法を提供する。
【解決手段】 一実施形態に係る携帯可能電子装置は、データを記憶する第１のメモリと、復元アドレスと復元データとを対応付けてメモリ保障データとして記憶する第２のメモリと、外部機器から送信された書込みコマンドを受信する受信部と、前記書込みコマンドからアドレス及び書込みデータを取得し、前記アドレスと、前記書込みデータのデータサイズと、に基づいて前記第１のメモリ上の領域を特定し、特定された前記領域のデータを復元データとして前記第２のメモリに記憶し、前記アドレスを復元アドレスとして前記第２のメモリに記憶する制御部と、特定された前記第１のメモリ上の領域に前記書込みデータを書込む書込み処理部と、を具備する。 （もっと読む）

【課題】記憶媒体へのデータ転送速度を改善する技術を提供する。
【解決手段】RAIDコントローラ２（記憶制御装置）は、複数のSSD制御ユニット４（記憶媒体制御ユニット）と、論理ドライブ制御部５（ユニット統括部）と、を備えている。SSD制御ユニット４は、サイズ記憶部６（データブロックサイズ記憶部）とデバイスアクセス処理部７（入出力実行部）、最適アクセス方法評価部８（データブロックサイズ設定部）を有している。最適アクセス方法評価部８は、異なる複数のデータブロックサイズにてSSD３に対して入出力を実行すると共にその際のデータ転送速度を計測し、その計測結果に基づいてサイズ記憶部６のデータブロックサイズを設定する。 （もっと読む）

【課題】フラッシュメモリに格納されるデータの信頼性を確保するとともに、構成を簡略化することができるメモリコントローラを提供することを課題とする。
【解決手段】メモリコントローラ３は、読み出しコマンドを受け付けた場合、通常アクセス領域４１から格納データ５０を読み出し、格納データ５０のエラーを訂正する。格納データ５０のエラーがＥＣＣ回路３４のエラー訂正能力の範囲内である場合、メモリコントローラ３は、エラー訂正された格納データ５０に含まれる実体データを出力する。格納データ５０のエラーがエラー訂正能力を超えている場合、メモリコントローラ３は、格納データ５０のバックアップデータである格納データ７０を、バックアップ領域４２から読み出し、格納データ７０に含まれる実体データを出力する。ホストコントローラ３は、格納データ７０を用いて、通常アクセス領域４１に格納された格納データ５０を修復する。 （もっと読む）

【課題】不揮発性メモリにおける記憶ブロック間のデータ消去回数のばらつきを抑える。
【解決手段】電子制御装置は、フラッシュＲＯＭを備える。フラッシュＲＯＭは、複数の記憶ブロックを備え、記憶ブロック単位でのデータ消去が可能な周知のメモリである。電子制御装置のＭＰＵは、フラッシュＲＯＭの記憶ブロック群を、書込頻度が低いデータ記憶用の低頻度ブロック群と、書込頻度が高いデータ記憶用の高頻度ブロック群とにグループ化する。そして、高頻度ブロックのデータ消去回数に基づき、データ消去回数が１００の倍数となる度、低頻度ブロックを、記憶ブロック一つ分ずらすようにして、高頻度ブロックと入れ替える。この動作によって、フラッシュＲＯＭ内の記憶ブロック群を再グループ化する。一般的に高頻度ブロックのデータ消去回数のほうが低頻度ブロックよりも多くなるが、再グループ化により記憶ブロック間のデータ消去回数のばらつきは抑えられる。 （もっと読む）