【課題】制御に悪影響を与えずに確実なメモリチェックを行うことができる車両用制御装置を提供することである。
【解決手段】フラッシュＲＯＭ２７の記憶領域は、予め、制御プログラムを構成する複数のサブプログラムの実行順序に基づいて複数の分割領域に分割され、複数のサブプログラムの実行順序に従って、順次、複数の分割領域のうち次に実行されるサブプログラムを記憶する一の分割領域についてメモリチェックを実行すると共に、メモリチェックにおいて正常と判定された場合、当該分割領域に記憶されたサブプログラムを実行する。 （もっと読む）

【課題】データが破壊された場合にも、できるだけ新らしいデータを保持できるメモリのデータ書替方法を提供する。
【解決手段】フラッシュメモリ１３の書替エリアを複数に分割すると共に分割した複数のエリアＡ〜Ｄに対して順番に書替を行っていき、書替毎に書替するエリアを切替えるようにする。これにより、複数に分割された各エリアＡ〜Ｄそれぞれに対してデータを保持することができ、最も新しく選択されたエリアに最新データへの書替を行いつつ、他のエリアにそれぞれ過去のデータを保持させることが可能となる。したがって、仮に最新データの書替を行っている最中に電源遮断などによってデータが破壊された場合にも、書替中のエリアと異なるエリアに過去のデータを保持することが可能となる。 （もっと読む）

【課題】ＮＡＮＤ型フラッシュメモリの耐メモリ破壊性を向上させるとともに、メモリを効率的に使用してデータ及びバックアップデータの保存を行う。
【解決手段】ＮＡＮＤ型フラッシュメモリ１１にデータを保存する際、各ページを順番に使用してデータを保存する。このとき、保存すべきデータごとに識別番号（ＩＤ番号）を付与して各データのヘッダ部に識別番号を挿入するとともに、ヘッダ部の先頭にマーカを付加する。さらに、各データ内にマーカと同じ値がある場合には、データ内のマーカの値を、マーカの値が連続（重複）して配列されるように、更にマーカの値を挿入する変換を行う。これにより、ビット配列が重複していないマーカの値を検索することで、ヘッダ部の先頭位置を容易に特定することが可能となり、メモリ内の任意の位置にヘッダ部を配置することが可能となる。 （もっと読む）

【課題】誤り訂正能力を損なうことなく消費電力及び回路規模を低減する。
【解決手段】半導体記憶装置１０は、複数の第１データを行列状に格納する一時記憶回路２０と、複数の第１データの誤りをそれぞれ検出するための複数の検出符号を生成する検出符号生成部２１と、一時記憶回路２０において列方向に配列された複数の第１データから第１単位データが構成され、列数に対応する複数の第１単位データの誤りをそれぞれ訂正するための複数の第１訂正符号を生成する第１訂正符号生成部２２と、一時記憶回路２０において行方向に配列された複数の第１データから第２単位データが構成され、行数に対応する複数の第２単位データの誤りをそれぞれ訂正するための複数の第２訂正符号を生成する第２訂正符号生成部２３と、複数の第１データ、複数の検出符号、複数の第１訂正符号及び複数の第２訂正符号を不揮発に記憶する半導体メモリ１２とを含む。 （もっと読む）

【課題】エラー検出コードの生成に必要な時間を短縮できるようにしたエラー検出コード生成装置および方法を提供する。
【解決手段】仮想ＤＢＩ（Ｄａｔａ Ｂｕｓ Ｉｎｖｅｒｓｉｏｎ）情報とデータを用いて仮想エラー検出コードを生成するエラー検出コード生成部と、およびエラー検出コードの生成に関わるデータ数の偶数又は奇数のうちのいずれか１つを定義する偶数／奇数情報、前記偶数／奇数情報と連関するＤＢＩ情報、および前記仮想エラー検出コードを用いて前記エラー検出コードを生成するエラー検出コード再生成部を備える。 （もっと読む）

【課題】同一のフラッシュメモリに運転用プログラムと記録データを共存させ、運転プログラムをＲＡＭに複写して運転制御を行う装置において、運転プログラム容量の増大による複写時間増加に伴う応答性の悪化防止と、大容量のＲＡＭを必要とすることによるコストアップの防止を図る。
【解決手段】運転制御プログラムは複写せず動作状態データを記憶する記憶保持プログラムをＲＡＭ６に複写することにより、複写時間の短縮と複写に必要なＲＡＭ容量を削減し、またＲＡＭ６に複写したプログラムデータの異常判定を行うことにより運転制御プログラムの正確な実行を実現することができる。 （もっと読む）

【課題】 ＩＣカードにおける自己診断処理を分散化して自己診断処理の占有時間を分散化することができ、ＩＣカードにおける処理全体を効率化することができる。
【解決手段】 制御プログラムあるいはハードウエア回路などで実現される種々の機能を有するＩＣカードが、ある１つの機能による処理を実行しようとする直前に、当該機能が正常であるか否かを診断する当該機能に対する自己診断処理を行い、その自己診断処理により当該機能が正常であると診断された場合に、当該機能による処理を実行する。 （もっと読む）

【課題】装置の電源投入時に記憶されたデータが正常であることを確認でき、かつ、装置が備えられた機器が使用可能になるまでの時間を短縮できる記憶装置を提供する。
【解決手段】記憶部４２と、記憶部４２のデータを更新する書込部４６と、データが正常であるか否かを確認のためチェックサムを行うＣＰＵ４１を備えた記憶装置であって、記憶部４２は、データ記憶領域Ｔ１と、あらかじめ計算されたチェックサム値が書き込まれるチェックサム記憶領域Ｔ２と、ＣＰＵ４１によるデータ更新後のデータのチェックサム値とチェックサム記憶領域Ｔ２に記憶された値とが一致する場合、正常更新データが書き込まれる更新結果記憶領域Ｔ３とを有し、ＣＰＵ４１は、装置の電源投入時に正常更新データを確認し、データの更新が正常になされたことが確認されれば、チェックサムの演算を行わない。 （もっと読む）

【課題】バックアップ用のバッテリを必要とすることなく、停電や誤操作によって電源がオフになっても書き込みエラーを正常に判断する。
【解決手段】最初にチェックサム用のデータ領域１０２を特定の値を書き込んで初期化し（ステップＳ２０１）、データ１０４を実データ用のデータ領域１０３に書き込み（ステップＳ２０２）、データ１０４のチェックサムを演算してチェックサム用のデータ領域１０２に上書きし（ステップＳ２０３、Ｓ２０４）、チェックサム用のデータ領域１０２のチェックサムを読み出して特定の値と比較し（ステップＳ３０１、Ｓ３０２）、１バイトでも一致した場合に書き込みエラーと判断する（ステップＳ３０３）。 （もっと読む）

【課題】プログラムの信頼性を維持しつつ起動を短時間で行える「データ処理装置及びプログラム起動方法」を提供する。
【解決手段】今回のデータ処理装置の起動が、エラー発生による起動であるか、前回のデータ処理装置の稼働停止後にフラッシュメモリ９のアップデートが行われたかを調べ（１.チェック）、いずれでもない場合には、フラッシュメモリ９からプログラムをＳＤＲＡＭ６にロードし（２.ロード）、ＳＤＲＡＭ６にロードしたプログラムの実行を開始する。一方、他の場合には、フラッシュメモリ９のプログラムのサムチェックを行い（１１.チェック）、サムチェックに成功したならば、フラッシュメモリ９からプログラムをＳＤＲＡＭ６にロードし（１２.ロード）、その実行を開始する（１３.プログラム実行開始）。サムチェックに失敗した場合には所定の異常処理を起動する。 （もっと読む）

【課題】マイクロコンピュータの負担の増加を抑え、簡素な構成でアドレスバス及びデータバスの異常を検出することができる電子装置を提供する。
【解決手段】本発明の制御装置７は、マイクロコンピュータ７０と、ＲＯＭ７１と、ＲＡＭ７２と、アドレスバス７３と、データバス７４とを備えている。マイクロコンピュータ７０は、特定のデータ領域の特定のデータによって、アドレスバス７３及びデータバス７４の異常を判定する。そのため、異常の判定にかかる時間を非常に短縮することができる。また、マイクロコンピュータ７０とは別に、ハード的に構成されたチェック装置を設ける必要がなく、簡素な構成でアドレスバス７３及びデータバス７４の異常を判定することができる。これにより、マイクロコンピュータ７０の負担の増加を抑え、簡素な構成でアドレスバス７３及びデータバス７４の異常を検出することができる。 （もっと読む）

【課題】ＥＣＵのリセット処理後再起動の時間を短縮し早期に電装品への制御を開始すると共に、メモリ異常が繰り返し検知された場合であっても電装品の誤動作やＥＣＵのリセット処理の反復を防止する。
【解決手段】車両に搭載されたＲＯＭ１５と、所定周期で周期処理を行うＣＰＵ１３とを備えた電子制御ユニット１０を備え、起動時に第１のリセット処理を開始してＣＰＵ１３は周期処理を実行すると共に、周期処理の空き時間にＲＯＭのチェックを行い、メモリチェックで異常を検知した場合には、ＣＰＵ１３が自動的に第２のリセット処理を行い、第２のリセット処理後ＣＰＵ１３の周期処理の開始前に、再びＲＯＭのチェックを行い、該メモリチェックによりＲＯＭ異常を検知した場合には、メモリチェックを繰り返して周期処理を行わないことを特徴とする。 （もっと読む）

【課題】巡回冗長検査を介してエラー検査能力を改善するメモリーアクセス制御方法を提供する。
【解決手段】巡回冗長検査（ＣＲＣ）を用いてメモリーアクセス中のエラー検査能力を改善する。メモリー読み取りプロセス中、読み取りデータの一部がＣＲＣバスを経由してメモリーから出力され、ＣＲＣ結果および読み取りデータの他の部分がデータバスを経由してメモリーから出力される。 （もっと読む）

【課題】ファームウェアの正当性の確認を高速に行うことが可能なＡＳＩＣシステムを提供する。
【解決手段】 制御装置５と、ＲＡＭ４と、ファームウェアが格納されるフラッシュＲＯＭ３と、フラッシュＲＯＭ３に格納されているファームウェアを読み出し、システムバス２を介してＲＡＭ３に転送するデータ転送装置６と、システムバス２に読み出されたファームウェアを取得して前記ファームウェアの正当性を判別する正当性確認装置７とを具備し、正当性確認装置７によってファームウェアの正当性に問題があると判別した場合、制御装置５はＲＡＭ３に転送されたファームウェアを実行しないようにする。 （もっと読む）

【課題】誤りのあるメモリを利用する上で、データの正当性をチェックするための管理技術を提供することを課題とする。
【解決手段】書込装置２は、ＮＡＮＤ型フラッシュメモリであるメモリ１から不良領域情報を取得し、不良領域情報を含むエラーコントロールデータ５２を作成する。次に、エラーコントロールデータ５２からチェックサムと圧縮データを計算し、ユーザデータ５１およびユーザデータ用チェックサム５１１とともに、メモリ１に格納する。メモリ１からデータを読み出すコントローラ４は、エラーコントロールデータ５２をメモリ１から読み出し、チェックサムと圧縮データを求め、メモリ１に格納されているそれら情報と比較チェックする。正当性が確認できれば、さらに、ユーザデータ５１を読み出してチェックサムを計算し、メモリ１に格納されているチェックサム５１１と比較して、改竄検知を行う。 （もっと読む）

【課題】 １回のダウンロード作業にて、ブートセクタを含むフラッシュメモリの各セクタに格納されたデータの書換えを実現可能とする。
【解決手段】 フラッシュメモリ１０１は、起動ブートデータを格納する起動ブートセクタ２０１と、ブートデータを格納する少なくとも２のブートセクタ（２０２、２０３）と、メインデータを格納するメインセクタとを有して構成される。ブートデータ判定部３０１は、ブートセクタのそれぞれに格納されたブートデータの中からブートデータ更新判定データに基づいて起動ブートデータにより実行すべきブートデータを選択する。書換え部（３０２、３０３）は、ブートデータ判定部３０１によって選択されたブートデータの機能によって、当該選択されたブートデータが格納されたブートセクタを除くブートセクタ、起動ブートセクタ及びメインセクタに格納されたデータを受信した更新データに基づいて書換える。 （もっと読む）

【課題】誤りのあるメモリを利用する上で、データの正当性をチェックするための管理技術を提供することを課題とする。
【解決手段】書込装置２は、まず、ＮＡＮＤ型フラッシュメモリであるメモリ１から不良領域情報を取得し、不良領域と代替領域との関係を示す代替情報を含むエラーコントロールデータ５２を作成する。次に、エラーコントロールデータ５２からチェックサムを計算し、不良領域のブロック数などとともに記憶部３に格納する。また、予め計算されていたユーザデータ５１のチェックサムについても、ユーザデータ５１のバイト数とともに記憶部３に格納される。そして、書込装置２は、ユーザデータ５１とエラーコントロールデータ５２とをメモリ１に格納する。 （もっと読む）

【課題】グラフィックス用途のようにデータのマスクやエラー演算が必要な電子デバイスおよびその動作方法を提供する。
【解決手段】データを送信するための信号経路、信号経路に接続された入出力インターフェース、マスキング回路、および、エラー演算回路とを備えている。マスキング回路は、信号経路および上記エラー演算回路に接続されている。エラー演算回路は、信号経路に接続されている。信号経路は、マスキング回路に接続され、マスキング情報をマスキング回路に伝送する。マスキング回路は、データをマスキングするための、受信したマスキング情報を考慮し、マスクされたデータおよびマスクされていないデータをエラー検出回路に伝送する。 （もっと読む）

【課題】安価なＮＡＮＤ型フラッシュメモリを使用しつつも、読み出し命令に対するレイテンシをＮＯＲ型フラッシュメモリと同程度に抑制することが可能なメモリシステムを得る。
【解決手段】メモリモジュール１のＰＯＲ時に、ページＰ１〜Ｐｎの第１部分Ｐ１ａ〜ＰｎａがＮＡＮＤ型フラッシュメモリ３から読み出され、エラー訂正部７によって所定のエラー訂正処理が行われた後、バッファメモリ６に書き込まれる。コントローラ２がホストシステム８からページの読み出し命令を受けると、制御部４は、ＮＡＮＤ型フラッシュメモリ３の比較的大きいレイテンシに起因してＮＡＮＤ型フラッシュメモリ３が待機状態となっている間に、バッファメモリ６からページＰ１〜Ｐｎの第１部分Ｐ１ａ〜Ｐｎａを読み出して、ホストシステム８へデータ転送する。 （もっと読む）

【課題】ブロック単位に書き込みが行われる不揮発性メモリに対する差分ファイルによるソフト更新に適したメモリ管理方法およびこれを用いた携帯端末装置を提供する。
【解決手段】 ブロック単位に書き込みが行われる不揮発性メモリの複数のブロックを、管理情報を格納する少なくとも１個のブロックからなる管理領域と、プログラムコードを書き込む複数のブロックのコード領域と、不良ブロックを代替する複数のブロックからなる代替領域と、前記管理領域と前記代替領域との間に設けられる少なくとも１個のブロックからなる干渉領域とに割り当てる。管理領域内の管理情報として、少なくとも、代替先の不良ブロックと代替領域のブロックとの対応情報を記憶する。不良ブロックの利用時に、前記対応情報に基づいて不良ブロックに代えて代替領域のブロックを用いる。 （もっと読む）