【課題】ＦＢ−ＤＩＭＭメモリを迅速にテストや初期化を行うメモリ制御装置、メモリ制御方法、情報処理システム、そのプログラム及び記憶媒体を提供する。
【解決手段】複数のＦＢ−ＤＩＭＭメモリの初期化はその内部のメモリコントローラにより行い、外部のシステム本体内に外部のメモリコントローラ２０１を設け、このメモリコントローラ２０１によりＦＢ−ＤＩＭＭ３０にデータ書き込み時にアドレスパリティを含むＥＣＣを作成し、メモリに書き込む。 （もっと読む）

【課題】異常状態に起因するデータエラーを検出可能な情報処理装置および情報処理方法を提供する。
【解決手段】エラー検出手段１３は、データ読込み手段１２で読み込まれた３２ビットデータとシンドロームコードを比較して当該データのエラーを検出する。エラー情報書込み手段１４は、エラー検出手段１３によりデータのエラーが検出された場合、当該データについてエラーが検出された旨のエラー情報をＥＣＣメモリ３２に書き込む。エラー情報読込み手段１５は、データ読込み手段１１によるデータの読込み時に、当該データに対応するエラー情報をＥＣＣメモリ３２から読み込む。 （もっと読む）

【課題】簡単な回路構成で、起動時に要する所定の制御時間が短縮できる信号処理装置および信号処理方法を提供する。
【解決手段】電源投入時またはリセット時に、経路切替スイッチ（３）を接続してバス１とバス２を共通にし、ＣＰＵ１をマスタとして、スレーブ側のＣＰＵ２をリセット状態（スイッチ（４）を未接続）にする。揮発性メモリ１にチップセレクト信号ＣＳ１を割り当て、もう１つの揮発性メモリ２にチップセレクト信号ＣＳ１を割り当てる。ＣＰＵ１は、ＦＬＡＳＨメモリからデータを読み出して、揮発性メモリ１と揮発性メモリ２に同時に書き込みを行う。書き込み後は、各々のＣＰＵにつき、１個の揮発性メモリの構成で、データ処理を行う。 （もっと読む）

【課題】監視能力が高いメモリ監視回路、情報処理装置、及びメモリ監視方法を提供すること。
【解決手段】情報処理装置１０は、監視対象となるメインメモリ２と、メインメモリ２に格納されたプログラムを実行するＣＰＵ１と、メインメモリ２の異常を監視するメモリ監視回路４と、メインメモリ２に格納されたデータを一時的に退避するための一時メモリ５と、メインメモリ２の監視中に、ＣＰＵ１のメインメモリ２へのアクセスを禁止し、メモリ監視回路４のメインメモリ２へのアクセスを許可するバス調停部３とを有する。メモリ監視部４は、メインメモリ２のデータの一部又は全部を監視対象領域とし、当該監視対象領域のデータを一時メモリ５に退避し、監視対象領域のテストを実行する。 （もっと読む）

ＥＣＣ非対応コンポーネントにおいて誤り訂正符号（ＥＣＣ）検査を実装するための方法および装置。前記方法は、メモリの第１の物理アドレスおよび第２の物理アドレスにマップしている論理アドレスを受け取るステップを有する。前記メモリの前記第１の物理アドレスおよび前記第２の物理アドレスは、データを記憶しているメモリ位置と、対応するＥＣＣを記憶しているメモリ位置とにそれぞれ対応している。前記方法は、前記論理アドレスを、前記第１の物理アドレスおよび前記第２の物理アドレスに変換するステップと、データパスを介して前記データにアクセスするステップと、同じデータパスを介して前記ＥＣＣに別個にアクセスするステップと、前記ＥＣＣを使用して前記データの整合性を検査するステップと、を更に有する。
（もっと読む）

【課題】外部メモリからのデータの再書き込みを行うことなく、かつ回路規模を増大させることなくパリティエラーが発生したデータを復旧し得るデータ復旧回路を提供する。
【解決手段】記憶領域内の実使用領域ＲＡＭ０に、実データを書き込み、コピー領域ＲＡＭ３にバックアップデータを書き込み、実データとバックアップデータの書き込み処理を並行して行う書き込み処理回路と、実データとバックアップデータを並行して読み出して、パリティエラーとなった実データを復旧する読み出し処理回路とを備え、書き込み処理回路には、実データを偶パリティで書き込む第一のパリティ発生回路２と、バックアップデータを奇パリティで書き込み、実データを偶パリティで該コピー領域に上書きする第二のパリティ発生回路３とを備え、読み出し処理回路は、偶パリティチェッカーと、奇パリティチェッカーとを備えた。 （もっと読む）

【課題】ＤＭＡ Ｗｒｉｔｅコマンドによるデータ転送動作において、処理時間とＣＰＵ負荷を増大させることなく、書込み動作が正常に終了したことを保証する。
【解決手段】ホストチャネルアダプタ１６０は、自ホストのＣＰＵ１１０によりＲＤＭＡ Ｗｒｉｔｅコマンドが発行されると、自ホストのメモリ１２０からデータ１２１を読み出し、他ホストに転送する。ホストチャネルアダプタ２６０は、他ホストからデータ１２１が転送されてくると、データ１２１を自ホストのメモリ２２０に書き込む。さらに、ホストチャネルアダプタ２６０は、自ホストのメモリ２２０に書き込まれたデータが他ホストから転送されてきたデータと一致するか否かを比較し、その比較結果を表す終了フラグ１２２を他ホストに転送する。ホストチャネルアダプタ１６０は、他ホストから終了フラグ１２２が転送されてくると、終了フラグ１２２を自ホストのメモリ１２０に書き込む。 （もっと読む）

【課題】本発明は、メモリ読み出しエラーが発生した場合に、ＣＰＵを停止させることなく且つ無駄な割込みを実行することがないシステムを提供することを目的とする。
【解決手段】システムは、メモリ回路から読み出された命令コードのエラーをチェックするエラーチェック回路と、未定義命令コードを保持する未定義命令コード格納回路と、エラーチェック回路によりエラー検出されない場合にメモリ回路から読み出された命令コードを選択的に出力し、エラーチェック回路によりエラー検出された場合に未定義命令コード格納回路からの未定義命令コードを選択的に出力する選択回路と、エラーチェック回路によりエラー検出された場合にエラー発生有を示す値を格納する命令エラーレジスタを含み、ＣＰＵはフェッチした命令を使用しない場合に命令を使用しない旨を示す信号を出力し、命令エラーレジスタはその信号に応答してリセットされることを特徴とする。 （もっと読む）

【課題】メモリミラーリング構成時、メモリ素子に障害が発生した場合、メモリ素子を交換し、メモリモジュールを挿入後、チップセットが正常なメモリモジュールから挿入されたメモリモジュールへミラーリング再構築のためにデータのコピーを行う。通常、データのコピーはコンピュータシステムの性能低下を避けるため、メモリシステムの負荷が、想定される任意の業務の負担とならない程度のコピー速度で行われる。したがって、比較的メモリシステムの負荷が低い状態であってもコピー速度は固定であるためメモリミラーリング構築時間を短縮することは不可能である。
【解決手段】データのコピー間隔のウェイト時間を設定する速度変更レジスタを有し、メモリミラーリングに対応したメモリシステムと、メモリデータのコピー速度変更を指示する機能を持ったユーザインタフェースを備える。 （もっと読む）

【課題】通常の処理性能に影響を与えずに高信頼のシステムを効率的に構築する。
【解決手段】複数のスレッド１０１−１〜１０１−４を所定のサイクルでパイプライン実行するために、実行決定部１０３にて現在スレッドが実行されているサイクルの次のサイクルに実行可能であるスレッドがあるかどうかが判断され、次のサイクルに実行可能なスレッドが無いと判断された場合、メモリアクセススレッド起動部１０４にてメモリ１０９の正常性を確認するメモリアクセススレッド１０２を起動し、メモリアクセススレッド１０２が起動した後、命令完了確認部１０８にてメモリ１０９の正常性が確認され、メモリ１０９が正常であると判断された場合、メモリアクセススレッド１０２が休止状態にされる。 （もっと読む）

【課題】特定のアクセスパターンでしか発生しないエラーの再現性を上げる。
【解決手段】メモリへのアクセスは、メモリコントローラによって行われるが、このメモリコントローラにアクセスパターンを記録する機能を持たせる。このアクセスパターンを記録する機能は、随時、アクセスパターンを不揮発性記憶領域に記録していき、不揮発性記憶領域の容量がいっぱいになった場合は、古いデータから上書きしていく。メモリコントローラがエラーを認識した場合、アクセスパターンの記録を終了する。この方法により、メモリエラーが発生した時とその前のアクセスパターンを記録出来る。また、メモリエラーを再現させるために、不揮発性記憶領域に記録されたアクセスパターンを再度、繰り返し実行出来る機能もメモリコントローラに持たせる。この機能により、エラーが発生した際のアクセスパターンの再現を繰り返し実施可能になる。 （もっと読む）

【課題】マイクロコンピュータの負担の増加を抑え、簡素な構成でアドレスバス及びデータバスの異常を検出することができる電子装置を提供する。
【解決手段】本発明の制御装置７は、マイクロコンピュータ７０と、ＲＯＭ７１と、ＲＡＭ７２と、アドレスバス７３と、データバス７４とを備えている。マイクロコンピュータ７０は、特定のデータ領域の特定のデータによって、アドレスバス７３及びデータバス７４の異常を判定する。そのため、異常の判定にかかる時間を非常に短縮することができる。また、マイクロコンピュータ７０とは別に、ハード的に構成されたチェック装置を設ける必要がなく、簡素な構成でアドレスバス７３及びデータバス７４の異常を判定することができる。これにより、マイクロコンピュータ７０の負担の増加を抑え、簡素な構成でアドレスバス７３及びデータバス７４の異常を検出することができる。 （もっと読む）

【課題】ＥＣＣメモリの故障を早期に検知し、信頼性をさらに向上させる。
【解決手段】データ処理装置は、起動指示があると、記録手段によりメモリエラーの履歴が記録されているか否かを判断する。メモリエラーの履歴が記録されていると判断されると、ＥＣＣメモリの検査を実行する。その結果、ＥＣＣメモリの異常が検出されると、メモリエラーの警告後に起動を停止する。 （もっと読む）

【課題】高速読み書きが容易に行なえる不揮発性メモリＭＲＡＭを用いた電子制御装置の安全性を向上する。
【解決手段】外部ツール108から制御プログラムが書込まれるＭＲＡＭ120Aは、訂正符号付き書込回路122と復号化読出回路123と、エラー発生アドレス番号がエラーデータとして書込まれるエラーレジスタ125a・125bとを備え、エラー発生アドレスを指定して確認読出しを行なったときに依然としてエラーが発生していると重複異常判定を行なって異常報知される。ＭＲＡＭ120Aのプログラムメモリ領域は通常は書込禁止状態にあり、外部ツール108が接続されると禁止状態が解除される。エラーレジスタ125a・125bは書込禁止対象とならないデータメモリ領域に設けられている。 （もっと読む）

【課題】メモリミラーリングによるデータの冗長性を全く損なうことなく、メモリからデータを読み出すのに要する時間を短縮すること
【解決手段】メモリコントローラ４は、上位装置２から指定されたアドレス範囲のデータを一対のメモリモジュール６から読み出す際に一方のメモリモジュールからのデータの読み出し順と他方のメモリモジュールからのデータ読み出し順が異なるように読み出しコマンドを発行する機能と、読み出しコマンドに応じて一対のメモリモジュールからアドレス範囲のデータがすべて出力された時点でＥＣＣコードを用いてエラーチェックを行い、訂正不能なエラーがない場合には、アドレス範囲のデータを上位装置に出力する機能と、を備えている。 （もっと読む）

【課題】リロケーション機能を有するＯＳを車載システムに適用する場合に、リロケーションによるシステム起動時間の遅延を軽減させることができる技術を提供する。
【解決手段】メインメモリをバッテリーによってバックアップされるように構成し、装置への電力供給が絶たれた場合でも、メインメモリ内の情報が保持されるようにする。そして、初回のプログラムロード時にカーネル情報をカーネル情報テーブルに記憶させるようにし（Ｓ１４０）、当該プログラムを再度起動させる際には、そのカーネル情報をカーネルに渡すようにする（Ｓ１８０）。このようにすることにより、プログラム記憶媒体からプログラムを再度読み出すことなく、また、カーネル情報を再生成することもなく、プログラムの実行を開始することができる。したがって、システムの起動時間を短縮することができる。 （もっと読む）

【課題】サスペンド／レジューム機能を有する情報処理装置において、レジューム時の所要時間をより短縮させることを実現する。
【解決手段】メモリ管理ユーティリティ１０１は、サスペンド時、揮発性メモリ１３内に存在する使用中のデータを不揮発性メモリ１２内に退避させたとき、その揮発性メモリ１３の領域が仮想アドレス空間の一部であるかどうかを調べ、仮想アドレス空間の一部であったならば、レジューム時の不揮発性メモリ１２から揮発性メモリ１３への復元を省略させるために、そのページテーブルエントリを退避先の不揮発性メモリ１２の領域を示すように更新するとともに、この揮発性メモリ１３へのデータの復元に用いられるコピー管理表１５０への当該コピー（揮発性メモリ１３から不揮発性メモリ１２へのコピー）の履歴の記録を省略する。 （もっと読む）

【課題】フラッシュメモリデバイスに格納されたデータの新旧判定が容易に実行でき、簡易なシステムでテーブルの再構築やウエアレベリングが実行できる記憶装置およびコンピュータシステム、並びに記憶装置のデータ処理方法を提供する。
【解決手段】フラッシュメモリデバイス３９は各々独立した消去領域であるブロックを複数有し、第２メモリ４０内に、消去された未使用ブロックを検出しつつ、フラッシュメモリデバイス３９のアドレス上を規定の順序で循環するライトポインタが設置されており、制御部３２は、フラッシュメモリデバイス３９へのデータ書き込みはライトポインタに沿って実施し、書き込みに伴って各データの論理アドレスとライトポインタとの対応を第２メモリ４０上のテーブルに記録し、フラッシュメモリデバイス３９には、ライトポインタの循環回数に一意的に対応するカウンタ値を、データと共に記載する。 （もっと読む）

【課題】誤り訂正を行うメモリ制御装置であり、メモリ容量の増加を抑制するメモリ制御装置を提供する。
【解決手段】本発明に係るメモリ制御装置は、誤り訂正符号１３２を含むデータをメモリ１３０から読み出すメモリ制御装置１２０であって、誤り訂正符号１３２に基づき、データの誤り検出及び誤り訂正を行い、誤り検出及び誤り訂正を行ったデータを外部に送出する誤り訂正部１２２と、メモリ１３０から読み出したデータを誤り訂正部１２２へ送出するか、メモリ１３０から読み出したデータを外部へ送出するかを選択するセレクタ１２１とを備える。 （もっと読む）

【課題】 予備のメモリモジュールを設けず、ミラーリング構成のメモリモジュールに障害が発生したとき、ミラーリング動作を継続させ、信頼性を向上したメモリ制御システム、メモリ制御装置、メモリ制御方法を提供する。
【解決手段】 メモリ制御装置２００は、メモリモジュール（＃０）４１に障害が発生したとき、障害発生のメモリ領域を縮退する手段と、障害発生のメモリモジュール（＃０）４１とペアになっているメモリモジュール（＃２）５１を、第１メモリ装置４０と第２メモリ装置５０とのミラーリングのペアとして再構築する手段とを備える。 （もっと読む）