メモリ制御システム、メモリ制御装置、メモリ制御方法
【課題】 予備のメモリモジュールを設けず、ミラーリング構成のメモリモジュールに障害が発生したとき、ミラーリング動作を継続させ、信頼性を向上したメモリ制御システム、メモリ制御装置、メモリ制御方法を提供する。
【解決手段】 メモリ制御装置２００は、メモリモジュール（＃０）４１に障害が発生したとき、障害発生のメモリ領域を縮退する手段と、障害発生のメモリモジュール（＃０）４１とペアになっているメモリモジュール（＃２）５１を、第１メモリ装置４０と第２メモリ装置５０とのミラーリングのペアとして再構築する手段とを備える。
【解決手段】 メモリ制御装置２００は、メモリモジュール（＃０）４１に障害が発生したとき、障害発生のメモリ領域を縮退する手段と、障害発生のメモリモジュール（＃０）４１とペアになっているメモリモジュール（＃２）５１を、第１メモリ装置４０と第２メモリ装置５０とのミラーリングのペアとして再構築する手段とを備える。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、メモリ制御システム、メモリ制御装置、メモリ制御方法に関し、特に、ミラーリング構成のメモリ装置のメモリモジュールに障害が発生した場合に、ミラーリング動作を継続させることにより、信頼性を向上させるメモリ制御システム、メモリ制御装置、メモリ制御方法に関する。
【背景技術】
【０００２】
コンピュータシステムの信頼性に対する市場の要求は、年々増大している。要求に応えるべくメーカでは、無停止システムなどの開発を行っている。しかし、市場要求は、信頼性向上と共に、システムにかかるトータルコストの削減要求もあり、その両立を求めている。
【０００３】
そこで、二重化したメモリモジュールの一方に故障が発生したとき、他のメモリモジュールと再構成でき、更にメモリモジュール間のデータのコピーを効率よくできるものがある（例えば、特許文献１参照。）。
【０００４】
特許文献１は、二重化したメモリモジュールとは別のメモリモジュールを設ける。メモリモジュールは、故障を検出しバックアップ用のメモリモジュールと通信するための二重化制御回路を設ける。二重化したメモリモジュールの一方に故障が発生したとき、正常な他方のメモリモジュールは、別のメモリモジュールにメモリ内容のコピーを実行し、別のメモリモジュールとで二重化構成をとる。
【０００５】
更に、メモリモジュールは、リフレッシュサイクルに同期して他のメモリモジュールへメモリ内容を転送するコピー制御回路を設け、別のメモリモジュールにメモリ内容を効率よくコピーする。
【０００６】
【特許文献１】特開平０５ー２９８１９２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
上述の特許文献１の技術は、二重化したメモリモジュールの一方に故障が発生したとき、他方のメモリモジュールと再構成するため、二重化したメモリモジュールとは別のメモリモジュールを設ける。他方の正常なメモリモジュールは、別のメモリモジュールにメモリ内容のコピーを実行し、別のメモリモジュールとで二重化構成をとる。
【０００８】
従って、二重化したメモリモジュールとは別のメモリモジュールを設ける必要があり、且つ、別のメモリモジュールに障害が発生したときには、二重化構成をとれないという課題がある。
【０００９】
本発明の目的は、予備のメモリモジュールを設けず、ミラーリング構成のメモリモジュールに障害が発生したとき、ミラーリング動作を継続させ、信頼性を向上したメモリ制御システム、メモリ制御装置、メモリ制御方法を提供することにある。このため、本発明は、障害発生のメモリモジュールとペアになっているメモリモジュールを、運用系と待機系とのミラーリングのペアに再構築する手段を備えた構成とする。
【課題を解決するための手段】
【００１０】
本発明のメモリ制御システムは、メモリアクセスリクエストを発行するプロセッサと、プロセッサからのメモリアクセスリクエストを受信しデータがミラーリング構成となるように制御を行うメモリ制御装置と、メモリ制御装置から受信するデータを記憶するミラーリング構成の第１メモリ装置と第２メモリ装置とを有するメモリ制御システムにおいて、第１メモリ装置と第２メモリ装置とは、各々複数のメモリモジュールを有し、メモリ制御装置は、メモリモジュールに障害が発生したとき、障害発生のメモリ領域を縮退する手段と、障害発生のメモリモジュールとペアになっているメモリモジュールを、第１メモリ装置と第２メモリ装置とのミラーリングのペアとして再構築する手段とを有することを特徴とする。
【００１１】
メモリ制御装置は、第１メモリ装置と第２メモリ装置との間のミラーリング構成情報を保持するミラーリング構成管理テーブルと、障害が発生したメモリモジュールに応じてミラーリング構成を再構築するミラーリング構成管理テーブル管理手段と、ミラーリング構成管理テーブルの内容に応じてミラーリングアクセスを実施するミラーリングアクセス実施手段と、第１メモリ装置または第２メモリ装置からの障害情報により障害発生のメモリモジュールを特定し、特定情報をミラーリング構成管理テーブル管理手段へ通知する障害箇所判定手段とを有するメモリ制御手段と、メモリモジュールのメモリ使用領域を管理するメモリ管理手段とを有することを特徴とする。
【００１２】
ミラーリング構成管理テーブル管理手段は、障害箇所判定手段から特定情報を受信すると、ミラーリング構成管理テーブルの特定情報に該当するメモリモジュールのアクセス可否フラグをアクセス不可に設定する手段と、ミラーリング構成情報から障害発生のメモリ領域に対応して縮退させるアドレス範囲を特定する手段と、特定したアドレス範囲の情報を障害発生によるメモリ縮退要求としてメモリ管理手段へ通知する手段と、メモリ管理手段からのメモリ縮退完了通知によりミラーリング構成管理テーブルの書き換えを行いミラーリング構成情報を再構築する手段とを有することを特徴とする。
【００１３】
メモリ管理手段は、ミラーリング構成管理テーブル管理手段からのメモリ縮退要求により、縮退要求の対象メモリ領域を使用しているデータを、対象メモリ領域から移動させる手段と、対象メモリ領域を未使用状態にする手段と、ミラーリング構成管理テーブル管理手段に対して、メモリ縮退完了通知を発行する手段とを有することを特徴とする。
【００１４】
メモリモジュールは、２分割した２つのランクから構成することを特徴とする。
【００１５】
ミラーリング構成管理テーブルは、プロセッサからのメモリアクセスリクエストが示すアドレス値に対応するアドレス範囲情報と、第１メモリ装置と第２メモリ装置とのメモリモジュール情報と、メモリモジュール情報に対するアクセス可否を示すフラグ情報とを有することを特徴とする。
【００１６】
メモリモジュール情報は、メモリモジュール番号と、ランク番号とを有することを特徴とする。
【００１７】
本発明のメモリ制御装置は、プロセッサの発行するメモリアクセスリクエストを受信しデータがミラーリング構成となるように制御を行い、ミラーリング構成の第１メモリ装置と第２メモリ装置とへメモリアクセスリクエストを発行するメモリ制御装置であって、第１メモリ装置と第２メモリ装置とは、各々複数のメモリモジュールを有し、メモリモジュールに障害が発生したとき、障害発生のメモリ領域を縮退する手段と、障害発生のメモリモジュールとペアになっているメモリモジュールを、第１メモリ装置と第２メモリ装置とのミラーリングのペアとして再構築する手段とを有することを特徴とする。
【００１８】
１メモリ装置と第２メモリ装置との間のミラーリング構成情報を保持するミラーリング構成管理テーブルと、障害が発生したメモリモジュールに応じてミラーリング構成を再構築するミラーリング構成管理テーブル管理手段と、ミラーリング構成管理テーブルの内容に応じてミラーリングアクセスを実施するミラーリングアクセス実施手段と、第１メモリ装置または第２メモリ装置からの障害情報により障害発生のメモリモジュールを特定し、特定情報をミラーリング構成管理テーブル管理手段へ通知する障害箇所判定手段とを有するメモリ制御手段と、メモリモジュールのメモリ使用領域を管理するメモリ管理手段とを有することを特徴とする。
【００１９】
ミラーリング構成管理テーブル管理手段は、障害箇所判定手段から特定情報を受信すると、ミラーリング構成管理テーブルの特定情報に該当するメモリモジュールのアクセス可否フラグをアクセス不可に設定する手段と、ミラーリング構成情報から障害発生のメモリ領域に対応して縮退させるアドレス範囲を特定する手段と、特定したアドレス範囲の情報を障害発生によるメモリ縮退要求としてメモリ管理手段へ通知する手段と、メモリ管理手段からのメモリ縮退完了通知によりミラーリング構成管理テーブルの書き換えを行いミラーリング構成情報を再構築する手段とを有することを特徴とする。
【００２０】
メモリ管理手段は、ミラーリング構成管理テーブル管理手段からのメモリ縮退要求により、縮退要求の対象メモリ領域を使用しているデータを、対象メモリ領域から移動させる手段と、対象メモリ領域を未使用状態にする手段と、ミラーリング構成管理テーブル管理手段に対して、メモリ縮退完了通知を発行する手段とを有することを特徴とする。
【００２１】
メモリモジュールは、２分割した２つのランクから構成することを特徴とする。
【００２２】
ミラーリング構成管理テーブルは、プロセッサからのメモリアクセスリクエストが示すアドレス値に対応するアドレス範囲情報と、第１メモリ装置と第２メモリ装置とのメモリモジュール情報と、メモリモジュール情報に対するアクセス可否を示すフラグ情報とを有することを特徴とする。
【００２３】
メモリモジュール情報は、メモリモジュール番号と、ランク番号とを有することを特徴とする。
【００２４】
本発明のメモリ制御方法は、プロセッサによりメモリアクセスリクエストを発行するステップと、メモリ制御装置によりプロセッサからのメモリアクセスリクエストを受信しデータがミラーリング構成となるように制御を行うステップと、メモリ制御装置から受信するデータをミラーリング構成の第１メモリ装置と第２メモリ装置とへ記憶するステップとを有するメモリ制御方法において、第１メモリ装置と第２メモリ装置とは、各々複数のメモリモジュールを有し、メモリ制御装置は、メモリモジュールに障害が発生したとき、障害発生のメモリ領域を縮退するステップと、障害発生のメモリモジュールとペアになっているメモリモジュールを、第１メモリ装置と第２メモリ装置とのミラーリングのペアとして再構築するステップとを有することを特徴とする。
【００２５】
メモリ制御装置は、第１メモリ装置と第２メモリ装置との間のミラーリング構成情報をミラーリング構成管理テーブルに保持するステップと、ミラーリング構成管理テーブル管理手段により障害が発生したメモリモジュールに応じてミラーリング構成を再構築するステップと、ミラーリングアクセス実施手段によりミラーリング構成管理テーブルの内容に応じてミラーリングアクセスを実施するステップと、障害箇所判定手段により第１メモリ装置または第２メモリ装置からの障害情報により障害発生のメモリモジュールを特定し、特定情報をミラーリング構成管理テーブル管理手段へ通知するステップとを有するメモリ制御手段と、メモリモジュールのメモリ使用領域を管理するステップを有するメモリ管理手段とを有することを特徴とする。
【００２６】
ミラーリング構成管理テーブル管理手段は、障害箇所判定手段から前記特定情報を受信すると、ミラーリング構成管理テーブルの特定情報に該当するメモリモジュールのアクセス可否フラグをアクセス不可に設定するステップと、ミラーリング構成情報から障害発生のメモリ領域に対応して縮退させるアドレス範囲を特定するステップと、特定したアドレス範囲の情報を障害発生によるメモリ縮退要求としてメモリ管理手段へ通知するステップと、メモリ管理手段からのメモリ縮退完了通知によりミラーリング構成管理テーブルの書き換えを行いミラーリング構成情報を再構築するステップとを有し、メモリ管理手段は、ミラーリング構成管理テーブル管理手段からのメモリ縮退要求により、縮退要求の対象メモリ領域を使用しているデータを、対象メモリ領域から移動させるステップと、対象メモリ領域を未使用状態にするステップと、ミラーリング構成管理テーブル管理手段に対して、メモリ縮退完了通知を発行するステップとを有することを特徴とする。
【００２７】
メモリモジュールは、２分割した２つのランクから構成するステップを有することを特徴とする。
【００２８】
ミラーリング構成管理テーブルは、プロセッサからのメモリアクセスリクエストが示すアドレス値に対応するアドレス範囲情報と、第１メモリ装置と第２メモリ装置とのメモリモジュール情報と、メモリモジュール情報に対するアクセス可否を示すフラグ情報とを有することを特徴とする。
【００２９】
メモリモジュール情報は、メモリモジュール番号と、ランク番号とを有することを特徴とする。
【発明の効果】
【００３０】
本発明のメモリ制御システム、メモリ制御装置、メモリ制御方法は、ミラーリング構成のメモリ装置内のメモリモジュールに障害が発生した場合に、ミラーリング動作を継続させることができ、信頼性を向上できるという効果がある。
【００３１】
その理由は、メモリ制御手段が障害メモリ領域を縮退し、障害メモリモジュールとペアになっているメモリモジュールを、運用系と待機系とのミラーリングのペアとして再構築するためである。
【発明を実施するための最良の形態】
【００３２】
次に、本発明を実施するための最良の形態について図面を参照して詳細に説明する。
【００３３】
図１は、本発明のメモリ制御システム１００を示す概略構成ブロック図である。
【００３４】
図１を参照すると、メモリ制御システム１００は、メモリアクセスリクエストを発行するプロセッサ１０と、メモリ制御装置２００と、第１メモリ装置４０と、第２メモリ装置５０とで構成する。メモリ制御装置２００は、プロセッサ１０からのメモリアクセスリクエストを受信して解析し、データがミラーリング構成となるように制御を行う。第１メモリ装置４０と第２メモリ装置５０とは、ミラーリング構成を有し、メモリ制御装置２００から受信するデータを二重化して記憶する。
【００３５】
第１メモリ装置４０は、メモリモジュール（＃０）４１とメモリモジュール（＃１）４２を備え、第２メモリ装置５０は、メモリモジュール（＃２）５１、メモリモジュール（＃３）５２とを備える。また、各々のメモリモジュール（＃０）４１、メモリモジュール（＃１）４２、メモリモジュール（＃２）５１、メモリモジュール（＃３）５２は、後述の２分割した２つのランクから構成する。なお、通常運用においては、第１メモリ装置４０が運用系、第２メモリ装置５０が待機系となるミラーリング構成とする。
【００３６】
メモリ制御装置２００は、メモリ制御手段２０と、メモリ管理手段３０とで構成する。
【００３７】
メモリ制御手段２０は、ミラーリング構成管理テーブル２２と、ミラーリング構成管理テーブル管理手段２４と、ミラーリングアクセス実施手段２１と、障害箇所判定手段２３とで構成する。メモリ制御手段２０は、メモリ管理手段３０との間で、実装するメモリモジュール（＃０）４１、メモリモジュール（＃１）４２、メモリモジュール（＃２）５１、メモリモジュール（＃３）５２、およびアドレッシング情報を制御する。
【００３８】
メモリ管理手段３０は、メモリモジュール（＃０）４１、メモリモジュール（＃１）４２、メモリモジュール（＃２）５１、メモリモジュール（＃３）５２のメモリ使用領域を管理する。また、メモリ管理手段３０は、ミラーリング構成管理テーブル管理手段２４と接続し、ミラーリング構成変更時の、データ移送制御、およびソフトウエアに対する使用可能メモリ領域の変更通知を行う。
【００３９】
ミラーリング構成管理テーブル２２は、第１メモリ装置４０と第２メモリ装置５０との間のミラーリング構成情報を保持する。ミラーリング構成情報は、ミラーリングアクセス実施手段２１により、読み出し可能である。また、ミラーリング構成情報は、ミラーリング構成管理テーブル管理手段２４により、書き換え、および新規登録が可能である。
【００４０】
ミラーリング構成管理テーブル管理手段２４は、ミラーリング構成管理テーブル２２を用いて、ミラーリング構成情報の管理を行い、障害が発生したメモリモジュール（＃０）４１、メモリモジュール（＃１）４２、メモリモジュール（＃２）５１、メモリモジュール（＃３）５２に対応してミラーリング構成を再構築する。
【００４１】
ミラーリングアクセス実施手段２１は、ミラーリング構成管理テーブル２２に保持しているミラーリング構成情報により、プロセッサ１０からのメモリアクセスリクエストをミラーリングアクセスとなるよう展開し、必要に応じて、第１メモリ装置４０、第２メモリ装置５０へメモリアクセスリクエストを発行する。
【００４２】
障害箇所判定手段２３は、第１メモリ装置４０または第２メモリ装置５０からの障害情報により障害発生のメモリモジュール（＃０）４１、メモリモジュール（＃１）４２、メモリモジュール（＃２）５１、メモリモジュール（＃３）５２を特定し、特定情報をミラーリング構成管理テーブル管理手段２４へ通知する。
【００４３】
次に、ミラーリング構成管理テーブル２２について図面を参照して説明する。
【００４４】
図２は、ミラーリング構成管理テーブル２２を説明するための図である。
【００４５】
図２を参照すると、ミラーリング構成管理テーブル２２は、プロセッサ１０からのメモリアクセスリクエストが示すアドレス値に対応するアドレス範囲情報２２１と、第１メモリ装置４０と第２メモリ装置５０とに対してそれぞれメモリモジュール情報４１０、５１０と、メモリモジュール情報４１０、５１０に対するアクセス可否を示すフラグ情報４２０、５２０とを備える。メモリモジュール情報４１０、５１０は、メモリモジュール番号４１１、５１１と、ランク番号４１２、５１２とをそれぞれ備える。
【００４６】
アドレス範囲情報２２１は、最小アドレス２２２と最大アドレス２２３とからなり、ミラーリング構成管理テーブル２２のエントリを検索するキーとなる。
【００４７】
メモリアクセスリクエストのアドレス値により、第１メモリ装置４０および第２メモリ装置５０のメモリモジュール番号４１１、５１１と、ランク番号４１２、５１２とを取得できる。アクセス可否フラグ４２１、５２１は、当該メモリモジュール（＃０）４１、メモリモジュール（＃１）４２、メモリモジュール（＃２）５１、メモリモジュール（＃３）５２に対して、アクセスが実施可能かどうかを示す。障害により当該メモリモジュール（＃０）４１、メモリモジュール（＃１）４２、メモリモジュール（＃２）５１、メモリモジュール（＃３）５２へのアクセスが不可の状態にある場合には、アクセス可否フラグ４２１、５２１が’０’となる。
【００４８】
次に、上述のように構成したメモリ制御システム１００の動作について図面を参照して説明する。
【００４９】
図２〜図４は、ミラーリング構成管理テーブル２２を説明するための図である。
【００５０】
なお、ミラーリング構成管理テーブル２２は、最初、図２のように登録しているものとする。
【００５１】
図２を参照すると、メモリモジュール情報４１０、５１０のランク番号４１２、５１２は、各々２つのランク’０’、’１’で構成している。例えば、メモリモジュール（＃０）４１は、メモリモジュール番号４１１の’０’に対応し、２分割してランク番号４１２の’０’と’１’との２つのランクで構成している。また、アドレス’０００’へのアクセス要求であれば、運用系の第１メモリ装置４０は、メモリモジュール番号４１１が’０’でランク番号４１２が’０’においてアクセス対応し、待機系の第２メモリ装置５０は、メモリモジュール番号５１１が’２’でランク番号５１２が’０’においてアクセス対応することになる。
【００５２】
図１〜図４を参照すると、プロセッサ１０は、メモリアクセスリクエストを発行し、ミラーリングアクセス実施手段２１へ送出する。ミラーリングアクセス実施手段２１は、メモリアクセスリクエストのアドレス値により、ミラーリング構成管理テーブル２２を索引し、メモリアクセスリクエストのターゲットとなる、第１メモリ装置４０および第２メモリ装置５０のメモリモジュール情報４１０、５１０を取得する。
【００５３】
次に、ミラーリングアクセス実施手段２１は、ミラーリング構成に応じたメモリアクセスリクエストを第１メモリ装置４０および第２メモリ装置５０に対して発行する。
【００５４】
メモリモジュール（＃０）４１、メモリモジュール（＃１）４２、メモリモジュール（＃２）５１、メモリモジュール（＃３）５２の何れかに障害が発生すると、第１メモリ装置４０または第２メモリ装置５０は、障害箇所判定手段２３に対して、障害通知を送出する。
【００５５】
ここで、第１メモリ装置４０内のメモリモジュール（＃０）４１に障害が発生した場合について、以降、説明する。
【００５６】
障害箇所判定手段２３は、受信した障害通知により、障害が発生したメモリモジュール（＃０）４１を認識して特定する。障害箇所判定手段２３は、特定したメモリモジュール（＃０）４１が故障したことをミラーリング構成管理テーブル管理手段２４へ通知する。
【００５７】
ミラーリング構成管理テーブル管理手段２４は、まず、障害発生のメモリモジュール（＃０）４１へのアクセスを不可（禁止）にするために、ミラーリング構成管理テーブル２２を図３に示すように更新する。ミラーリング構成管理テーブル管理手段２４は、メモリモジュール番号４１１が’０’のアクセス可否フラグ４２１を’０’に更新し、アクセスを不可にする。また、ミラーリング構成管理テーブル管理手段２４は、図２に示すミラーリング構成管理テーブル２２に登録しているミラーリング構成情報の内容から、メモリモジュール番号４１１の’０’に対応するアドレス範囲情報２２１を特定する。ここでは、アドレス’０００’へのアクセス要求に対する障害故、アドレス範囲情報２２１として（０ｘ０００〜０ｘ１ＦＦ）を特定する。
【００５８】
次に、ミラーリング構成管理テーブル管理手段２４は、故障したメモリモジュール（＃０）４１とミラーリング構成をなすペアのメモリモジュール（＃２）５１により、ミラーリング構成を再構築する。このため、メモリモジュール（＃２）５１は、アドレス領域を２つに分割し、ランク’０’とランク’１’との２つに分割している。再構築によって、分割したメモリアドレス領域の下位側（０x１００〜０x１ＦF）は、対応するメモリモジュール（＃２）５１がなくなり、縮退させる必要がある。そこで、ミラーリング構成管理テーブル管理手段２４は、メモリ管理手段３０に対して、障害発生によるメモリ縮退要求として、メモリ領域使用禁止要求、ならびに禁止領域（０ｘ１００〜０ｘ１ＦＦ）情報を通知する。
【００５９】
次に、メモリ縮退要求を受けたときのメモリ管理手段３０の動作について、図面を参照して説明する。
【００６０】
図５は、メモリ管理手段３０の動作を示すフローチャートである。
【００６１】
図５を参照すると、メモリ管理手段３０は、使用禁止要求のメモリ領域（０ｘ１００〜０ｘ１ＦＦ）の使用状況を確認し（Ｓ１１）、使用している場合には、使用中のデータを図示しない他のメモリ、または磁気ディスクなどに退避させ、使用禁止要求メモリ領域を未使用状態にする（Ｓ１２）。要求メモリ領域が未使用状態になったなら、メモリ管理手段３０は、ミラーリング構成管理テーブル管理手段２４に対して、メモリ縮退完了通知を発行する。このように、メモリ管理手段３０は、メモリ縮退要求により、動的にメモリ使用領域を縮退することができる。
【００６２】
ミラーリング構成管理テーブル管理手段２４は、メモリ管理手段３からのメモリ縮退完了通知により、ミラーリング構成管理テーブル２２の内容を書き換える。図４は、ミラーリング構成管理テーブル２２を書き替え更新した状態を示す。
【００６３】
図４を参照すると、メモリモジュール番号４１１が’２’でランク番号４１２が’０’と、メモリモジュール番号５１１が’２’でランク番号５１２が’１’とのペアにより、新たなミラーリングペアを構成する。
【００６４】
ミラーリング構成管理テーブル２２の更新後、プロセッサ１０からのメモリアクセスリクエストは、図４に示す更新したミラーリング構成管理テーブル２２の内容により、ミラーリング構成の動作を継続する。アドレス範囲情報２２１の（０x１００〜０x１ＦＦ）に関しては、縮退し、アクセス不可となる。
【００６５】
上述のように、メモリ制御システム１００は、ミラーリング構成のメモリモジュール（＃０）４１とメモリモジュール（＃２）５１とにおいて、例えばメモリモジュール（＃０）４１に障害が発生した場合に、故障交換を行うまでの間、メモリモジュール（＃２）５１で自動的にミラーリング動作を継続することができ、信頼性を向上できるという効果がある。
【００６６】
なお、以上の説明では、第１メモリ装置４０内および第２メモリ装置５０内に各々、メモリモジュール（＃０）４１とメモリモジュール（＃１）４２、メモリモジュール（＃２）５１とメモリモジュール（＃３）５２とを備える構成としている。メモリモジュール（＃０）４１、メモリモジュール（＃１）４２、メモリモジュール（＃２）５１、メモリモジュール（＃３）５２に代え、磁気ディスクドライブを設ける構成としても本発明と同様な効果を得ることができ、この構成とすることも本発明に含まれることは云うまでもない。
【図面の簡単な説明】
【００６７】
【図１】本発明のメモリ制御システムを示す概略構成ブロック図である。
【図２】ミラーリング構成管理テーブルを説明するための図である。
【図３】ミラーリング構成管理テーブルを説明するための図である。
【図４】ミラーリング構成管理テーブルを説明するための図である。
【図５】メモリ管理手段の動作を示すフローチャートである。
【符号の説明】
【００６８】
１０ プロセッサ
２０ メモリ制御手段
２１ ミラーリングアクセス実施手段
２２ ミラーリング構成管理テーブル
２３ 障害箇所判定手段
２４ ミラーリング構成管理テーブル管理手段
３０ メモリ管理手段
４０ 第１メモリ装置
４１ メモリモジュール（＃０）
４２ メモリモジュール（＃１）
５０ 第２メモリ装置
５１ メモリモジュール（＃２）
５２ メモリモジュール（＃３）
１００ メモリ制御システム
２００ メモリ制御装置
２２１ アドレス範囲情報
２２２ 最小アドレス
２２３ 最大アドレス
４１０、５１０ メモリモジュール情報
４１１、５１１ メモリモジュール番号
４１２、５１２ ランク番号
４２０、５２０ フラグ情報
４２１、５２１ アクセス可否フラグ
【技術分野】
【０００１】
本発明は、メモリ制御システム、メモリ制御装置、メモリ制御方法に関し、特に、ミラーリング構成のメモリ装置のメモリモジュールに障害が発生した場合に、ミラーリング動作を継続させることにより、信頼性を向上させるメモリ制御システム、メモリ制御装置、メモリ制御方法に関する。
【背景技術】
【０００２】
コンピュータシステムの信頼性に対する市場の要求は、年々増大している。要求に応えるべくメーカでは、無停止システムなどの開発を行っている。しかし、市場要求は、信頼性向上と共に、システムにかかるトータルコストの削減要求もあり、その両立を求めている。
【０００３】
そこで、二重化したメモリモジュールの一方に故障が発生したとき、他のメモリモジュールと再構成でき、更にメモリモジュール間のデータのコピーを効率よくできるものがある（例えば、特許文献１参照。）。
【０００４】
特許文献１は、二重化したメモリモジュールとは別のメモリモジュールを設ける。メモリモジュールは、故障を検出しバックアップ用のメモリモジュールと通信するための二重化制御回路を設ける。二重化したメモリモジュールの一方に故障が発生したとき、正常な他方のメモリモジュールは、別のメモリモジュールにメモリ内容のコピーを実行し、別のメモリモジュールとで二重化構成をとる。
【０００５】
更に、メモリモジュールは、リフレッシュサイクルに同期して他のメモリモジュールへメモリ内容を転送するコピー制御回路を設け、別のメモリモジュールにメモリ内容を効率よくコピーする。
【０００６】
【特許文献１】特開平０５ー２９８１９２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
上述の特許文献１の技術は、二重化したメモリモジュールの一方に故障が発生したとき、他方のメモリモジュールと再構成するため、二重化したメモリモジュールとは別のメモリモジュールを設ける。他方の正常なメモリモジュールは、別のメモリモジュールにメモリ内容のコピーを実行し、別のメモリモジュールとで二重化構成をとる。
【０００８】
従って、二重化したメモリモジュールとは別のメモリモジュールを設ける必要があり、且つ、別のメモリモジュールに障害が発生したときには、二重化構成をとれないという課題がある。
【０００９】
本発明の目的は、予備のメモリモジュールを設けず、ミラーリング構成のメモリモジュールに障害が発生したとき、ミラーリング動作を継続させ、信頼性を向上したメモリ制御システム、メモリ制御装置、メモリ制御方法を提供することにある。このため、本発明は、障害発生のメモリモジュールとペアになっているメモリモジュールを、運用系と待機系とのミラーリングのペアに再構築する手段を備えた構成とする。
【課題を解決するための手段】
【００１０】
本発明のメモリ制御システムは、メモリアクセスリクエストを発行するプロセッサと、プロセッサからのメモリアクセスリクエストを受信しデータがミラーリング構成となるように制御を行うメモリ制御装置と、メモリ制御装置から受信するデータを記憶するミラーリング構成の第１メモリ装置と第２メモリ装置とを有するメモリ制御システムにおいて、第１メモリ装置と第２メモリ装置とは、各々複数のメモリモジュールを有し、メモリ制御装置は、メモリモジュールに障害が発生したとき、障害発生のメモリ領域を縮退する手段と、障害発生のメモリモジュールとペアになっているメモリモジュールを、第１メモリ装置と第２メモリ装置とのミラーリングのペアとして再構築する手段とを有することを特徴とする。
【００１１】
メモリ制御装置は、第１メモリ装置と第２メモリ装置との間のミラーリング構成情報を保持するミラーリング構成管理テーブルと、障害が発生したメモリモジュールに応じてミラーリング構成を再構築するミラーリング構成管理テーブル管理手段と、ミラーリング構成管理テーブルの内容に応じてミラーリングアクセスを実施するミラーリングアクセス実施手段と、第１メモリ装置または第２メモリ装置からの障害情報により障害発生のメモリモジュールを特定し、特定情報をミラーリング構成管理テーブル管理手段へ通知する障害箇所判定手段とを有するメモリ制御手段と、メモリモジュールのメモリ使用領域を管理するメモリ管理手段とを有することを特徴とする。
【００１２】
ミラーリング構成管理テーブル管理手段は、障害箇所判定手段から特定情報を受信すると、ミラーリング構成管理テーブルの特定情報に該当するメモリモジュールのアクセス可否フラグをアクセス不可に設定する手段と、ミラーリング構成情報から障害発生のメモリ領域に対応して縮退させるアドレス範囲を特定する手段と、特定したアドレス範囲の情報を障害発生によるメモリ縮退要求としてメモリ管理手段へ通知する手段と、メモリ管理手段からのメモリ縮退完了通知によりミラーリング構成管理テーブルの書き換えを行いミラーリング構成情報を再構築する手段とを有することを特徴とする。
【００１３】
メモリ管理手段は、ミラーリング構成管理テーブル管理手段からのメモリ縮退要求により、縮退要求の対象メモリ領域を使用しているデータを、対象メモリ領域から移動させる手段と、対象メモリ領域を未使用状態にする手段と、ミラーリング構成管理テーブル管理手段に対して、メモリ縮退完了通知を発行する手段とを有することを特徴とする。
【００１４】
メモリモジュールは、２分割した２つのランクから構成することを特徴とする。
【００１５】
ミラーリング構成管理テーブルは、プロセッサからのメモリアクセスリクエストが示すアドレス値に対応するアドレス範囲情報と、第１メモリ装置と第２メモリ装置とのメモリモジュール情報と、メモリモジュール情報に対するアクセス可否を示すフラグ情報とを有することを特徴とする。
【００１６】
メモリモジュール情報は、メモリモジュール番号と、ランク番号とを有することを特徴とする。
【００１７】
本発明のメモリ制御装置は、プロセッサの発行するメモリアクセスリクエストを受信しデータがミラーリング構成となるように制御を行い、ミラーリング構成の第１メモリ装置と第２メモリ装置とへメモリアクセスリクエストを発行するメモリ制御装置であって、第１メモリ装置と第２メモリ装置とは、各々複数のメモリモジュールを有し、メモリモジュールに障害が発生したとき、障害発生のメモリ領域を縮退する手段と、障害発生のメモリモジュールとペアになっているメモリモジュールを、第１メモリ装置と第２メモリ装置とのミラーリングのペアとして再構築する手段とを有することを特徴とする。
【００１８】
１メモリ装置と第２メモリ装置との間のミラーリング構成情報を保持するミラーリング構成管理テーブルと、障害が発生したメモリモジュールに応じてミラーリング構成を再構築するミラーリング構成管理テーブル管理手段と、ミラーリング構成管理テーブルの内容に応じてミラーリングアクセスを実施するミラーリングアクセス実施手段と、第１メモリ装置または第２メモリ装置からの障害情報により障害発生のメモリモジュールを特定し、特定情報をミラーリング構成管理テーブル管理手段へ通知する障害箇所判定手段とを有するメモリ制御手段と、メモリモジュールのメモリ使用領域を管理するメモリ管理手段とを有することを特徴とする。
【００１９】
ミラーリング構成管理テーブル管理手段は、障害箇所判定手段から特定情報を受信すると、ミラーリング構成管理テーブルの特定情報に該当するメモリモジュールのアクセス可否フラグをアクセス不可に設定する手段と、ミラーリング構成情報から障害発生のメモリ領域に対応して縮退させるアドレス範囲を特定する手段と、特定したアドレス範囲の情報を障害発生によるメモリ縮退要求としてメモリ管理手段へ通知する手段と、メモリ管理手段からのメモリ縮退完了通知によりミラーリング構成管理テーブルの書き換えを行いミラーリング構成情報を再構築する手段とを有することを特徴とする。
【００２０】
メモリ管理手段は、ミラーリング構成管理テーブル管理手段からのメモリ縮退要求により、縮退要求の対象メモリ領域を使用しているデータを、対象メモリ領域から移動させる手段と、対象メモリ領域を未使用状態にする手段と、ミラーリング構成管理テーブル管理手段に対して、メモリ縮退完了通知を発行する手段とを有することを特徴とする。
【００２１】
メモリモジュールは、２分割した２つのランクから構成することを特徴とする。
【００２２】
ミラーリング構成管理テーブルは、プロセッサからのメモリアクセスリクエストが示すアドレス値に対応するアドレス範囲情報と、第１メモリ装置と第２メモリ装置とのメモリモジュール情報と、メモリモジュール情報に対するアクセス可否を示すフラグ情報とを有することを特徴とする。
【００２３】
メモリモジュール情報は、メモリモジュール番号と、ランク番号とを有することを特徴とする。
【００２４】
本発明のメモリ制御方法は、プロセッサによりメモリアクセスリクエストを発行するステップと、メモリ制御装置によりプロセッサからのメモリアクセスリクエストを受信しデータがミラーリング構成となるように制御を行うステップと、メモリ制御装置から受信するデータをミラーリング構成の第１メモリ装置と第２メモリ装置とへ記憶するステップとを有するメモリ制御方法において、第１メモリ装置と第２メモリ装置とは、各々複数のメモリモジュールを有し、メモリ制御装置は、メモリモジュールに障害が発生したとき、障害発生のメモリ領域を縮退するステップと、障害発生のメモリモジュールとペアになっているメモリモジュールを、第１メモリ装置と第２メモリ装置とのミラーリングのペアとして再構築するステップとを有することを特徴とする。
【００２５】
メモリ制御装置は、第１メモリ装置と第２メモリ装置との間のミラーリング構成情報をミラーリング構成管理テーブルに保持するステップと、ミラーリング構成管理テーブル管理手段により障害が発生したメモリモジュールに応じてミラーリング構成を再構築するステップと、ミラーリングアクセス実施手段によりミラーリング構成管理テーブルの内容に応じてミラーリングアクセスを実施するステップと、障害箇所判定手段により第１メモリ装置または第２メモリ装置からの障害情報により障害発生のメモリモジュールを特定し、特定情報をミラーリング構成管理テーブル管理手段へ通知するステップとを有するメモリ制御手段と、メモリモジュールのメモリ使用領域を管理するステップを有するメモリ管理手段とを有することを特徴とする。
【００２６】
ミラーリング構成管理テーブル管理手段は、障害箇所判定手段から前記特定情報を受信すると、ミラーリング構成管理テーブルの特定情報に該当するメモリモジュールのアクセス可否フラグをアクセス不可に設定するステップと、ミラーリング構成情報から障害発生のメモリ領域に対応して縮退させるアドレス範囲を特定するステップと、特定したアドレス範囲の情報を障害発生によるメモリ縮退要求としてメモリ管理手段へ通知するステップと、メモリ管理手段からのメモリ縮退完了通知によりミラーリング構成管理テーブルの書き換えを行いミラーリング構成情報を再構築するステップとを有し、メモリ管理手段は、ミラーリング構成管理テーブル管理手段からのメモリ縮退要求により、縮退要求の対象メモリ領域を使用しているデータを、対象メモリ領域から移動させるステップと、対象メモリ領域を未使用状態にするステップと、ミラーリング構成管理テーブル管理手段に対して、メモリ縮退完了通知を発行するステップとを有することを特徴とする。
【００２７】
メモリモジュールは、２分割した２つのランクから構成するステップを有することを特徴とする。
【００２８】
ミラーリング構成管理テーブルは、プロセッサからのメモリアクセスリクエストが示すアドレス値に対応するアドレス範囲情報と、第１メモリ装置と第２メモリ装置とのメモリモジュール情報と、メモリモジュール情報に対するアクセス可否を示すフラグ情報とを有することを特徴とする。
【００２９】
メモリモジュール情報は、メモリモジュール番号と、ランク番号とを有することを特徴とする。
【発明の効果】
【００３０】
本発明のメモリ制御システム、メモリ制御装置、メモリ制御方法は、ミラーリング構成のメモリ装置内のメモリモジュールに障害が発生した場合に、ミラーリング動作を継続させることができ、信頼性を向上できるという効果がある。
【００３１】
その理由は、メモリ制御手段が障害メモリ領域を縮退し、障害メモリモジュールとペアになっているメモリモジュールを、運用系と待機系とのミラーリングのペアとして再構築するためである。
【発明を実施するための最良の形態】
【００３２】
次に、本発明を実施するための最良の形態について図面を参照して詳細に説明する。
【００３３】
図１は、本発明のメモリ制御システム１００を示す概略構成ブロック図である。
【００３４】
図１を参照すると、メモリ制御システム１００は、メモリアクセスリクエストを発行するプロセッサ１０と、メモリ制御装置２００と、第１メモリ装置４０と、第２メモリ装置５０とで構成する。メモリ制御装置２００は、プロセッサ１０からのメモリアクセスリクエストを受信して解析し、データがミラーリング構成となるように制御を行う。第１メモリ装置４０と第２メモリ装置５０とは、ミラーリング構成を有し、メモリ制御装置２００から受信するデータを二重化して記憶する。
【００３５】
第１メモリ装置４０は、メモリモジュール（＃０）４１とメモリモジュール（＃１）４２を備え、第２メモリ装置５０は、メモリモジュール（＃２）５１、メモリモジュール（＃３）５２とを備える。また、各々のメモリモジュール（＃０）４１、メモリモジュール（＃１）４２、メモリモジュール（＃２）５１、メモリモジュール（＃３）５２は、後述の２分割した２つのランクから構成する。なお、通常運用においては、第１メモリ装置４０が運用系、第２メモリ装置５０が待機系となるミラーリング構成とする。
【００３６】
メモリ制御装置２００は、メモリ制御手段２０と、メモリ管理手段３０とで構成する。
【００３７】
メモリ制御手段２０は、ミラーリング構成管理テーブル２２と、ミラーリング構成管理テーブル管理手段２４と、ミラーリングアクセス実施手段２１と、障害箇所判定手段２３とで構成する。メモリ制御手段２０は、メモリ管理手段３０との間で、実装するメモリモジュール（＃０）４１、メモリモジュール（＃１）４２、メモリモジュール（＃２）５１、メモリモジュール（＃３）５２、およびアドレッシング情報を制御する。
【００３８】
メモリ管理手段３０は、メモリモジュール（＃０）４１、メモリモジュール（＃１）４２、メモリモジュール（＃２）５１、メモリモジュール（＃３）５２のメモリ使用領域を管理する。また、メモリ管理手段３０は、ミラーリング構成管理テーブル管理手段２４と接続し、ミラーリング構成変更時の、データ移送制御、およびソフトウエアに対する使用可能メモリ領域の変更通知を行う。
【００３９】
ミラーリング構成管理テーブル２２は、第１メモリ装置４０と第２メモリ装置５０との間のミラーリング構成情報を保持する。ミラーリング構成情報は、ミラーリングアクセス実施手段２１により、読み出し可能である。また、ミラーリング構成情報は、ミラーリング構成管理テーブル管理手段２４により、書き換え、および新規登録が可能である。
【００４０】
ミラーリング構成管理テーブル管理手段２４は、ミラーリング構成管理テーブル２２を用いて、ミラーリング構成情報の管理を行い、障害が発生したメモリモジュール（＃０）４１、メモリモジュール（＃１）４２、メモリモジュール（＃２）５１、メモリモジュール（＃３）５２に対応してミラーリング構成を再構築する。
【００４１】
ミラーリングアクセス実施手段２１は、ミラーリング構成管理テーブル２２に保持しているミラーリング構成情報により、プロセッサ１０からのメモリアクセスリクエストをミラーリングアクセスとなるよう展開し、必要に応じて、第１メモリ装置４０、第２メモリ装置５０へメモリアクセスリクエストを発行する。
【００４２】
障害箇所判定手段２３は、第１メモリ装置４０または第２メモリ装置５０からの障害情報により障害発生のメモリモジュール（＃０）４１、メモリモジュール（＃１）４２、メモリモジュール（＃２）５１、メモリモジュール（＃３）５２を特定し、特定情報をミラーリング構成管理テーブル管理手段２４へ通知する。
【００４３】
次に、ミラーリング構成管理テーブル２２について図面を参照して説明する。
【００４４】
図２は、ミラーリング構成管理テーブル２２を説明するための図である。
【００４５】
図２を参照すると、ミラーリング構成管理テーブル２２は、プロセッサ１０からのメモリアクセスリクエストが示すアドレス値に対応するアドレス範囲情報２２１と、第１メモリ装置４０と第２メモリ装置５０とに対してそれぞれメモリモジュール情報４１０、５１０と、メモリモジュール情報４１０、５１０に対するアクセス可否を示すフラグ情報４２０、５２０とを備える。メモリモジュール情報４１０、５１０は、メモリモジュール番号４１１、５１１と、ランク番号４１２、５１２とをそれぞれ備える。
【００４６】
アドレス範囲情報２２１は、最小アドレス２２２と最大アドレス２２３とからなり、ミラーリング構成管理テーブル２２のエントリを検索するキーとなる。
【００４７】
メモリアクセスリクエストのアドレス値により、第１メモリ装置４０および第２メモリ装置５０のメモリモジュール番号４１１、５１１と、ランク番号４１２、５１２とを取得できる。アクセス可否フラグ４２１、５２１は、当該メモリモジュール（＃０）４１、メモリモジュール（＃１）４２、メモリモジュール（＃２）５１、メモリモジュール（＃３）５２に対して、アクセスが実施可能かどうかを示す。障害により当該メモリモジュール（＃０）４１、メモリモジュール（＃１）４２、メモリモジュール（＃２）５１、メモリモジュール（＃３）５２へのアクセスが不可の状態にある場合には、アクセス可否フラグ４２１、５２１が’０’となる。
【００４８】
次に、上述のように構成したメモリ制御システム１００の動作について図面を参照して説明する。
【００４９】
図２〜図４は、ミラーリング構成管理テーブル２２を説明するための図である。
【００５０】
なお、ミラーリング構成管理テーブル２２は、最初、図２のように登録しているものとする。
【００５１】
図２を参照すると、メモリモジュール情報４１０、５１０のランク番号４１２、５１２は、各々２つのランク’０’、’１’で構成している。例えば、メモリモジュール（＃０）４１は、メモリモジュール番号４１１の’０’に対応し、２分割してランク番号４１２の’０’と’１’との２つのランクで構成している。また、アドレス’０００’へのアクセス要求であれば、運用系の第１メモリ装置４０は、メモリモジュール番号４１１が’０’でランク番号４１２が’０’においてアクセス対応し、待機系の第２メモリ装置５０は、メモリモジュール番号５１１が’２’でランク番号５１２が’０’においてアクセス対応することになる。
【００５２】
図１〜図４を参照すると、プロセッサ１０は、メモリアクセスリクエストを発行し、ミラーリングアクセス実施手段２１へ送出する。ミラーリングアクセス実施手段２１は、メモリアクセスリクエストのアドレス値により、ミラーリング構成管理テーブル２２を索引し、メモリアクセスリクエストのターゲットとなる、第１メモリ装置４０および第２メモリ装置５０のメモリモジュール情報４１０、５１０を取得する。
【００５３】
次に、ミラーリングアクセス実施手段２１は、ミラーリング構成に応じたメモリアクセスリクエストを第１メモリ装置４０および第２メモリ装置５０に対して発行する。
【００５４】
メモリモジュール（＃０）４１、メモリモジュール（＃１）４２、メモリモジュール（＃２）５１、メモリモジュール（＃３）５２の何れかに障害が発生すると、第１メモリ装置４０または第２メモリ装置５０は、障害箇所判定手段２３に対して、障害通知を送出する。
【００５５】
ここで、第１メモリ装置４０内のメモリモジュール（＃０）４１に障害が発生した場合について、以降、説明する。
【００５６】
障害箇所判定手段２３は、受信した障害通知により、障害が発生したメモリモジュール（＃０）４１を認識して特定する。障害箇所判定手段２３は、特定したメモリモジュール（＃０）４１が故障したことをミラーリング構成管理テーブル管理手段２４へ通知する。
【００５７】
ミラーリング構成管理テーブル管理手段２４は、まず、障害発生のメモリモジュール（＃０）４１へのアクセスを不可（禁止）にするために、ミラーリング構成管理テーブル２２を図３に示すように更新する。ミラーリング構成管理テーブル管理手段２４は、メモリモジュール番号４１１が’０’のアクセス可否フラグ４２１を’０’に更新し、アクセスを不可にする。また、ミラーリング構成管理テーブル管理手段２４は、図２に示すミラーリング構成管理テーブル２２に登録しているミラーリング構成情報の内容から、メモリモジュール番号４１１の’０’に対応するアドレス範囲情報２２１を特定する。ここでは、アドレス’０００’へのアクセス要求に対する障害故、アドレス範囲情報２２１として（０ｘ０００〜０ｘ１ＦＦ）を特定する。
【００５８】
次に、ミラーリング構成管理テーブル管理手段２４は、故障したメモリモジュール（＃０）４１とミラーリング構成をなすペアのメモリモジュール（＃２）５１により、ミラーリング構成を再構築する。このため、メモリモジュール（＃２）５１は、アドレス領域を２つに分割し、ランク’０’とランク’１’との２つに分割している。再構築によって、分割したメモリアドレス領域の下位側（０x１００〜０x１ＦF）は、対応するメモリモジュール（＃２）５１がなくなり、縮退させる必要がある。そこで、ミラーリング構成管理テーブル管理手段２４は、メモリ管理手段３０に対して、障害発生によるメモリ縮退要求として、メモリ領域使用禁止要求、ならびに禁止領域（０ｘ１００〜０ｘ１ＦＦ）情報を通知する。
【００５９】
次に、メモリ縮退要求を受けたときのメモリ管理手段３０の動作について、図面を参照して説明する。
【００６０】
図５は、メモリ管理手段３０の動作を示すフローチャートである。
【００６１】
図５を参照すると、メモリ管理手段３０は、使用禁止要求のメモリ領域（０ｘ１００〜０ｘ１ＦＦ）の使用状況を確認し（Ｓ１１）、使用している場合には、使用中のデータを図示しない他のメモリ、または磁気ディスクなどに退避させ、使用禁止要求メモリ領域を未使用状態にする（Ｓ１２）。要求メモリ領域が未使用状態になったなら、メモリ管理手段３０は、ミラーリング構成管理テーブル管理手段２４に対して、メモリ縮退完了通知を発行する。このように、メモリ管理手段３０は、メモリ縮退要求により、動的にメモリ使用領域を縮退することができる。
【００６２】
ミラーリング構成管理テーブル管理手段２４は、メモリ管理手段３からのメモリ縮退完了通知により、ミラーリング構成管理テーブル２２の内容を書き換える。図４は、ミラーリング構成管理テーブル２２を書き替え更新した状態を示す。
【００６３】
図４を参照すると、メモリモジュール番号４１１が’２’でランク番号４１２が’０’と、メモリモジュール番号５１１が’２’でランク番号５１２が’１’とのペアにより、新たなミラーリングペアを構成する。
【００６４】
ミラーリング構成管理テーブル２２の更新後、プロセッサ１０からのメモリアクセスリクエストは、図４に示す更新したミラーリング構成管理テーブル２２の内容により、ミラーリング構成の動作を継続する。アドレス範囲情報２２１の（０x１００〜０x１ＦＦ）に関しては、縮退し、アクセス不可となる。
【００６５】
上述のように、メモリ制御システム１００は、ミラーリング構成のメモリモジュール（＃０）４１とメモリモジュール（＃２）５１とにおいて、例えばメモリモジュール（＃０）４１に障害が発生した場合に、故障交換を行うまでの間、メモリモジュール（＃２）５１で自動的にミラーリング動作を継続することができ、信頼性を向上できるという効果がある。
【００６６】
なお、以上の説明では、第１メモリ装置４０内および第２メモリ装置５０内に各々、メモリモジュール（＃０）４１とメモリモジュール（＃１）４２、メモリモジュール（＃２）５１とメモリモジュール（＃３）５２とを備える構成としている。メモリモジュール（＃０）４１、メモリモジュール（＃１）４２、メモリモジュール（＃２）５１、メモリモジュール（＃３）５２に代え、磁気ディスクドライブを設ける構成としても本発明と同様な効果を得ることができ、この構成とすることも本発明に含まれることは云うまでもない。
【図面の簡単な説明】
【００６７】
【図１】本発明のメモリ制御システムを示す概略構成ブロック図である。
【図２】ミラーリング構成管理テーブルを説明するための図である。
【図３】ミラーリング構成管理テーブルを説明するための図である。
【図４】ミラーリング構成管理テーブルを説明するための図である。
【図５】メモリ管理手段の動作を示すフローチャートである。
【符号の説明】
【００６８】
１０ プロセッサ
２０ メモリ制御手段
２１ ミラーリングアクセス実施手段
２２ ミラーリング構成管理テーブル
２３ 障害箇所判定手段
２４ ミラーリング構成管理テーブル管理手段
３０ メモリ管理手段
４０ 第１メモリ装置
４１ メモリモジュール（＃０）
４２ メモリモジュール（＃１）
５０ 第２メモリ装置
５１ メモリモジュール（＃２）
５２ メモリモジュール（＃３）
１００ メモリ制御システム
２００ メモリ制御装置
２２１ アドレス範囲情報
２２２ 最小アドレス
２２３ 最大アドレス
４１０、５１０ メモリモジュール情報
４１１、５１１ メモリモジュール番号
４１２、５１２ ランク番号
４２０、５２０ フラグ情報
４２１、５２１ アクセス可否フラグ
【特許請求の範囲】
【請求項１】
メモリアクセスリクエストを発行するプロセッサと、前記プロセッサからの前記メモリアクセスリクエストを受信しデータがミラーリング構成となるように制御を行うメモリ制御装置と、前記メモリ制御装置から受信する前記データを記憶するミラーリング構成の第１メモリ装置と第２メモリ装置とを有するメモリ制御システムにおいて、前記第１メモリ装置と前記第２メモリ装置とは、各々複数のメモリモジュールを有し、前記メモリ制御装置は、前記メモリモジュールに障害が発生したとき、障害発生のメモリ領域を縮退する手段と、障害発生の前記メモリモジュールとペアになっている前記メモリモジュールを、前記第１メモリ装置と前記第２メモリ装置とのミラーリングのペアとして再構築する手段とを有することを特徴とするメモリ制御システム。
【請求項２】
前記メモリ制御装置は、前記第１メモリ装置と前記第２メモリ装置との間のミラーリング構成情報を保持するミラーリング構成管理テーブルと、障害が発生した前記メモリモジュールに応じてミラーリング構成を再構築するミラーリング構成管理テーブル管理手段と、前記ミラーリング構成管理テーブルの内容に応じてミラーリングアクセスを実施するミラーリングアクセス実施手段と、前記第１メモリ装置または前記第２メモリ装置からの障害情報により障害発生の前記メモリモジュールを特定し、特定情報を前記ミラーリング構成管理テーブル管理手段へ通知する障害箇所判定手段とを有するメモリ制御手段と、前記メモリモジュールのメモリ使用領域を管理するメモリ管理手段とを有することを特徴とする請求項１記載のメモリ制御システム。
【請求項３】
前記ミラーリング構成管理テーブル管理手段は、前記障害箇所判定手段から前記特定情報を受信すると、前記ミラーリング構成管理テーブルの前記特定情報に該当する前記メモリモジュールのアクセス可否フラグをアクセス不可に設定する手段と、前記ミラーリング構成情報から障害発生の前記メモリ領域に対応して縮退させるアドレス範囲を特定する手段と、特定したアドレス範囲の情報を障害発生によるメモリ縮退要求として前記メモリ管理手段へ通知する手段と、前記メモリ管理手段からのメモリ縮退完了通知により前記ミラーリング構成管理テーブルの書き換えを行い前記ミラーリング構成情報を再構築する手段とを有することを特徴とする請求項２記載のメモリ制御システム。
【請求項４】
前記メモリ管理手段は、前記ミラーリング構成管理テーブル管理手段からのメモリ縮退要求により、縮退要求の対象メモリ領域を使用しているデータを、前記対象メモリ領域から移動させる手段と、前記対象メモリ領域を未使用状態にする手段と、前記ミラーリング構成管理テーブル管理手段に対して、メモリ縮退完了通知を発行する手段とを有することを特徴とする請求項２または３記載のメモリ制御システム。
【請求項５】
前記メモリモジュールは、２分割した２つのランクから構成することを特徴とする請求項１乃至４の何れか１項記載のメモリ制御システム。
【請求項６】
前記ミラーリング構成管理テーブルは、前記プロセッサからの前記メモリアクセスリクエストが示すアドレス値に対応するアドレス範囲情報と、前記第１メモリ装置と前記第２メモリ装置とのメモリモジュール情報と、前記メモリモジュール情報に対するアクセス可否を示すフラグ情報とを有することを特徴とする請求項２乃至４の何れか１項記載のメモリ制御システム。
【請求項７】
前記メモリモジュール情報は、メモリモジュール番号と、ランク番号とを有することを特徴とする請求項６記載のメモリ制御システム。
【請求項８】
プロセッサの発行するメモリアクセスリクエストを受信しデータがミラーリング構成となるように制御を行い、ミラーリング構成の第１メモリ装置と第２メモリ装置とへ前記メモリアクセスリクエストを発行するメモリ制御装置であって、前記第１メモリ装置と前記第２メモリ装置とは、各々複数のメモリモジュールを有し、前記メモリモジュールに障害が発生したとき、障害発生のメモリ領域を縮退する手段と、障害発生の前記メモリモジュールとペアになっている前記メモリモジュールを、前記第１メモリ装置と前記第２メモリ装置とのミラーリングのペアとして再構築する手段とを有することを特徴とするメモリ制御装置。
【請求項９】
前記第１メモリ装置と前記第２メモリ装置との間のミラーリング構成情報を保持するミラーリング構成管理テーブルと、障害が発生した前記メモリモジュールに応じてミラーリング構成を再構築するミラーリング構成管理テーブル管理手段と、前記ミラーリング構成管理テーブルの内容に応じてミラーリングアクセスを実施するミラーリングアクセス実施手段と、前記第１メモリ装置または前記第２メモリ装置からの障害情報により障害発生の前記メモリモジュールを特定し、特定情報を前記ミラーリング構成管理テーブル管理手段へ通知する障害箇所判定手段とを有するメモリ制御手段と、前記メモリモジュールのメモリ使用領域を管理するメモリ管理手段とを有することを特徴とする請求項８記載のメモリ制御装置。
【請求項１０】
前記ミラーリング構成管理テーブル管理手段は、前記障害箇所判定手段から前記特定情報を受信すると、前記ミラーリング構成管理テーブルの前記特定情報に該当する前記メモリモジュールのアクセス可否フラグをアクセス不可に設定する手段と、前記ミラーリング構成情報から障害発生の前記メモリ領域に対応して縮退させるアドレス範囲を特定する手段と、特定したアドレス範囲の情報を障害発生によるメモリ縮退要求として前記メモリ管理手段へ通知する手段と、前記メモリ管理手段からのメモリ縮退完了通知により前記ミラーリング構成管理テーブルの書き換えを行い前記ミラーリング構成情報を再構築する手段とを有することを特徴とする請求項９記載のメモリ制御装置。
【請求項１１】
前記メモリ管理手段は、前記ミラーリング構成管理テーブル管理手段からのメモリ縮退要求により、縮退要求の対象メモリ領域を使用しているデータを、前記対象メモリ領域から移動させる手段と、前記対象メモリ領域を未使用状態にする手段と、前記ミラーリング構成管理テーブル管理手段に対して、メモリ縮退完了通知を発行する手段とを有することを特徴とする請求項９または１０記載のメモリ制御装置。
【請求項１２】
前記メモリモジュールは、２分割した２つのランクから構成することを特徴とする請求項８乃至１１の何れか１項記載のメモリ制御装置。
【請求項１３】
前記ミラーリング構成管理テーブルは、前記プロセッサからの前記メモリアクセスリクエストが示すアドレス値に対応するアドレス範囲情報と、前記第１メモリ装置と前記第２メモリ装置とのメモリモジュール情報と、前記メモリモジュール情報に対するアクセス可否を示すフラグ情報とを有することを特徴とする請求項９乃至１１の何れか１項記載のメモリ制御装置。
【請求項１４】
前記メモリモジュール情報は、メモリモジュール番号と、ランク番号とを有することを特徴とする請求項１３記載のメモリ制御装置。
【請求項１５】
プロセッサによりメモリアクセスリクエストを発行するステップと、メモリ制御装置により前記プロセッサからの前記メモリアクセスリクエストを受信しデータがミラーリング構成となるように制御を行うステップと、前記メモリ制御装置から受信する前記データをミラーリング構成の第１メモリ装置と第２メモリ装置とへ記憶するステップとを有するメモリ制御方法において、前記第１メモリ装置と前記第２メモリ装置とは、各々複数のメモリモジュールを有し、前記メモリ制御装置は、前記メモリモジュールに障害が発生したとき、障害発生のメモリ領域を縮退するステップと、障害発生の前記メモリモジュールとペアになっている前記メモリモジュールを、前記第１メモリ装置と前記第２メモリ装置とのミラーリングのペアとして再構築するステップとを有することを特徴とするメモリ制御方法。
【請求項１６】
前記メモリ制御装置は、前記第１メモリ装置と前記第２メモリ装置との間のミラーリング構成情報をミラーリング構成管理テーブルに保持するステップと、ミラーリング構成管理テーブル管理手段により障害が発生した前記メモリモジュールに応じてミラーリング構成を再構築するステップと、ミラーリングアクセス実施手段により前記ミラーリング構成管理テーブルの内容に応じてミラーリングアクセスを実施するステップと、障害箇所判定手段により前記第１メモリ装置または前記第２メモリ装置からの障害情報により障害発生の前記メモリモジュールを特定し、特定情報を前記ミラーリング構成管理テーブル管理手段へ通知するステップとを有するメモリ制御手段と、前記メモリモジュールのメモリ使用領域を管理するステップを有するメモリ管理手段とを有することを特徴とする請求項１５記載のメモリ制御方法。
【請求項１７】
前記ミラーリング構成管理テーブル管理手段は、前記障害箇所判定手段から前記特定情報を受信すると、前記ミラーリング構成管理テーブルの前記特定情報に該当する前記メモリモジュールのアクセス可否フラグをアクセス不可に設定するステップと、前記ミラーリング構成情報から障害発生の前記メモリ領域に対応して縮退させるアドレス範囲を特定するステップと、特定したアドレス範囲の情報を障害発生によるメモリ縮退要求として前記メモリ管理手段へ通知するステップと、前記メモリ管理手段からのメモリ縮退完了通知により前記ミラーリング構成管理テーブルの書き換えを行い前記ミラーリング構成情報を再構築するステップとを有し、前記メモリ管理手段は、前記ミラーリング構成管理テーブル管理手段からのメモリ縮退要求により、縮退要求の対象メモリ領域を使用しているデータを、前記対象メモリ領域から移動させるステップと、前記対象メモリ領域を未使用状態にするステップと、前記ミラーリング構成管理テーブル管理手段に対して、メモリ縮退完了通知を発行するステップとを有することを特徴とする請求項１６記載のメモリ制御方法。
【請求項１８】
前記メモリモジュールは、２分割した２つのランクから構成するステップを有することを特徴とする請求項１５乃至１７の何れか１項記載のメモリ制御方法。
【請求項１９】
前記ミラーリング構成管理テーブルは、前記プロセッサからの前記メモリアクセスリクエストが示すアドレス値に対応するアドレス範囲情報と、前記第１メモリ装置と前記第２メモリ装置とのメモリモジュール情報と、前記メモリモジュール情報に対するアクセス可否を示すフラグ情報とを有することを特徴とする請求項１６乃至１８の何れか１項記載のメモリ制御方法。
【請求項２０】
前記メモリモジュール情報は、メモリモジュール番号と、ランク番号とを有することを特徴とする請求項１９記載のメモリ制御方法。
【請求項１】
メモリアクセスリクエストを発行するプロセッサと、前記プロセッサからの前記メモリアクセスリクエストを受信しデータがミラーリング構成となるように制御を行うメモリ制御装置と、前記メモリ制御装置から受信する前記データを記憶するミラーリング構成の第１メモリ装置と第２メモリ装置とを有するメモリ制御システムにおいて、前記第１メモリ装置と前記第２メモリ装置とは、各々複数のメモリモジュールを有し、前記メモリ制御装置は、前記メモリモジュールに障害が発生したとき、障害発生のメモリ領域を縮退する手段と、障害発生の前記メモリモジュールとペアになっている前記メモリモジュールを、前記第１メモリ装置と前記第２メモリ装置とのミラーリングのペアとして再構築する手段とを有することを特徴とするメモリ制御システム。
【請求項２】
前記メモリ制御装置は、前記第１メモリ装置と前記第２メモリ装置との間のミラーリング構成情報を保持するミラーリング構成管理テーブルと、障害が発生した前記メモリモジュールに応じてミラーリング構成を再構築するミラーリング構成管理テーブル管理手段と、前記ミラーリング構成管理テーブルの内容に応じてミラーリングアクセスを実施するミラーリングアクセス実施手段と、前記第１メモリ装置または前記第２メモリ装置からの障害情報により障害発生の前記メモリモジュールを特定し、特定情報を前記ミラーリング構成管理テーブル管理手段へ通知する障害箇所判定手段とを有するメモリ制御手段と、前記メモリモジュールのメモリ使用領域を管理するメモリ管理手段とを有することを特徴とする請求項１記載のメモリ制御システム。
【請求項３】
前記ミラーリング構成管理テーブル管理手段は、前記障害箇所判定手段から前記特定情報を受信すると、前記ミラーリング構成管理テーブルの前記特定情報に該当する前記メモリモジュールのアクセス可否フラグをアクセス不可に設定する手段と、前記ミラーリング構成情報から障害発生の前記メモリ領域に対応して縮退させるアドレス範囲を特定する手段と、特定したアドレス範囲の情報を障害発生によるメモリ縮退要求として前記メモリ管理手段へ通知する手段と、前記メモリ管理手段からのメモリ縮退完了通知により前記ミラーリング構成管理テーブルの書き換えを行い前記ミラーリング構成情報を再構築する手段とを有することを特徴とする請求項２記載のメモリ制御システム。
【請求項４】
前記メモリ管理手段は、前記ミラーリング構成管理テーブル管理手段からのメモリ縮退要求により、縮退要求の対象メモリ領域を使用しているデータを、前記対象メモリ領域から移動させる手段と、前記対象メモリ領域を未使用状態にする手段と、前記ミラーリング構成管理テーブル管理手段に対して、メモリ縮退完了通知を発行する手段とを有することを特徴とする請求項２または３記載のメモリ制御システム。
【請求項５】
前記メモリモジュールは、２分割した２つのランクから構成することを特徴とする請求項１乃至４の何れか１項記載のメモリ制御システム。
【請求項６】
前記ミラーリング構成管理テーブルは、前記プロセッサからの前記メモリアクセスリクエストが示すアドレス値に対応するアドレス範囲情報と、前記第１メモリ装置と前記第２メモリ装置とのメモリモジュール情報と、前記メモリモジュール情報に対するアクセス可否を示すフラグ情報とを有することを特徴とする請求項２乃至４の何れか１項記載のメモリ制御システム。
【請求項７】
前記メモリモジュール情報は、メモリモジュール番号と、ランク番号とを有することを特徴とする請求項６記載のメモリ制御システム。
【請求項８】
プロセッサの発行するメモリアクセスリクエストを受信しデータがミラーリング構成となるように制御を行い、ミラーリング構成の第１メモリ装置と第２メモリ装置とへ前記メモリアクセスリクエストを発行するメモリ制御装置であって、前記第１メモリ装置と前記第２メモリ装置とは、各々複数のメモリモジュールを有し、前記メモリモジュールに障害が発生したとき、障害発生のメモリ領域を縮退する手段と、障害発生の前記メモリモジュールとペアになっている前記メモリモジュールを、前記第１メモリ装置と前記第２メモリ装置とのミラーリングのペアとして再構築する手段とを有することを特徴とするメモリ制御装置。
【請求項９】
前記第１メモリ装置と前記第２メモリ装置との間のミラーリング構成情報を保持するミラーリング構成管理テーブルと、障害が発生した前記メモリモジュールに応じてミラーリング構成を再構築するミラーリング構成管理テーブル管理手段と、前記ミラーリング構成管理テーブルの内容に応じてミラーリングアクセスを実施するミラーリングアクセス実施手段と、前記第１メモリ装置または前記第２メモリ装置からの障害情報により障害発生の前記メモリモジュールを特定し、特定情報を前記ミラーリング構成管理テーブル管理手段へ通知する障害箇所判定手段とを有するメモリ制御手段と、前記メモリモジュールのメモリ使用領域を管理するメモリ管理手段とを有することを特徴とする請求項８記載のメモリ制御装置。
【請求項１０】
前記ミラーリング構成管理テーブル管理手段は、前記障害箇所判定手段から前記特定情報を受信すると、前記ミラーリング構成管理テーブルの前記特定情報に該当する前記メモリモジュールのアクセス可否フラグをアクセス不可に設定する手段と、前記ミラーリング構成情報から障害発生の前記メモリ領域に対応して縮退させるアドレス範囲を特定する手段と、特定したアドレス範囲の情報を障害発生によるメモリ縮退要求として前記メモリ管理手段へ通知する手段と、前記メモリ管理手段からのメモリ縮退完了通知により前記ミラーリング構成管理テーブルの書き換えを行い前記ミラーリング構成情報を再構築する手段とを有することを特徴とする請求項９記載のメモリ制御装置。
【請求項１１】
前記メモリ管理手段は、前記ミラーリング構成管理テーブル管理手段からのメモリ縮退要求により、縮退要求の対象メモリ領域を使用しているデータを、前記対象メモリ領域から移動させる手段と、前記対象メモリ領域を未使用状態にする手段と、前記ミラーリング構成管理テーブル管理手段に対して、メモリ縮退完了通知を発行する手段とを有することを特徴とする請求項９または１０記載のメモリ制御装置。
【請求項１２】
前記メモリモジュールは、２分割した２つのランクから構成することを特徴とする請求項８乃至１１の何れか１項記載のメモリ制御装置。
【請求項１３】
前記ミラーリング構成管理テーブルは、前記プロセッサからの前記メモリアクセスリクエストが示すアドレス値に対応するアドレス範囲情報と、前記第１メモリ装置と前記第２メモリ装置とのメモリモジュール情報と、前記メモリモジュール情報に対するアクセス可否を示すフラグ情報とを有することを特徴とする請求項９乃至１１の何れか１項記載のメモリ制御装置。
【請求項１４】
前記メモリモジュール情報は、メモリモジュール番号と、ランク番号とを有することを特徴とする請求項１３記載のメモリ制御装置。
【請求項１５】
プロセッサによりメモリアクセスリクエストを発行するステップと、メモリ制御装置により前記プロセッサからの前記メモリアクセスリクエストを受信しデータがミラーリング構成となるように制御を行うステップと、前記メモリ制御装置から受信する前記データをミラーリング構成の第１メモリ装置と第２メモリ装置とへ記憶するステップとを有するメモリ制御方法において、前記第１メモリ装置と前記第２メモリ装置とは、各々複数のメモリモジュールを有し、前記メモリ制御装置は、前記メモリモジュールに障害が発生したとき、障害発生のメモリ領域を縮退するステップと、障害発生の前記メモリモジュールとペアになっている前記メモリモジュールを、前記第１メモリ装置と前記第２メモリ装置とのミラーリングのペアとして再構築するステップとを有することを特徴とするメモリ制御方法。
【請求項１６】
前記メモリ制御装置は、前記第１メモリ装置と前記第２メモリ装置との間のミラーリング構成情報をミラーリング構成管理テーブルに保持するステップと、ミラーリング構成管理テーブル管理手段により障害が発生した前記メモリモジュールに応じてミラーリング構成を再構築するステップと、ミラーリングアクセス実施手段により前記ミラーリング構成管理テーブルの内容に応じてミラーリングアクセスを実施するステップと、障害箇所判定手段により前記第１メモリ装置または前記第２メモリ装置からの障害情報により障害発生の前記メモリモジュールを特定し、特定情報を前記ミラーリング構成管理テーブル管理手段へ通知するステップとを有するメモリ制御手段と、前記メモリモジュールのメモリ使用領域を管理するステップを有するメモリ管理手段とを有することを特徴とする請求項１５記載のメモリ制御方法。
【請求項１７】
前記ミラーリング構成管理テーブル管理手段は、前記障害箇所判定手段から前記特定情報を受信すると、前記ミラーリング構成管理テーブルの前記特定情報に該当する前記メモリモジュールのアクセス可否フラグをアクセス不可に設定するステップと、前記ミラーリング構成情報から障害発生の前記メモリ領域に対応して縮退させるアドレス範囲を特定するステップと、特定したアドレス範囲の情報を障害発生によるメモリ縮退要求として前記メモリ管理手段へ通知するステップと、前記メモリ管理手段からのメモリ縮退完了通知により前記ミラーリング構成管理テーブルの書き換えを行い前記ミラーリング構成情報を再構築するステップとを有し、前記メモリ管理手段は、前記ミラーリング構成管理テーブル管理手段からのメモリ縮退要求により、縮退要求の対象メモリ領域を使用しているデータを、前記対象メモリ領域から移動させるステップと、前記対象メモリ領域を未使用状態にするステップと、前記ミラーリング構成管理テーブル管理手段に対して、メモリ縮退完了通知を発行するステップとを有することを特徴とする請求項１６記載のメモリ制御方法。
【請求項１８】
前記メモリモジュールは、２分割した２つのランクから構成するステップを有することを特徴とする請求項１５乃至１７の何れか１項記載のメモリ制御方法。
【請求項１９】
前記ミラーリング構成管理テーブルは、前記プロセッサからの前記メモリアクセスリクエストが示すアドレス値に対応するアドレス範囲情報と、前記第１メモリ装置と前記第２メモリ装置とのメモリモジュール情報と、前記メモリモジュール情報に対するアクセス可否を示すフラグ情報とを有することを特徴とする請求項１６乃至１８の何れか１項記載のメモリ制御方法。
【請求項２０】
前記メモリモジュール情報は、メモリモジュール番号と、ランク番号とを有することを特徴とする請求項１９記載のメモリ制御方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図２】
【図３】
【図４】
【図５】
【公開番号】特開２００８−１３４８０９（Ｐ２００８−１３４８０９Ａ）
【公開日】平成２０年６月１２日（２００８．６．１２）
【国際特許分類】
【出願番号】特願２００６−３２０２９７（Ｐ２００６−３２０２９７）
【出願日】平成１８年１１月２８日（２００６．１１．２８）
【出願人】（０００１６８２８５）エヌイーシーコンピュータテクノ株式会社 (572)
【Ｆターム（参考）】
【公開日】平成２０年６月１２日（２００８．６．１２）
【国際特許分類】
【出願日】平成１８年１１月２８日（２００６．１１．２８）
【出願人】（０００１６８２８５）エヌイーシーコンピュータテクノ株式会社 (572)
【Ｆターム（参考）】
[ Back to top ]