【課題】 従来の装置よりも少ない消費電力でデータをバックアップすることができる電子制御装置を提供すること。
【解決手段】 電子制御装置１０は、演算処理を実行するＣＰＵ１１及びＣＰＵ１２と、所定の車載装置から各種信号を入力する入力ＩＦ１４と、演算処理された結果の信号を所定の車載制御装置に出力する出力ＩＦ１５と、ＣＰＵ１２に電力を供給する電源を切り替える切替スイッチ１６とを備え、ＣＰＵ１１は、特定データを記憶するＲＡＭ１１ｃを備え、ＣＰＵ１２は、予告信号生成手段２１から電力停止予告信号を受信したとき、ＣＰＵ１１の演算処理部１１ｂに対してＲＡＭ１１ｃに記憶された特定データの転送を指示する演算処理部１２ｂと、ＲＡＭ１１ｃから転送された特定データ及び入力ＩＦ１４から入力された特定データを記憶するＲＡＭ１２ｃとを備える。 （もっと読む）

いくつかの実施例では、システムは、第１チャネルに接続される第１メモリアセンブリと、第２チャネルに接続される第２メモリアセンブリを有する。本システムは、前記第１メモリアセンブリと前記第２メモリアセンブリに第１プライマリデータセクションと第２プライマリデータセクションをそれぞれ書き込み、前記第２メモリアセンブリと前記第１メモリアセンブリに第１冗長データセクションと第２冗長データセクションをそれぞれ書き込むメモリコントローラを備え、前記第１冗長データセクションと前記第２冗長データセクションは、それぞれ前記第１プライマリデータセクションと前記第２プライマリデータセクションに関して冗長であることを特徴とする。他の実施例が説明及び記載される。
（もっと読む）

不揮発性メモリおよび少なくとも１つのアドレス変換ユニットを含むメモリ構造を駆動するための方法。不揮発性メモリはメモリページおよび少なくとも１つの増設メモリページを有し、メモリページおよび該増設メモリページは物理アドレスを有し、アドレス変換ユニット内において、論理アドレスが、メモリページおよび該アドレス変換ユニットの増設メモリページの該物理アドレスに変換される。不揮発性メモリのメモリページおよび増設メモリページにあるアドレス不可能な領域内に、アドレス変換を可能にするデータを格納され、メモリページのプログラミングのために、処理のためのさらなるメモリに、データのコピーおよびアドレス不可能な領域のデータのコピーが格納され、アドレス不可能な領域のデータが変更される。プログラミングの終了の後に、データの処理されたコピーおよび該アドレス不可能な領域のデータが増設メモリページに格納される。
（もっと読む）

【課題】ＢＩＯＳのメモリ初期化の処理負荷を軽減し、メモリの搭載ミスによるシステム障害を防止する。
【解決手段】メモリに対するデータの入出力を制御する制御データであるメモリ制御データを読み込んで、メモリを制御するメモリコントローラ２０を初期化するメモリ初期化制御装置４０であって、メモリ比較制御情報記憶部４０１ａは、メモリ制御データを比較制御する情報であるメモリ比較制御情報を記憶し、ＳＰＤデータ読出部４０２ａは、メモリからメモリ制御データを読み出し、メモリ初期化制御部４０２ｂは、メモリ比較制御情報に基づいてメモリ制御データを比較制御し、比較制御した結果に基づいてメモリコントローラを初期化する。 （もっと読む）

【課題】 データの更新に要する時間が短縮可能な移動体通信装置を提供する。
【解決手段】 移動体通信装置の一態様である携帯電話の制御部が実行する処理は、データの書込指令を検出するステップ（Ｓ６００）と、指令により特定されるアドレスに対応するブロックがバックアップ済みであるか否かを判断するステップ（Ｓ６１０）と、そのブロックがバックアップ済みである場合に（Ｓ６１０にてＹＥＳ）、そのアドレスのみにデータを書き込むステップ（Ｓ６２０）と、バックアップ済みでない場合に（ステップＳ６１０にてＮＯ）、フラッシュメモリのバックアップ領域に、そのブロックのデータを格納するステップ（Ｓ６３０）と、アプリケーションデータ領域に更新データを格納するステップ（Ｓ６４０）とを含む。 （もっと読む）

【課題】 プロセッサの多重化構成により実現されている高信頼性制御装置において、記憶装置のソフトエラーまたは固定エラーによる記憶装置のエラーの潜在を防止すること、多ビットエラーに関するエラー検出方法を提供する。
【解決手段】 プロセッサ２と記憶装置３との処理系統を服す備え、複数系統で同じ処理を行う高信頼性制御装置において、自己チェック機能を有する比較装置１を設け、制御サイクル内のアイドル時間に記憶装置をアクセスし、比較動作させることにより、エラー検知を行う。 （もっと読む）

【課題】従来、ＡＳＩＣに接続されるＤＩＭＭの個数が多くなればなるほどＰＩＮ数が増えるので、ＡＳＩＣのＬＳＩのサイズが大きくなりＬＳＩのコストが高くなっていた。
【解決手段】第１のＡＳＩＣ群の各ＡＳＩＣ５、６は第１のＡＳＩＣ群内でＥＣＣの塊を作成しライトデータに対するＥＣＣコードの発生及びＥＣＣコードのライトデータへの付加機能とＥＣＣコード付きライトデータを第２のＡＳＩＣ群の各ＡＳＩＣ７、８へ振り分ける機能とＤＩＭＭからのリードデータに対するＥＣＣチェック及びＥＣＣ訂正機能とを有し、第２のＡＳＩＣ群の各ＡＳＩＣ７、８はＤＩＭＭの制御を行う機能と、第１のＡＳＩＣ群で発生させたＥＣＣの塊がＤＩＭＭの中の同じ素子にアクセスしないようにライトデータの並替を行う機能と、ＤＩＭＭからのリードデータに対しライト時に並替たデータを元に戻す機能を有し、各機能で１バイト誤り訂正又は２バイト誤り検出可能にした。 （もっと読む）

メモリシステムに実装されたメモリモジュールやメモリモジュール上に装着されたメモリをよいにテストモードに移行させることができる方法及びそれを実施するためのメモリ制御用レジスタの構造を提供する。メモリ製造会社毎にテストモードで移行するためのＭＲＳコード及び移行方法を異なるようにするので、メモリ制御用レジスタにメモリのテストＭＴＳ回数を入力し、テストＭＲＳコードを設定する。また、テストＭＲＳ回数を決定するレジスタのそれぞれのビットにはテストＭＲＳコードを格納しているレジスタが割り当てられている。
（もっと読む）

ランタイム・セキュリティ保証用の自律型メモリ・チェッカを備えた電子装置のための装置および方法が提供される。自律型メモリ・チェッカは、制御部、制御部に接続されたメモリ参照ファイル、および制御部に接続された認証エンジンを有する。検査が、電子装置のランタイム動作中に行われる。自律型メモリ・チェッカは、メモリ内に格納された信頼される情報に対応するランタイム参照値を生成する。ランタイム参照値は、メモリ参照ファイル内に格納されたメモリ参照値と比較される。メモリ参照値は、メモリ内に格納された信頼される情報から生成される。エラー信号は、ランタイム参照値がメモリ参照値と一致しない場合に生成され、それによって信頼される情報が修正されたことを示す。
（もっと読む）

メモリ装置及びメモリ方法は、第１のレーンを第２のレーンに選択的にマッピングする。メモリ・エージェントは、別々のレーン・マッピングを用いて訓練シーケンス及び戻りシーケンスを転送し得る。戻りシーケンスを解析して障害レーンを識別し得る。他の実施例を本明細書及び特許請求の範囲に記載する。
（もっと読む）

メモリ装置及びメモリ方法は、フレームの第１の部分のCRCコードを、フレームの第２の部分の転送が終わる前に送信し、受信する。CRCを用いて、フレームの第１の部分を、フレームの第２の部分が完全に受信される前に確かめ得る。フレームの第１の部分におけるコマンドや他の情報を、フレームの残りの部分を待つことなく用い得る。他の実施例を本明細書及び特許請求の範囲に記載する。
（もっと読む）

本明細書では、固体メモリに対する書込方法及び装置を提供する。詳細には、システム内の各ダイの動作パラメータを監視するコントローラを提供する。高速な実時間書込動作を可能とするため、各ダイからのフィードバックを解析し、記憶されている１組の動作パラメータと比較する。この比較に基づき、システム性能を最適化するように、特定のダイを書込動作用に選択する。
（もっと読む）

【課題】 コンピュータ・システムの別々のメモリ・ユニットに格納された様々なデータ値のチェックサムを効率的に構築するシステムと方法を提供する。
【解決手段】 本発明は、複数のメモリ・ユニット、複数のメモリ・コントローラ、及び１つの標識を用いる。各メモリ・ユニットはデータ格納用の複数の記憶位置を持ち、各メモリ・コントローラはそれぞれのメモリ・ユニット内の記憶位置にアクセスするよう構成される。メモリ・コントローラの１つは、その記憶位置の１つにチェックサムを構築するよう構成され、標識は、他のメモリ・コントローラのうちチェックサムの１つの記憶位置を更新できるものを示す。チェックサム構築過程中に、様々なデータ値を格納している記憶位置へのデータ格納が可能となり、そのためコンピュータ・システムの性能に顕著な影響を与えることなくチェックサムを構築することができる。 （もっと読む）