【課題】システムの立ち上げ時間を早めるための方法を提供する。
【解決手段】システム上にストアされたオペレーティング・システムの起動動作と並行しかつその後に、追加量のメモリを割り当てのためにスクラビングして利用することができるようにするステップとを含む。システムは、各々が最少ノード資源構成に関連付けられた１個もしくは複数個のノードを含むことができ、前記最少ノード資源構成は、前記ノードを活性化するために、活性化される必要のあるノードに含まれる最少数のプロセッサに対応する。システムは、各パーティションが少なくとも１個のノードを包含する１個もしくは複数個のパーティションを更に含むことができる。各パーティションには他のパーティションに対する優先度が割り当てられることができ、そのパーティションはその割り当てられた優先度に基づき活性化される。 （もっと読む）

【課題】ロード動作を高速化する。
【解決手段】データを記憶する第１の記憶部と、第１の記憶部から読み出したデータについてエラーの発生を検出するエラー検出部と、第１の記憶部から読み出したデータを、ロード要求に基づいて格納する第２の記憶部と、エラー検出部が、ロード要求により第１の記憶部から読み出したデータについて、エラーの発生を検出した場合、第１の記憶部へのロード要求の再送要求を、データのエラーが検出されたサイクルと同じサイクルにおいて生成する再送要求生成部と、エラーが検出されたデータと再送要求が与えられたとき、第１の記憶部にロード要求を再送する命令実行部と、を有する演算処理装置を提供する。 （もっと読む）

【課題】メモリ装置へのアクセス制御を行うメモリ制御装置において、メモリ素子の特性上アクセス動作は一方通行であり対応が難しい。メモリアクセス制御動作中に発生した一過性の異常を検出し、制御状態を初期状態に戻すことにより信頼性を向上させる。
【解決手段】メモリ制御装置においてメモリ制御回路を二つ設けて、自己診断機能により各々のメモリアクセスに必要な信号を比較し、メモリ制御装置内の異常を早期に検出して安全性を向上させる。また、異常検出後にメモリ制御回路を初期化して同期完了し次のメモリアクセス動作を継続するようにして可用性を向上させる。 （もっと読む）

【課題】主制御部が正常に動作し得ない状態に陥っても情報退避処理を正常に行なうことができるようにする。
【解決手段】メインＣＰＵ２１２が電子機器の全体動作を制御する。メインＣＰＵ２１２が動作を制御するに当たって使用する情報をシステムメモリ２２２に記憶する。システムメモリ２２２とは別に情報退避用にブートメモリ２２４を用意する。情報退避処理を行なう機能部として、メインＣＰＵ２１２とは別に情報退避制御部２６０を設ける。メインＣＰＵ２１２の動作が正常であるか異常であるかを副監視部２６４で監視し、副監視部２６４がメインＣＰＵ２１２の異常な動作を検知したときには、情報退避処理部２６６は、システムメモリバス２５２と第１副データバス２５４の制御権をメインＣＰＵ２１２に解放させ、情報転送記憶部２８６を直接制御して、システムメモリ２２２の退避データ領域２２２ａの情報をブートメモリ２２４に退避する。 （もっと読む）

【課題】製品コストの増加及び大型化を抑えたＭＲＡＭを用いて、磁気メモリのプログラムが破壊されたとしても、その磁気が解消しさえすれば、再び正常に動作するカメラシステムを提供できるようにする。
【解決手段】強い磁場等の影響によりＭＲＡＭ記憶部６ｂに記憶しているプログラムが破壊される可能性があることを検出する磁気破壊可能性判定部１ａを配設して、ＭＲＡＭ記憶部６ｂが破壊される恐れがあると判定した場合には、ＭＲＡＭ記憶部６ｂに記憶しているプログラムをバックアップ記憶部７ｂへ退避させるとともに、その磁気が解消した場合には、前記バックアップ記憶部７ｂへ退避させたプログラムを前記ＭＲＡＭ記憶部６ｂへ復帰させるようにして、外界からの強い磁気によって磁気メモリのプログラムが破壊されたとしても、その磁気が解消しさえすれば、再び正常に動作することができるようにする。 （もっと読む）

【課題】消費電力を低減する。
【解決手段】情報処理装置は、部分的に電源の投入及び切断が可能である部分領域に区分けされており、電源の切断によって記憶されたデータが消失する第１の記憶部と、電源が切断されても記憶されたデータを保持する第２の記憶部と、起動されているタスクに関する使用データであって、第１の記憶部に記憶されている断片化された使用データを再配置する再配置部と、再配置の結果、部分領域の一部に使用データが記憶されており、該部分領域の一部に記憶されている使用データと同一のデータが第２の記憶部に記憶されている場合には、該部分領域の電源を切断する処理部と、を備える。 （もっと読む）

【課題】二重化したファームウェアの両方が破損してしまった場合でもリカバリすることができる。
【解決手段】二重化したファームウェアそれぞれについて、そのプログラム本体であるプログラム部５０を、複数のプログラムブロック１〜ｎ（５１）に分割して記憶する。また、ヘッダ部４０には各プログラムブロック５１毎に対応するＳＵＭ４５を記憶し、このＳＵＭ４５を用いて各プログラムブロック５１毎に破損したか否かをチェックする。二重化したファームウェアの両方が破損してしまった場合でも、一方において破損したプログラムブロック５１が、他方においては破損していない場合には、他方のプログラムブロック５１を用いてリカバリすることができる。 （もっと読む）

【課題】アドレス比較回路等を不要にしてフォワーディング回路の規模を小さくして、半導体チップ上のフォワーディング回路の占める面積の小さいプロセッサを提供する。
【解決手段】プロセッサ１は、ALU１１と、ロード／ストアユニット１３と、タイマ１３ａと、ECC計算器１３ｂと、複数のECCレジスタ１３ｃと、を有する。ロード／ストアユニット１３は、主メモリ１４にデータを書き込む時に、書き込みデータとタイマ１３ａのカウント値とを主メモリ１４に書き込むと共に、その書き込みデータについてのECCが正しくないことを示すECC状態フラグデータを主メモリ１４にセットし、そのセット後、ECC計算器１３ｂに書き込みデータについてのECCを計算させ、ECCが計算して得られた後、その計算して得られたECC主メモリ１４に書き込むと共に、ECC状態フラグデータをリセットする。 （もっと読む）

【課題】故障診断プログラム自体にメモリエラーがある場合であっても、メイン処理の性能を低下させることなく短時間で主記憶装置の故障診断を行う簡易な構成の数値制御装置を得ること。
【解決手段】数値制御装置が、故障診断の対象となる領域として複数の故障診断領域を有した主記憶装置５と、故障診断を行う故障診断領域のデータを退避させおくＥＣＣテンポラリメモリ６Ａと、故障診断領域の故障診断を行う故障診断部１６と、主記憶装置５の故障診断を行う際に故障診断を行う故障診断領域のデータをＥＣＣテンポラリメモリ６Ａにコピーして退避させる診断領域退避部１５と、故障診断部１６が主記憶装置５の故障診断を行なった後に、ＥＣＣテンポラリメモリ６Ａに退避させておいた故障診断領域のデータを主記憶装置５に戻す診断領域復元部１７と、を備える。 （もっと読む）

【課題】書き換え回数又は読み出し回数に制限のある不揮発性メモリを効果的に利用可能とする。
【解決手段】本発明の一例のメモリ管理装置１を含む情報処理装置は、第１のメモリ８と、不揮発性の第２のメモリ９とを含む混成メモリ２に対する書き込み位置を指定する書き込み先論理アドレスと、書き込み対象データとを、プロセッサ６ｂから受け付ける受付手段１８と、第２のメモリ９へのアクセス回数が第１のメモリ８へのアクセス回数より少なくなるように、書き込み先論理アドレスに対応する書き込み先物理アドレスを決定するアドレス決定手段１９と、書き込み先論理アドレスと書き込み先物理アドレスとを関連付けたアドレス変換データ１３を、記憶手段１７に記憶するアドレス管理手段２０と、混成メモリ２における書き込み先物理アドレスの示す位置に、書き込み対象データを書き込む書き込み手段２１とを具備する。 （もっと読む）

【課題】メモリセルの書込み特性の劣化によって書込みエラーが発生した場合の交代処理にかかる時間を削減可能なメモリ装置、メモリ制御方法、およびプログラムを提供する。
【解決手段】メモリ１４０は、書込みに要する時間が一定の時間内に終了しなかった場合にエラーを発生し、不良セルであることをメモリコントローラ１３０に通知する機能と、エラーの発生した主メモリ領域のメモリセルを交代領域のメモリセルと切換える交代処理機能と、不良メモリセルのアドレスとデータをペアとして退避するための領域を複数有する退避領域と、を含み、各退避領域は、使用状態であるか未使用状態であるかを示すフラグを含み、メモリは、新たに不良セルが発生した場合には、退避領域の未使用の領域に新しい不良アドレスとデータを保持し、フラグを使用状態に設定する機能と、交代処理を実施し退避領域の情報が不要になった場合にはフラグを未使用状態にする機能と、を含む。 （もっと読む）

【課題】ソフトウエアのバグをハードウエアで検出することができるメモリ初期化回路を提供する。
【解決手段】メモリ初期化回路は、特定のデータパターンを持つ初期化データを生成する初期化データ生成手段と、メモリにＥＣＣとデータを書き込んで初期化するときにそのデータとして特定のデータパターンを持つ初期化データを書き込むようにメモリ初期化動作を制御するメモリ初期化制御手段と、初期化データの判別により、ソフトウエアのバグを検出する手段とを備える。 （もっと読む）

【課題】ライトバック方式のキャッシュメモリを備えた２台の情報処理システムによって構成される二重化情報処理システムにおいて、通常処理の処理効率を低下させることなく、同期化に要する時間を短縮すると共に、同期化中および同期化後の処理能力を向上させる。
【解決手段】待機系情報処理システム200を二重化情報処理システムに組み込むために、動作系情報システム100と待機系情報処理システム200とを同期化させる際、キャッシュコピー手段300は、ライトバック方式の動作系キャッシュメモリ101の内容をライトバック方式の待機系キャッシュメモリ201にコピーし、主記憶コピー手段400は、動作系主記憶装置102の内容を待機系主記憶装置にコピーする。その後、動作系、待機系CPU103、203がタイミングを合わせて同一の処理を開始する。 （もっと読む）

【解決手段】
コンピュータシステムにおけるトレーニング時間及びこれに伴うブート時間を短縮化するために、多重メモリチャネルが同時にトレーニングされる。トレーニング同期器は、多重メモリチャネル制御器に対するトレーニングデータ及びパラメータを受信し、通信インタフェースを介してメモリチャネル制御器と同時に通信する複数の通信インタフェースを含む。メモリチャネル制御器は、トレーニング同期器に応答して、メモリチャネル制御器のそれぞれに結合される複数のメモリチャネルを同時にトレーニングする。 （もっと読む）

【課題】適切なタイミングでプログラムデータのチェックを実行しつつ、ＣＰＵにチェック処理の以外の処理を実施させることが可能なデータチェック回路を提供する。
【解決手段】メモリにアクセスするためのバスにバスマスタとして接続されるＣＰＵから、メモリに格納されたデータが正しいか否かの検出開始を指示する指示信号が出力されると、バスの占有を調停する調停回路に対してバスの占有を要求するための要求信号を出力する要求信号出力回路と、調停回路が要求信号に基づいてバスの占有を許可する許可信号を出力すると、バスを介してメモリに格納されたデータを取得するデータ取得回路と、データ取得回路が取得した取得データに対し、取得データが正しいか否かを検出するための処理を施すデータ処理回路と、を備えることを特徴とするデータチェック回路。 （もっと読む）

【課題】記憶データが宇宙線等により破壊されているＲＡＭに対して、かかるＲＡＭに記憶のデータを用いることからの制御システムの不具合を回避する。
【解決手段】本発明によるプログラマブルコントローラでは、複数のＲＡＭそれぞれの同一アドレスに同一データを書き込み、上記データを制御プログラムの実行で用いるに際しては、各ＲＡＭそれぞれのデータがすべて一致しているデータのみを用いるようにした。 （もっと読む）

【課題】マイクロプロセッサに含まれるＲＡＭの変数領域及びスタック領域の全領域の破損チェックを行い、破損が確認された場合は安全に復帰させる。
【解決手段】ＲＡＭ１２の変数領域とスタック領域を個別に破損チェックし、変数領域で破損が確認され、所定の処理ループの繰り返し回数が予め定められた回数以上になったとき、ＣＰＵ１１がＩ／Ｏ１３を介して警告信号を外部に出力する。ＬＥＤ２１がこの警告信号に応答して点灯する。スタック領域で破損が確認された場合は、スタック領域の内容が破壊されていることによるプログラムの暴走を防ぐために、直ちにリセット回路１４がマイクロプロセッサ１のリセットを行う。 （もっと読む）

【課題】バッテリによりバックアップされたメモリに格納されたデータが消失する可能性がある場合に、確実に初期化できる車両の制御装置
【解決手段】ＳＲＡＭ１１ａと、電源スイッチがオンされた後にバッテリから給電されて起動し、ＳＲＡＭをモニタして記憶状態が適正であるか否かを判定するＳＲＡＭモニタ処理と、ＳＲＡＭの記憶状態が適正でない場合にＳＲＡＭを初期化する初期化処理と、を実行する第一のマイクロコンピュータと、バッテリから常時給電され、電源スイッチがオンされたことを検知するとバッテリから第一のマイクロコンピュータに給電するための給電制御信号を出力する給電制御処理と、起動時にのみ第一のマイクロコンピュータにＳＲＡＭを初期化する初期化処理を実行させるための初期化制御信号を出力する初期化処理と、を実行する第二のマイクロコンピュータ１２と、を備える制御装置。 （もっと読む）

メモリ(14)をテストする方法は、テストアドレス(46)のような複数のアドレスを生成し(62、66)、複数のアドレス各々の中身にアクセスしてそれらをストレージ回路(32、34)に保存し(64、68)、複数のアドレスについてテストを実行し(70)、アクセスアドレスをスヌープ回路(36)に送ることでメモリテスト回路にアクセスし(84、86)、複数のアドレスの内の少なくとも1つにアクセスアドレスが合致しているか否かを判定し、それに応じて少なくとも1つのヒットインジケータ(52、54)を生成し(88)、スヌープミスインジケータ(27)を生成し(92)、それがミスを示しているか否かを判定し、ミスを示していた場合、アクセスアドレスに応じてメモリにアクセスし(96)、ミスを示していなかった場合、ストレージ回路の内の選択された部分に相互接続マスタ(12)のスヌープデータを格納する、或いは相互接続マスタに対するストレージ回路の選択された部分からスヌープデータを読み取る(98)。
（もっと読む）

【課題】出荷後において記憶装置に不良領域が生じた場合でも継続して使用することができるメモリ制御装置、メモリモジュール及びメモリ制御方法の提供。
【解決手段】記憶領域を有する記憶装置へのアクセスを制御するメモリ制御装置であって、前記記憶領域に含まれる、データの格納が不可能な不良領域を検出し、検出された不良領域のアドレス情報を含んだ不良情報を所定の記憶領域に記憶し、前記不良領域への書込みが実行されたデータを、所定の記憶領域に記憶された不良情報に基づき、不良領域以外の記憶領域に書込む。 （もっと読む）