【課題】半導体メモリに擬似的にエラーを発生させる擬似エラー発生装置を提供する。
【解決手段】乱数によって決定されるメモリのアドレスのデータの情報ビットと冗長ビットの両方を、エラー検出やエラー訂正しないで読み取り、同じく乱数によって決定されるビット位置のビットを反転させ、同じメモリの同じアドレスにビット反転させたデータを書き込む。反転させるビット数は、どのようなエラーを擬似的に発生させたいかによって、１ビット、２ビット以上など、適切に設定する。 （もっと読む）

【課題】ロックステップ方式の情報処理装置におけるいずれかの系にメモリエラーが発生した場合にも、ロックステップを外すことなく安定して動作する。
【解決手段】プロセッサと、誤り検出・訂正機能を有するメモリとが含まれる複数系のＣＰＵモジュールがクロック同期して同一の処理を行うロックステップ方式の情報処理装置の、ＣＰＵモジュールが、自系のメモリから誤りが検出された場合に生成される第１の訂正情報を記憶し、生成された第１の訂正情報を他系のＣＰＵモジュールに送信し、他系のＣＰＵモジュールのメモリが誤りを検出した場合に送信される第２の訂正情報を受信し、他系のＣＰＵモジュールから第２の訂正情報を受信した遅延に応じて、記憶部に記憶されている第１の訂正情報を読み出し、第２の訂正情報と第１の訂正情報とを同期してエラー訂正処理を行う。 （もっと読む）

【課題】ハードウェアの誤動作などによるデータの誤書込みや誤読出しを未然に防止することができる携帯可能電子装置およびＩＣカードを提供することである。
【解決手段】実施形態に係る携帯可能電子装置は、揮発性メモリおよび不揮発性メモリを備え、外部から入力される命令を解釈して所定の処理を実行し、その結果を外部へ出力する携帯可能電子装置において、命令を解釈して実行するプログラムのうち一部のプログラムを除く残りのプログラムは前記不揮発性メモリにあらかじめ格納され、かつ、前記一部のプログラムは前記不揮発性メモリの特定領域にあらかじめ格納されており、外部から命令が入力されると、前記不揮発性メモリの特定領域に格納されている一部のプログラムを前記揮発性メモリの特定領域に展開し、当該命令を解釈して実行するプログラムの実行中に前記揮発性メモリの特定領域に格納された一部のプログラムが参照あるいは呼び出される。 （もっと読む）

【課題】 システムメモリのメモリチェックとシステムプログラムの起動処理とを並列に行うことができるメモリチェック方法および画像処理装置を提供する。
【解決手段】 第１ステップＳ１として、メモリチェック回路２により、格納領域４１のメモリセルについてメモリチェックを行う。そして、第２ステップＳ２として、メモリチェック回路２により、ワーク領域４２のメモリセルについてメモリチェックを行うとともに、プロセッサ１により、第２不揮発性メモリ６内のシステムプログラムデータの、格納領域４１への転送を開始する。最後に、第３ステップＳ３として、メモリチェック回路２により、イメージ領域４３のメモリセルについてメモリチェックを行うとともに、プロセッサ１により、格納領域４１に転送、格納されたシステムプログラムデータに基づいて、システムプログラムの起動処理を行う。 （もっと読む）

【課題】ソフトエラー等による一時的な論理アドレスと物理アドレスとの誤変換によるデータの位置誤算出を防ぐことができて信頼性を保てるストレージ制御装置を提供する。
【解決手段】ストレージシステムは、記憶装置と、ストレージ制御装置を備え、ストレージ制御装置が、ホストから書き込み指示を受け取ったとき、ホストからの書き込み指示に含まれる論理アドレスを含む読み込み指示を記憶装置へ送るデータ読み込み指示手段と、データ読み込み指示手段からの読み込み指示に基づき、記憶装置が読み取った該当位置のデータに論理アドレスが含まれている場合に、ホストから受け取った書き込み指示に含まれる論理アドレスと読み取ったデータに含まれた論理アドレスとが異なるとき、システム領域からアドレス変換情報を読み出し、読み出したアドレス変換情報をメモリに書き込むアドレス変換情報訂正手段とを有する。 （もっと読む）

【課題】 ソフトエラー検出の信頼性を確保しつつ、メモリオーバヘッドを抑制するとともに実行時間増を抑制し、さらにプログラムに対するハードウェアの互換性を有するソフトエラー検出回路およびソフトエラー検出方法を提供する。
【解決手段】 プログラム実行中のプログラムカウンタ値および命令から所定のパスを検出するパス検出手段３と、パスの開始から終了までに対応する制御信号系列の圧縮値を生成するシグネチャ生成手段５と、シグネチャ生成手段により生成された圧縮値を登録するシグネチャ登録手段４と、同一パスについて生成された最新の圧縮値を先行して登録された圧縮値と比較する比較手段３とを備える。 （もっと読む）

【課題】画像形成装置に搭載されるメモリのチェックについて、メモリの信頼性を確保しつつチェック時間を短縮すること。
【解決手段】画像形成装置１の不揮発性メモリ１３には、ＲＡＭ１４をチェックする処理の強度を示すチェックモードが記憶され、ＲＡＭチェック処理部１６はチェックモードに従ってＲＡＭ１４をチェックする。ＲＡＭチェックモード設定部１５は、メモリエラーが検出されたときには、不揮発性メモリ１３内に現在記憶されているチェックモードよりも強度の高いチェックモードを、不揮発性メモリ１３に書き出し、メモリエラーが検出されないときには、不揮発性メモリ１３内に現在記憶されているチェックモードよりも強度の低いチェックモードを、不揮発性メモリ１３に書き出す。 （もっと読む）

【課題】専用のＥＣＣメモリ装置及び専用のＥＣＣビット・レーンに対する要求を避けることを可能とする。
【解決手段】誤り訂正符号化データが、バースト・モード転送において、同じデータ・バス線（ＤＱ１−ＤＱｎ）上でユーザ・データと時間多重化される。モジュール上のメモリ装置はそれぞれ、装置のアドレス指定可能なセグメントに関連した間接的にアドレス指定可能な更なるＥＣＣセグメントを含む。時間多重化されたＥＣＣデータが、バースト・モード転送において伝送されるアドレス指定データに関連した間接アドレス指定可能セグメントとの間で読み書きされる。さらに２つのタイプのバースト・モードがサポートされ、一方はＥＣＣデータを含み、他方は含まない。１つのタイプのメモリ・モジュールがECCシステムも非ECCシステムもサポートし、同じデータにECCを用いるが、同じシステムの別のデータには用いないことを可能にする。 （もっと読む）

【課題】計算機間のライブマイグレーションなどを行うためのメモリコピーにおいて、Ｉ／Ｏデバイスからのメモリ書込みがあっても、メモリコピー元とメモリコピー先の内容の一貫性を保つ。
【解決手段】計算機とＩ／Ｏデバイスを接続するデータ転送装置において、計算機とＩ／Ｏデバイス間の接続を担うＩ／Ｏスイッチと、計算機間のメモリコピーを行うメモリコピー部を持つ。前記データ転送装置は、Ｉ／Ｏデバイスが行うメモリ書込みを監視する。メモリ書込みの対象アドレスと、メモリコピーの進捗状況を比較し、メモリコピー済の領域に対するメモリ書込みは、前記データ転送装置によってメモリコピー先の計算機にも書込む。メモリコピー中の領域に対するメモリ書込みは、前記データ転送装置によって、メモリコピーのためのメモリ書込みとマージする。 （もっと読む）

【課題】アプリケーションの実行に影響を与えることなくアプリケーションデータのエラーチェックを行うことができるようにすることを目的とする。
【解決手段】ＳＲＡＭ１３０はアプリケーションデータを記憶する。更新ページ検出部１４１はアプリケーションデータの更新ページを特定し、更新ページテーブル１４３内の更新ページに対応するビットを設定する。パトロールタスクはアプリケーションが動作していないときに動作する。パトロールタスクは更新ページテーブル１４３に基づいて更新ページを特定し、更新ページの誤り検出訂正符号を生成し、誤り検出訂正符号を誤り検出訂正符号テーブル１２２内の更新ページに対応するエントリに設定する。また、パトロールタスクは誤り検出訂正符号テーブル１２２内の未更新ページに対応するエントリに設定されている誤り検出訂正符号に基づいて未更新ページのビット反転エラーを検出および訂正する。 （もっと読む）

【課題】不揮発性半導体メモリの寿命の長期化を図る。
【解決手段】本発明の一態様に係る情報処理装置３３は、第１の半導体メモリと、第１の半導体メモリよりもアクセス可能上限回数の小さい不揮発性の第２の半導体メモリとのうちの少なくとも一方に記憶されるデータの特性に基づいて生成され、当該データの配置領域を決定するヒントとなる配置ヒント情報３６ｂと、データ識別情報３６ａとを関連付けたプロファイル情報３６を記憶する記憶部３３ｃと、装置１００Ａから、データ識別情報３６ａを含むダウンロード要求を受信する受信部３３ａと、ダウンロード要求が受信された場合に、ダウンロード要求に含まれているデータ識別情報に基づいて、記憶部３３ｃからプロファイル情報３６を読み出す管理部３３ｂと、読みされたプロファイル情報３６を、ダウンロード要求の発信元の装置１００Ａに送信する送信部３３ａとを具備する。 （もっと読む）

【課題】不揮発性半導体メモリの寿命を延ばす。
【解決手段】本発明の一態様に係るメモリ管理装置１は、第１の半導体メモリと、第１の半導体メモリよりもアクセス可能上限回数の小さい不揮発性の第２の半導体メモリとのうちの少なくとも一方に記憶される各データの特性に基づいて生成され、当該各データの配置領域を決定するヒントとなる配置ヒント情報１４を管理する。メモリ管理装置１は、配置ヒント情報１４とメモリ使用情報１１とメモリ固有情報１２とに基づいて、書き込み対象データに対して第１の半導体メモリと第２の半導体メモリとのメモリ領域の中から、書き込み領域を決定する管理部１５を具備する。配置ヒント情報１４の生成は、オペレーティングシステムによって行われる。 （もっと読む）

【課題】ダンプ終了後、システムの再起動なしにメモリを再度二重化する
【解決手段】書込み制御部１１は、ダンプフラグ１６を参照しダンプの必要があることを確認し、初期化制御部１４に対してマスターメモリ２のみ初期化するよう制御する。ダンプフラグが「１」の間は、書込み制御部１１、読出し制御部１２はマスターメモリ２のみにアクセスするよう制御する。マスターメモリ２の初期化が終了したら、初期化完了のステータスを返信し、ＯＳを起動する。ＯＳの動作中、スレーブメモリ３に対して、メモリダンプの書込み処理を行う。ダンプ書込み制御部１７によりスレーブメモリ３のデータを読出し、ディスク４へ書き込む処理を行う。書込みが終了したら、書込み制御部１１によりスレーブメモリ３の初期化を行う。また、初期化の終了によりミラー化制御部１３によりマスターメモリ２とスレーブメモリ３をミラー化構成にする。 （もっと読む）

【課題】セルフリフレッシュ機能を有するメモリを制御するメモリ制御装置において、電源電圧が低下した場合でも、メモリの記憶内容を正確に保持すること。
【解決手段】＋２４Ｖの電源電圧が低下すると、検出信号ｓｄｂｋｕｐｎがＨＩＧＨとなり（１）、それに応じてリブート信号ｒｅｑ＿ｒｅｂｏｏｔがＨＩＧＨとなる（２）。すると、信号ｓｅｌｆ＿ｒｅｆｌｅｓｈがＨＩＧＨとなり（３）、ＳＤＲＡＭコントローラ３３を介してＳＤＲＡＭ９にセルフリフレッシュ動作が指示される。また、リブート信号ｒｅｑ＿ｒｅｂｏｏｔに応じて信号ｒｅｂｏｏｔ＿ｏｕｔｐｕｔ＿ｎもＬＯＷとなる（４）。すると、信号ｂ＿ｗａｔｃｈ＿ｉｎ＿ｎ，信号ｒｓｔ＿ｒｓｔｃｔｌ＿ｎ，信号ｒｓｔ＿ｃｐｕ＿ｎが順次ＬＯＷとなって、監視ブロック３５，リセットコントローラ３７，ＣＰＵ３１が順次リセットされる。 （もっと読む）

【課題】ＣＰＵの診断処理のための負荷処理を軽減し、高速診断を可能にしたメモリ診断機能を具備した信頼性の高い高性能な電動パワーステアリング装置の制御装置を提供する。
【解決手段】ＣＰＵの作業領域となるメモリを有し、ＣＰＵ及びメモリの協働により操舵トルク値及び車速に基づいて電流指令値を演算し、電流指令値に基づいてステアリング機構に操舵補助力を付与するモータを制御するようになっている電動パワーステアリング装置の制御装置において、診断処理のための第１レジスタ及び第２レジスタを有し、メモリの内容を第１レジスタに転送し、第１レジスタのデータをビット反転演算して第２レジスタにセットし、第２レジスタのデータをメモリに転送し、更にメモリのデータを第１レジスタに転送し、第１レジスタ及び第２レジスタの内容を比較判定１し、不一致の場合にメモリの故障を判定する。 （もっと読む）

【課題】ＲＡＩＤコントローラ部で障害が発生した場合にもシステムの停止を引き起こすことの無いようにする。
【解決手段】ノードコントローラが、前記演算処理装置からメモリ書き込み要求を受けつけた場合には、自身に接続されている前記複数のメモリコントローラのそれぞれと、自身に接続されている他のメモリ障害処理装置のノードコントローラと、に当該メモリ書き込み要求を転送し、自身に接続されている他のメモリ障害処理装置のノードコントローラからメモリ書き込み要求を転送された場合には、自身に接続されている前記複数のメモリコントローラのそれぞれに当該メモリ書き込み要求を転送し、複数のメモリコントローラのそれぞれは、前記メモリ書き込み要求が転送されてきた場合であって、当該書き込み要求が自配下のメモリＤＩＭＭへのものである場合に当該書き込み要求に従ってデータの格納をする。 （もっと読む）

【課題】ＯＳに依らずに、バックアップをとる時間及びバックアップをとるための設備投資を削減する。
【解決手段】複数の主記憶装置と、複数の補助記憶装置とを有する電子機器が、第１の主記憶装置がプライマリ第２の主記憶装置がセカンダリとして同一の内容を記録するよう動作しており、且つ、第１の補助記憶装置がプライマリ第２の補助記憶装置がセカンダリとして同一の内容を記録するよう動作している場合であって動的バックアップの実行指示を受け付けた場合に、全ての演算処理装置のプロセスの処理を一時停止させる。全ての演算処理装置のレジスタ・キャッシュの情報を第２の主記憶装置に出力する。当該出力が終了後、同一の内容の記録動作を中止させる。全ての演算処理装置に第２の主記憶装置及び第２の補助記憶装置を使用させることなく一時停止時に行っていた処理を再開させる。 （もっと読む）

【課題】データを効率的に冗長化し、システムの安定化を図ることが可能な情報処理装置、メモリ管理方法、およびメモリ管理プログラムを提供する。
【解決手段】情報処理装置は、データを記憶するための記憶装置を用いる。情報処理装置は、記憶装置よりも高速にアクセス可能であり、複数の記憶領域を論理的に設けることが可能なメモリ１０２と、メモリ１０２を管理するためのメモリ管理部１５１とを備える。メモリ管理部１５１は、複数の記憶領域の中で使用状態が遷移する対象記憶領域が、記憶装置に対象記憶領域のデータのコピーが格納される第１の使用状態へ遷移するか記憶装置に対象記憶領域のデータのコピーが格納されない第２の使用状態へ遷移するかに基づいて、対象記憶領域に他の記憶領域を冗長記憶領域として割り当てて対象記憶領域のデータのコピーを格納するか否かを決定する。 （もっと読む）

【課題】パーシャルライトに要する時間の短縮及び規模の低減を実現でき、動作を一時停止させることができないＣＰＵにも適用可能な誤り検出訂正装置及び方法、及び当該装置を備えるメモリ装置を提供する。
【解決手段】メモリ装置１は、外部メモリ２０とＥＣＣ回路３０とを備える。ＥＣＣ回路３０は、外部メモリ２０に書き込まれるデータの誤りを検出訂正するためのチェックビットをデータ毎に生成するチェックビット生成回路３１と、チェックビット生成回路３１で生成されたチェックビットを用いて外部メモリ２０から読み出されるデータの誤りを検出訂正するチェックビット検査回路３３とを備えており、チェックビット生成回路３１は、外部メモリ２０に書き込むべきデータのビット数が外部メモリ２０のデータ幅分のビット数である場合にのみ、外部メモリ２０に書き込むべきデータを用いてチェックビットを生成する。 （もっと読む）

【課題】予備メモリ切替とページ閉塞とを効率的に連動させてシステムダウンを防止するメモリ障害処理システムを提供すること。
【解決手段】メモリチップ２１および予備メモリチップ２２を有するメモリ装置２と、メモリチップ２１の障害の発生回数総和をカウントする発生回数総和カウント部３１と、発生回数総和が総和閾値を超えると故障したメモリチップ２１を予備メモリチップ２２に切り替える予備メモリチップ切替部３２と、切替後の障害の発生回数をキャッシュライン単位でカウントするキャッシュライン単位カウント部３３と、切替後の発生回数総和が総和閾値を超える前にキャッシュライン単位発生回数がキャッシュライン単位閾値を超えるとメモリページを閉塞し、キャッシュライン単位発生回数がキャッシュライン単位閾値を超える前に切替後の発生回数総和が総和閾値を超えた以降は障害発生毎にメモリページを閉塞するページ閉塞部３４とを有する。 （もっと読む）