【課題】簡潔な構成で、処理能力の大幅な低下を招くことなく、他のプロセッサの動作や割り込み処理に対するアトミック性を確保する。
【解決手段】アドレス格納部１３１はアトミックオペレーションでアクセスされるメインメモリ３のアドレスを格納する。データ格納部１３２にはメインメモリ３から読み込まれたデータやＣＰＵ１００によるアトミックオペレーションの処理結果のデータを格納する。割り込み検出フラグ１３４は割り込み復帰命令が実行されたときにセットされる。メモリアクセス制御部１３３は、アトミックオペレーションが終了するときに、割り込み検出フラグ１３４等に応じて判定回路１３９から出力されるアトミック性保証信号に基づき、処理結果データのメインメモリ３への書き込みを停止する。 （もっと読む）

少なくとも１つのマイクロプロセッサを有する計算システムと、少なくとも１つのマイクロプロセッサに結合されるメモリサブシステムとを提供する。メモリコントローラは、メモリサブシステムと少なくとも１つのマイクロプロセッサとの間でメモリトランザクションを管理するよう結合される。少なくとも１つの調停ポートはメモリコントローラに結合され、外部の調停信号を受信するよう構成される。 （もっと読む）

この発明の実施例は、クラスタ型マルチプロセッサのマシン境界を超えた、待ち時間が少なくて保護されたユーザモードの通信をサポートする、クラスタ型マルチプロセッサシステムにおける明示的な通信用メカニズムを含む。データ伝送は、固定された、単方向のポイントツーポイント接続を通って達成されてもよく、接続の各々は、概念的な各リンクの両端で伝送メカニズムに直接アクセス可能な、静的に割当てられた接続ごとのメモリバッファとともに、各端で少量の状態で具現化されてもよい。ネットワークインターフェイスの制限された制御、およびデータ伝送に対する責任の双方を、プロセッサにより管理される仮想アドレス空間のコンテキストにおいて実行され得るアプリケーションスレッドに、オペレーティングシステム（“ＯＳ”）により促進されて割当てることによって、システムメモリ保護が提供され得る。接続状態へのアクセスを、現在制御中のスレッドに関連するエントリに制限することによって、接続バッファ保護が提供され得る。 （もっと読む）

【課題】 各サブプロセッサが、メインプロセッサから割り当てられた処理を、システム全体の性能を低下させることなく実行する。
【解決手段】 圧縮画像の復号処理を行なうサブプロセッサは、メインメモリからデータをキャッシュに転送する際、画像の特徴を表すパラメータを基にキャッシュエリアを計算し、キャッシュするメモリ領域を適応的に変化させることにより、後続の処理でキャッシュにヒットする確率を高くする。サブプロセッサにおける画像信号処理のパフォーマンスが向上するとともに、メモリ転送のためのシステムバスのトラフィックを低減し、システム全体の性能の低下を防止する。 （もっと読む）

【課題】OSの制御なしで、マルチプロセッサのリソースをプロセッサ毎に割り当てる。【解決手段】メインプログラムを実行するサブプロセッサユニット１２−１が、分散並列処理を実行すると判定した場合、DMAC５４−１は、分散並列処理を行うサブプログラムをメインメモリ１４に記憶させて、さらに、メインメモリ１４に記憶されているステータスを管理するテーブルに格納されているステータスフラグを実行希望に変更する。メインプログラムを実行するサブプロセッサユニット１２−１以外のサブプロセッサユニットが、メインメモリ１４から、実行希望であるステータスフラグに対応したサブプログラムをロードし、ロードしたサブプログラムを実行することで分散並列処理を行うことができるので、OSの制御なしで、マルチプロセッサのリソースをプロセッサ毎に割り当てることができる。本発明は、制御システムに適用できる。 （もっと読む）

【課題】複数のＣＰＵそれぞれへの不要な割り込み処理を排除するとともに共有メモリ領域への排他制御を行う。
【解決手段】モード毎に動作するＣＰＵが異なる複数のＣＰＵ１，２と、これら複数のＣＰＵ１，２が共通で使用するメモリ５と、前記各ＣＰＵ１，２に対応してそれぞれ設けられたＡＳＩＣ３，４のうち後者のＡＳＩＣ４に搭載され、前記各ＣＰＵ１，２から前記メモリ５をアクセスするためのアクセス権を要求するアクセス権要求回路と、アクセス権の要求があったとき、他のＣＰＵがアクセス権を取得していない場合にアクセス権を設定するアクセス権管理回路と、２以上の前記アクセス権要求回路が同時にアクセス権要求を行った場合に、前記アクセス権要求回路の要求を調停する調停手段とを備えた。 （もっと読む）

【課題】 ＰＵがネットワーク手段（接続装置）を介し、複数のＭＵにアクセスするシステムでは、ネットワーク手段の過負荷が生じ易く、ＰＵ内の演算処理がロードデータ待ちし、システムの性能を低下させる要因になっていた。
【解決手段】 複数のＰＵ（処理装置）、複数のＭＵ（記憶装置）がネットワーク手段３で接続されたデータ処理システムであり、ＰＵにはＣＰＵポート（要求元）１４０より要求情報を受け、これと先行要求情報を比較し、コマンド及びアドレスの所定部が一致すれば、ＲＱ情報に代わり、差分フラグを立てアドレスの差分を出力する削減手段１２０、ＲＱパケットや差分パケットを作成送信するＰパケット手段１３０とを要求元ごとに備え、ＭＵにはパケットを受信するＭパケット手段２０１、差分フラグがオンで、差分パケットと保持している先行要求情報から今回の要求情報を作成する復元手段２０２を備える。 （もっと読む）

【課題】 ネットワークに接続されている複数の処理装置とこれらの処理装置を管理する処理管理装置とで分散処理を行う際の処理管理装置のオーバーヘッドを回避する。
【解決手段】 傘下の複数の処理装置（ＳＰＵ）２０７等を管理する処理管理装置（ＰＵ）２０３が、いずれかのＳＰＵからタスク要求を受け付けたときに当該タスクのサイズ又は種類に適合するクラスタを所定のメモリにリストアップされているクラスタリストより特定し、特定したクラスタに対して当該タスクを割り当てるとともに、そのクラスタとタスクの要求元ＳＰＵの少なくとも一方に他方の通信設定情報（通信アドレス等）を伝達することにより、当該クラスタと要求元ＳＰＵとの間のネットワーク通信によるダイレクトな実行結果の受け渡しを可能にする。 （もっと読む）

複数のプロセッサと論理装置とを接続するためのシステムが提供される。このシステムは、それぞれが共有記憶装置に接続された、中央プロセッサユニット・ノードと、再構成可能接続ノードとを含む。このシステムは更に中央プロセッサユニット・ノードと再構成可能接続ノードの間の信号通信に用いる個別の入出力バスを含む。 （もっと読む）

【課題】 性能を低下させるようなコンピュータ資源の消費を行わずにノード間メモリアクセスを削減する。
【解決手段】 プログラムに含まれる１以上のプロセスのうちの各プロセスが、ｃｃＮＵＭＡアーキテクチャの何れかのノードに属するＣＰＵと何れかのノードに属するメモリを用いて実行される方式に適用されるプロセス配置装置において、各プロセス毎に、該プロセスを実行するＣＰＵが属するノードである第１ノード及び所定時間内に該ＣＰＵがアクセスする回数が最も高いメモリが属するノードである第２ノードを検出するノード検出手段と、各プロセス毎に、前記第１ノードと前記第２ノードが一致するか否かを判断するノード一致判断手段と、各プロセス毎に、前記第１ノードと前記第２ノードとが一致しない場合に、該プロセスを実行するＣＰＵを、前記第２ノードに属するＣＰＵに変更するＣＰＵ割当変更手段を備える。 （もっと読む）

第１のプロセッサ（１０２）と第２のプロセッサ（１０４）との間においてメッセージを転送する方法に関する。この方法は、第１のプロセッサ、即ち、マスタ・プロセッサ（１０２）に対し、空きメッセージ・バッファを要求する工程（１０６）を含む。第１のプロセッサ（１０２）は空きメッセージ・バッファ・ポインタを送信する（１０８）。第２のプロセッサは空きメッセージ・バッファ・ポインタを用い、共有メモリ（１１２）内の割り当てられたメモリの位置を特定する。続いて、第２のプロセッサ（１０４）は割り当てられたメモリ領域にメッセージを読み込み、そのメッセージを送信する（１１０）。メッセージの受信後、第１のプロセッサ（１０２）は共有メモリ（１１２）において発見された割り当てられたメモリ領域を、将来使用可能であるように解放する。この共有メモリ方式を用いる無線通信デバイス等の電子デバイスも開示する。
（もっと読む）

【課題】動的なマルチクラスタシステムのコンフィギュレーションの変更を可能にする方法および装置を提供する。
【解決手段】ある例では、マルチクラスタシステムにおけるプロセッサ群は、仮想アドレス空間を共有する。動的にプロセッサ、Ｉ／Ｏリソース、およびクラスタを導入および除去するメカニズムが提供される。このメカニズムは、リセットのあいだ、またはシステムが動作中に実現されえる。リンクは動的にイネーブルまたはディセーブルされえる。 （もっと読む）